SU1319247A1

SU1319247A1 - Устройство дл защиты нагрузки от токовых перегрузок

Info

Publication number: SU1319247A1
Application number: SU864024938A
Authority: SU
Inventors: Артур Гаврилович Запорожец; Владимир Иванович Евдокимов; Николай Иванович Строганов
Original assignee: Всесоюзный научно-исследовательский институт электромеханики
Priority date: 1986-02-24
Filing date: 1986-02-24
Publication date: 1987-06-23

Abstract

Изобретение относитс к электротехнике , в частности к устройствам защиты от аварий, осуществл ющим автоматическое отключение и реагирующим на токовые перегрузки без последующего восстановлени сокращени , и может быть использовано в цеп х посто нного тока с нестабилизированным источником напр жени . Целью изобретени вл етс HOBbuueinie надежности путем исключени ложных срабатываний п)и снижении напр жени источника питани . Дл этого в устройство введен третий транзистор 12. В качестве датчика тока используетс переход коллектор-эмиттер транзистора 4, напр жение которого вл етс функцией протекающего тока. Транзистор 12. запирающий транзистор 4, реагирует непосредственно на изменение напр жени коллектор-эмиттер транзистора 4, поэтому порог его срабатывани не зависит от па- пр жени источника питани . 1 ил. О) X f 5 ) СЗ 3; «с со taioA с

Description

Изобретение относитс к электротехнике, в частности к устройствам защиты от аварий , осуществл ющим автоматическое отключение и реагирующим на токовые перегрузки без последующего восстановлени соединени , и может быть использовано в цел х посто нного тока с несталибизированным источником напр жени .

Цель изобретени - повыщение надежности путем исключени ложных срабатываний при снижении напр жени источника питани .

На чертеже представлена принципиальна электрическа схема предлагаемого устройства.

Устройство содержит первый транзистор 1 P-N-P-проводимости, предотвращающий протекание тока по элементам схемы после отключени нагрузки (не показана), подключенный эмиттером к положительной шине 2 источника питани , база транзистора 1 через п тый резистор 3 подключена к коллектору второго транзистора 4, N-P-N проводимости, эмиттер которого подключаетс к отрицательной щине источника 5 питани и к нему подсоединены катод второго диода 6, втора обкладка конденсатора 7 и второй вывод второго резистора 8. Первый вывод резистора 8 подключен к базе транзистора 4 и через четвертый резистор 9 и первый резистор 10 соединен с коллектором первого транзистора 1. Точка соединени коллектора первого транзистора 1 и первого резистора 10 соединена через третий резистор I1 с точкой соединени базы третьего транзистора 12 первой обкладки конденсатора 7 и анода первого диода 13, точка соединени первого резистора 10 и четвертого резистора 9 подключена к коллектору третьего транзистора 12 N-P-N проводимости, эмиттер которого соединен с анодом второго лТ.иода б, катод первого диод,а 13 соединен с коллектором второго транзистора 4 и вл етс первым выводом устройства, к которому подключаетс первый вывод нагрузки, второй вывод нагрузки подключаетс к эмиттеру первого транзистора 1. Точка 14 соединени базы первого транзистора 1 и п того резистора 3, а также точка 15 соединени базы второго транзистора 4 и второго резистора 8 вл ютс выводами дл подключени к источнику импульсов напр жени положительной пол рности.

Устройство работает следующим образом.

После подачи напр жени на щины 2 и 5 питани , на вывод 15 подаетс импульс напр жени положительной пол рности .Транзистор 4 переходит в режим насыщени , понижа потенциал базы транзистора 12, перевод его в режим отсечки, и по- выща потенциал базы транзистора 1, перевод его в режим глубокого насыщени . В результате на базу транзистора 4 от шины 2 через транзистор 1 и резисторы

5

9 и 10 подаетс ток, достаточный дл поддержани транзистора 4 в глубоко.м насыщении , т. е. устройство остаетс во включенном положении.

При подаче на базу транзистора 1 через вывод 14 импульса положительной пол рности (замыкание базы транзистора 1 на тину 2) происходит отключение устройства .

При увеличении тока нагрузки независимо от того, чем это вызвано - увеличением напр жени источника питани при посто нном сопротивлении нагрузки, снижением сопротивлени нагрузки при посто нном напр жении источника питани или

уменьшением сопротивлени нагрузки и увеличением напр жени источника питани одновременно, увеличиваетс напр жение насыщени L/кэ транзистора 4. При увеличении напр жени (Укэ транзистора 4 до порогового значени , заданного диодами б

0 и 13, транзистор 12 переходит в режим насыщени , шунтиру резисторы 8 и 9, и, следовательно, переводит транзистор 4 в режим отсечки. Напр жение на базе транзистора 1 уменьшаетс до нул и транзистор 1 переходит в режим отсечки, прерыва ток в резисторах 8-10, в коллекторе транзистора 12 и базе транзистора 4. Диод 13 оказываетс включенным в непровод щем направлени и через нагрузку между шиной 2 и базой транзистора 12, прерыва

Q ток в цепи: щина 2 - нагрузка - переход база - эмиттер транзистора 12 - диод б - шина 5.

При снижении напр жени питани и посто нно.м сопротивлении нагрузки устройство не срабатывает, так как тран зистора 4 уменьшаетс в св зи с уменьшением тока через нагрузку.

Таким образом, благодар тому, что в качестве датчика тока используетс переход коллектор-эмиттер транзистора 4, напр жение (Укэ которого вл етс функцией

0 протекающего тока, транзистор 12, запирающий транзистор 4, реагирует непосредственно на изменение напр жени коллектор- эмиттер транзистора 4 и поэтому порог его срабатывани не зависит от напр - жени источника пита))и ; в цепи обратной св зи применен элемент регулировани порога срабатывани с нелинейной вольт-амперной характеристикой (диоды 6 и 13), позвол ющий измен ть ток базы третьего транзистора на несколько пор дков по экспонен0 циальному закону, т. е. обратна св зь вл етс функцией UK

Изобретение можно использовать дл нагрузки то токовых перегрузок при работе с нестабилизированными источниками питани .

Claims

5Формула изобретени

Устройство дл защиты нагрузки от токовых перегрузок, содержапдее первый и второй транзисторы соответственно (P-N-P) и УУ-Р-УУ-проводимости, при этом эмиттер первого транзистора подключаетс к плюсовой клемме источника питани , его коллектор соединен с первым выводом первого резистора, эмиттер второго транзистора подключаетс к минусовой клемме источника питани , а база второго транзистора через второй резистор соединена с его эмиттером, первый диод, анод которого соединен с первой обкладкой конденсатора, второй диод, третий резистор, четвертый резистор, п тый резистор, отличающеес тем, что, с целью повышени надежности путем исключени ложных срабатываний при снижении напр жени источника питани , в него дополнительно введен третий транзистор N-P-N-npo- водимости, база которого подключена к точке соединени анода первого диода и первой обкладки конденсатора, к этой же точке через третий резистор подключен коллектор первого транзистора, к второму выводу первого резистора подсоединены коллектор третьего транзистора и первый вывод четвертого резистора, второй вывод которого соединен с базой второго транзистора, эмиттер третьего транзистора подключен к аноду второго диода, катод которого соединен с второй обкладкой конденсатора и с эмиттером 1}торого транзистора, катод первого диода соединен с коллектором второго транзистора и подключаетс к первому выводу нагрузки, эмиттер первого транзистора подключаетс к второму выводу нагрузки, база первого транзистора через п тый резистор, соединена с коллектором второго транзистора, а точка соединени базы первого транзистора и п того резистора и точка соединени базы второго транзистора и второго резистора подключаютс к источнику импульсов напр жени положительной пол рности.