JPS63177475A - Manufacture of photoelectric semiconductor device - Google Patents

Manufacture of photoelectric semiconductor device

Info

Publication number
JPS63177475A
JPS63177475A JP62203300A JP20330087A JPS63177475A JP S63177475 A JPS63177475 A JP S63177475A JP 62203300 A JP62203300 A JP 62203300A JP 20330087 A JP20330087 A JP 20330087A JP S63177475 A JPS63177475 A JP S63177475A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor layer
substrate
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62203300A
Other languages
Japanese (ja)
Other versions
JPH0652799B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP62203300A priority Critical patent/JPH0652799B2/en
Publication of JPS63177475A publication Critical patent/JPS63177475A/en
Priority to JP4239033A priority patent/JPH0613636A/en
Publication of JPH0652799B2 publication Critical patent/JPH0652799B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To prevent the reliability from lowering due to the absorption of moisture of the like and to enhance the mechanical strength for a semiconductor device by a method wherein, after a semiconductor layer and an electrode layer have been formed on a substrate, a film of an organic substance is formed in such a way that it can cover these layers and adheres closely to the substrate. CONSTITUTION:A photoelectric semiconductor device is made by forming a semiconductor layer 22 on a substrate 21 having the conductive surface and by forming an electrode layer 25 on the semiconductor layer 22. During this process, hydrogen or a hydrogen element as a key neutralizer for recombination is introduced into the semiconductor layer 22; the semiconductor layer 22 is formed in such a way that its size is enough to expose the substrate 21 at the outer circumference of the semiconductor layer 22 as viewed fro[m the side of the electrode layer 25. Then, after the electrode layer 25 has been formed on the semiconductor layer 22, a film 26 of an organic substance is formed in such a way that the film 26 covers said semiconductor layer 22, the side faces of the semiconductor layer 22 and the electrode layer 25 and adheres closely to the substrate 21. Said film 26 of the organic substance is to be composed of, e.g., an acrylic resin or a polyimide resin.

Description

【発明の詳細な説明】 本発明は、光照射により光起電力を発生し得る同種、異
種、ショットキ接合またはその多重接合を有する非単結
晶半導体と半導体をはさんで一対の電極が設けられた光
電変換装置をおおって有機または無機物よりなる保護膜
を設けた光電変換装置作製方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a non-single crystal semiconductor having the same type, different type, Schottky junction, or multiple junctions thereof, which can generate photovoltaic force when irradiated with light, and a pair of electrodes sandwiching the semiconductor. The present invention relates to a method for manufacturing a photoelectric conversion device in which a protective film made of an organic or inorganic material is provided to cover the photoelectric conversion device.

本発明はかかる保護膜により非単結晶半導体の側周辺を
おおい、水分等の吸着による信頼性の低下の防止、半導
体装置としての耐機械強度の向上を目的としている。
The present invention aims to cover the side and periphery of a non-single-crystal semiconductor with such a protective film to prevent deterioration in reliability due to adsorption of moisture and the like and to improve mechanical strength as a semiconductor device.

本発明は、光電変換装置における半導体中にその間に比
例してエネルギバンド幅(禁止帯幅すなわちEgという
)が増大し得る添加物を半導体の形成と同時に添加する
ことにより光照射がなされる半導体の表面より深さ方向
に向ってEQの漸減または実質的に漸減させたことを目
的とする。さらに、本発明はこの半導体の中に光照射が
なされる半導体表面と概略平行な接合面をひとつまたは
複数個有し、系全体としてPIN接合、NIP接合、P
ll 12N接合(真性の半導体■ 、■2・・・・・
・・・・はそのEgがEq1> E Q 2 >・・・
・・・・・・である)MIN接合またはMll 12N
接合(Mとは金属であって半導体との間にショットキ接
合を設けることを意味する)を設けることに関する。
The present invention provides a semiconductor in which light irradiation is performed by simultaneously adding an additive that can increase the energy band width (forbidden band width, or Eg) in a semiconductor in a photoelectric conversion device in proportion to the time when the semiconductor is formed. The object is to gradually reduce or substantially gradually reduce the EQ from the surface toward the depth direction. Furthermore, the present invention has one or more bonding surfaces approximately parallel to the semiconductor surface to which light is irradiated in the semiconductor, and the entire system includes PIN junction, NIP junction, P
ll 12N junction (intrinsic semiconductor ■ , ■2...
..., its Eg is Eq1>E Q2>...
) MIN junction or Mll 12N
It relates to providing a junction (M means providing a Schottky junction between a metal and a semiconductor).

すなわち、本発明は、導体基板、絶縁体基板または絶縁
体担体上に金属または透光性導電膜が一部または全面に
被膜化させて設けられた基板の上に非単結晶半導体を層
状に設け、この半導体とその上面に他の電極を設けた光
電変換半導体装置、特に太陽電池、フォトセルの装置と
しての信頼性の向上、特に光照的により半導体直面に導
電性の寄生チアネルが形成されることによりダイオード
特性が劣化して出力特性の減少等の信頼性低下を防止し
、さらに機械的に強くしてとりあつかいやすくさせた光
電変換装置の構造に関するものである。
That is, the present invention provides a method in which a non-single crystal semiconductor is provided in a layer on a substrate in which a metal or a transparent conductive film is partially or entirely coated on a conductor substrate, an insulator substrate, or an insulator carrier. , improvement of reliability as a device for photoelectric conversion semiconductor devices, especially solar cells and photocells, in which this semiconductor and other electrodes are provided on the upper surface thereof, and in particular, the formation of conductive parasitic chianels on the semiconductor surface due to light irradiation. The present invention relates to a structure of a photoelectric conversion device that prevents deterioration in reliability such as a decrease in output characteristics due to deterioration of diode characteristics due to deterioration of diode characteristics, and further improves mechanical strength and makes it easier to handle.

本発明は、この種の半導体装置がこれまで単結晶で作ら
れていたが、これを非単結晶半導体とすることにより工
業的に多量生産が可能であり、かつその価格が1/10
0〜1/1000/10cm口とすることを目的として
いる。
The present invention makes it possible to industrially mass-produce this type of semiconductor device, which has hitherto been made with a single crystal, but by making it a non-single crystal semiconductor, and the cost is 1/10th of that of the previous one.
The purpose is to have a diameter of 0 to 1/1000/10 cm.

従来、光電変換半導体装置としては珪素の単結晶半導体
に対しホモ接合を用いた太陽電池が人口衛星、無人燈台
その他特殊用途として用いられてきた。加えてCdS、
GaA JAS、GaAs等の化合物半導体を用いたヘ
テロ接合構造を有するフォトセルその飽充感光素子がそ
の主たるものである。
Conventionally, as a photoelectric conversion semiconductor device, a solar cell using a homojunction for a silicon single crystal semiconductor has been used for artificial satellites, unmanned lighthouses, and other special purposes. In addition, CdS,
The main type thereof is a photocell having a heterojunction structure using a compound semiconductor such as GaA JAS or GaAs.

しかし、いずれにおいても半導体材料は単結晶材料を用
いていたこともあり、電気エネルギーのかたまりといわ
れるほどに製造価格が高価になり、多量に通常の火力・
水力発電と価格的に競争する立場は全くなかった。加え
て化合物半導体を用いた場合は材料それ自体が希少価値
を有する(高価である)に加えて、単結晶材料であるた
め、PN接合またはその他の接合部においてエネルギバ
ンド幅が不連続的に変ってしまっていた。すなわち、か
かる化合物半導体を用いたヘテロ接合はPN接合の界面
とEQのことなる半導体の界面とが同一である。そのた
め電気的に非常に敏感な接合界面にEgの差、すなわち
格子定数の差に帰因する界面単位(以下NSという)が
多量にかつ集中的に発生してしまった。この結晶格子不
整のため不対結合手、格子欠陥による局部準位(界面準
位NSという)は励起したキャリアの再結合中心となっ
てしまった。このため光励起された電荷もこのNSを介
して再結合するため励起された電荷を電極より外部に電
気エネルギーとしてとりだすいわゆる吸収効率が低下し
て実用化は不可能であった。
However, in both cases, the semiconductor material used was a single crystal material, so the manufacturing cost was so high that it was said to be a lump of electrical energy, and a large amount of ordinary thermal power and
There was no position to compete with hydroelectric power generation in terms of price. In addition, when compound semiconductors are used, the material itself is rare (expensive), and since it is a single crystal material, the energy band width changes discontinuously at the PN junction or other junctions. I had left it behind. That is, in a heterojunction using such a compound semiconductor, the interface of the PN junction and the interface of the semiconductor having different EQ are the same. Therefore, a large number of interface units (hereinafter referred to as NS) caused by the difference in Eg, that is, the difference in lattice constant, are generated in large numbers and intensively at the electrically very sensitive junction interface. Due to this crystal lattice misalignment, local levels due to dangling bonds and lattice defects (referred to as interface levels NS) have become recombination centers for excited carriers. For this reason, since the photo-excited charges are also recombined via the NS, the so-called absorption efficiency, in which the excited charges are taken out from the electrode as electrical energy, is reduced, making it impossible to put it into practical use.

第1図は従来の実施例におけるエネルギバンド図を示し
である。すなわち、<A)はGaO,3△I   As
(N型) 、GaAs (P型)のPo、7 N接合を利用したものである。この場合W−N構造(W
IDE−To−NALLOW構造)を有し、光エネルギ
ーのうち短波長の光は吸収がはやいため表面近傍の大き
なEgの半導体領域にて励起し長波長の光は内部で励起
されるように設計されている。しかしGaAIAs(1
)で励起した電子は7のごとく基板電極11に移動し、
ホールは8のごとく対抗電極12に移動する。同時にG
aAs (2)で励起された電子は10のごとく電極1
1に向って移動するが他方ホールは13のごとく界面を
発生しているバンドエッチでのスパイク5にて遮断され
てしまい、6のごとく対抗電極12まで拡散移動するこ
とができない。加えてこのホール13はN5(9)を介
して電子7ともその多くが再結合してしまい、電子7を
抹殺してしまう。このことはきわめて大きな欠点であり
、これらW−N構造の光電変換半導体装置を作ろうとし
た場合の最大の欠点であった。(B)は珪素14に対し
導電性半導体である5n02をショットキ接合くヘテロ
接合)させたものである。この構造にはスパイク15、
飛び20があるが、やはりW−NIl造を有している。
FIG. 1 shows an energy band diagram in a conventional embodiment. That is, <A) is GaO, 3△I As
(N-type) and GaAs (P-type) using a Po,7N junction. In this case, the W-N structure (W
It has an IDE-to-NALLOW structure), and is designed so that short-wavelength light of light energy is absorbed quickly, so it is excited in a semiconductor region with a large Eg near the surface, and long-wavelength light is excited internally. ing. However, GaAIAs(1
) The excited electrons move to the substrate electrode 11 as shown in 7,
The holes move to the counter electrode 12 as shown in 8. G at the same time
The electrons excited in aAs (2) are like 10 at electrode 1.
However, the holes move toward the counter electrode 12 as shown in 6 because they are blocked by spikes 5 in the band etching that create an interface as shown in 13, and cannot diffuse and move to the counter electrode 12 as shown in 6. In addition, many of the holes 13 recombine with the electrons 7 via N5 (9), thereby erasing the electrons 7. This is an extremely serious drawback, and is the biggest drawback when attempting to produce photoelectric conversion semiconductor devices having these WN structures. In (B), 5n02, which is a conductive semiconductor, is formed with silicon 14 to form a Schottky junction (heterojunction). This structure has spikes 15,
There is a jump 20, but it also has a W-NII construction.

SnO2(19)での電子、ホール対17のうちの電子
が珪素14中で励起されたホールとがNS<16)を介
してやはり再結合してしまう欠点を有する。このため第
1図(A)(B)のいずれにおいても連続光スペクトル
を有する光照射により最も効率の良い変換素子であるエ
ネルギーバンド幅がW−N構造であると知りながらもこ
の界面単位NSの存在と界面でのエネルギーバンド幅の
歪み、すなわち飛びスパイク等による不連続さのため、
現実的には実用的な装置を作ることは全く不可能であっ
た。
There is a drawback that the electrons in SnO2 (19) and the electrons in the hole pair 17 are recombined with holes excited in the silicon 14 via NS<16). Therefore, in both of Fig. 1 (A) and (B), even though we know that the energy band width of the most efficient conversion element is the W-N structure by light irradiation with a continuous light spectrum, this interface unit NS Due to the existence and distortion of the energy band width at the interface, that is, discontinuities due to jump spikes, etc.
In reality, it was completely impossible to create a practical device.

本発明はかかる欠点を除去したものであって、同一また
は異種接合またはその近傍においてエネルギーバンド幅
(EQ)が連続的(本発明においてEGIが連続すると
はその伝導帯(EC)、価電子帯(Evlがそれぞれ連
続的に変化し局部的にスパイク、飛び等の不連続要因が
現実においてもまた構造に関する理論的にも存在し得な
いことを意味する。)に変化し、かつ同一半導体中でW
−Nバンド構造を有せしめたものである。
The present invention eliminates such drawbacks, and the energy band width (EQ) is continuous at or near the same or different junctions (continuous EGI in the present invention means its conduction band (EC), valence band ( (This means that Evl changes continuously and local discontinuous factors such as spikes and jumps cannot exist in reality or in theory regarding the structure.) and W in the same semiconductor.
-N band structure.

加えて本発明は太陽光(AMIの条件)下における最適
のバンド幅を有するため、W側の半導体は1.5〜3.
OeVを有し、またN側は2.0〜0.7eVを有せし
めている。本発明はその製造が水素化物または塩素のご
ときハロゲン化物の反応性気体、例えばシラン、ジクロ
ールシラン、トリクロールシラン、四塩化珪素等の珪化
物気体を用いており、その被膜生成も減圧方式のCVD
 (気相法)またはグロー放電法を採用している。
In addition, since the present invention has an optimal bandwidth under sunlight (AMI conditions), the semiconductor on the W side has a width of 1.5 to 3.
OeV, and the N side has 2.0 to 0.7 eV. The production of the present invention uses a reactive gas of a hydride or a halide such as chlorine, for example, a silicide gas such as silane, dichlorosilane, trichlorosilane, silicon tetrachloride, etc., and the film formation is also performed by a reduced pressure method. CVD
(vapor phase method) or glow discharge method.

このため、これらの反応性気体は他の添加物としての反
応性気体、例えば炭素においてはメタン、窒素において
はアンモニア、酸素においては水蒸気をそれぞれ導入す
る量に従って制御された程度に化学量論的に前記した珪
化物気体中に同時的に混入させることができる、という
特徴を有する。このためEgの異なる半導体を同一反応
炉を用いて連続的に多重構造に形成でき、ひいてはEg
を連続的に変化させることが可能となる。加えて本発明
は非単結晶であるため、格子接合部における格子不整が
局部存在するのではなく、あらゆる場所に均等に格子不
整または不対結合手が存在する。さらにこの不整のため
発生する不対結合手等に関しては、水素または塩素のご
ときハロゲン化物により中和されている。すなわち、S
lではなくs r −H。
For this reason, these reactive gases are stoichiometrically controlled to a controlled extent according to the amount of other additive reactive gases introduced, such as methane for carbon, ammonia for nitrogen, and water vapor for oxygen. It has the characteristic that it can be simultaneously mixed into the silicide gas described above. Therefore, semiconductors with different Eg can be continuously formed into multiple structures using the same reactor, and as a result, Eg
can be changed continuously. In addition, since the present invention is a non-single crystal, lattice mismatches or dangling bonds do not exist locally at lattice junctions, but lattice mismatches or dangling bonds exist equally everywhere. Furthermore, dangling bonds and the like generated due to this asymmetry are neutralized by hydrogen or a halide such as chlorine. That is, S
s r -H instead of l.

5i−CIの結合として中和されている。もちろんこれ
以外に構造的には不規則ではあるが、3i−8:結合を
有しまたC、N、Oの添加に対してs;−c−st、s
;−N−st、5t−O−8iの結合を有している。
It is neutralized as 5i-CI binding. Of course, it is structurally irregular in addition to this, but it has a 3i-8: bond and s;-c-st, s for the addition of C, N, and O.
;-N-st, 5t-O-8i bonds.

このため添加物と3iは何の制限もなく結合しうるため
その結合に帰因してエネルギーバンド幅を連続的にかつ
任意に制御することができる。すなわち一方の半導体と
他方の半導体との間には添加物の量を変えるのみで、結
果として単位体積あたりの5i−c−st、5t−N−
s + 、s + −o−s tの結合手またはその変
型結合手の密度が変り結果としてかかる結合に帰因する
エネルギバンド理論に基ず<EQを変化できる。かつそ
の遷移領域も添加物の苗、種類が連続的に均質に混合添
加されるため連続的(特定の厚さを有する2つの半導体
が特定のEQを有し、かつその遷移領域のみが連続とな
った構造)、または実質的に連続(2つの半導体が厚さ
を有さず半導体全体はなめらかに連続した構造)の構造
に工業的に製造できる。
Therefore, since the additive and 3i can be combined without any restrictions, the energy band width can be continuously and arbitrarily controlled due to the combination. That is, by simply changing the amount of additive between one semiconductor and the other, the result is 5i-c-st, 5t-N- per unit volume.
The density of the bonds of s + , s + -o-s t or their modified bonds changes, and as a result, <EQ can be changed based on the energy band theory attributed to such bonds. And the transition region is also continuous because the seedlings and types of additives are added in a continuous and homogeneous mixture (two semiconductors with a specific thickness have a specific EQ, and only the transition region is continuous). It can be industrially manufactured into a structure that has a continuous structure) or a substantially continuous structure (the two semiconductors have no thickness and the entire semiconductor is a smooth continuous structure).

以下図面に従って本発明の詳細な説明する。The present invention will be described in detail below with reference to the drawings.

第2図は本発明構造の半導体装置の製造工程を示したも
のである。第2図(A)において、基板21としては、
100〜1000μの厚さを有するアルミナ、マグネシ
ア、ベリリア、フェライト、ガラスのごとき絶縁性担体
またはこの上面にタングステン、モリブデン、チタンの
ごとき金属膜または5n02のごとき透光性導電膜を0
.05〜5μの厚さに形成したものである。またこの基
板としてチタン、ステンレス、鉄その地鉄合金、クロー
ム、ニッケル等の金属基板電極を100〜1000μの
厚さにして用いてもよい。さらにこの上面に減圧気相法
またはグロー放電法により半導体層を形成した。この減
圧気相法(以下単にCVDという)は反応炉内を100
〜O,01torr、特に0.1〜10torrの圧力
とし、この炉内に前記した基板を封じさらにこれに電気
または熱エネルギーを加える。さらにこの反応炉内に反
応性気体を電気または熱エネルギーにより分解または反
応し、その反応生成物をその基板上に被膜化して被着せ
んとするものである。
FIG. 2 shows the manufacturing process of a semiconductor device having the structure of the present invention. In FIG. 2(A), the substrate 21 is
An insulating carrier such as alumina, magnesia, beryllia, ferrite, or glass having a thickness of 100 to 1000μ or a metal film such as tungsten, molybdenum, titanium, or a translucent conductive film such as 5N02 on the upper surface thereof.
.. It is formed to have a thickness of 0.5 to 5 μm. Further, as the substrate, a metal substrate electrode made of titanium, stainless steel, iron or a base metal alloy, chromium, nickel, etc. may be used with a thickness of 100 to 1000 μm. Furthermore, a semiconductor layer was formed on this upper surface by a low pressure vapor phase method or a glow discharge method. This reduced pressure vapor phase method (hereinafter simply referred to as CVD)
The above-described substrate is sealed in the furnace at a pressure of ~0.01 torr, particularly 0.1 to 10 torr, and electrical or thermal energy is applied thereto. Furthermore, a reactive gas is decomposed or reacted in this reactor using electric or thermal energy, and the reaction product is formed into a film and deposited on the substrate.

またこのCVDにおいて圧力が特に0.1〜5torr
であって、かつ外部より高周波エネルギーのみを反応炉
の外側にらせん状にまいた高周波誘導コイルにより加え
ると反応性気体およびキャリアがプラズマ化し実質的に
グロー放電と同じである。一般にグロー放電法とはかか
る高周波エネルギーを加えることにより反応炉内でグロ
ー放電が起ることによりグロー放電法と称せられている
。この方法においては、前記した基板を放電を行わしめ
るための一方の電極としてもよいことはいうまでもない
。しかしこの場合に他の対となる電極との間が平行平面
を構成しなければならず、必ずしも量産性で好ましいと
はいえない。
In addition, in this CVD, the pressure is particularly 0.1 to 5 torr.
If only high-frequency energy is applied from the outside through a high-frequency induction coil spirally wound around the outside of the reactor, the reactive gas and carriers are turned into plasma, which is essentially the same as glow discharge. Generally, the glow discharge method is called a glow discharge method because glow discharge occurs in a reactor by applying such high frequency energy. In this method, it goes without saying that the substrate described above may be used as one of the electrodes for causing discharge. However, in this case, parallel planes must be formed between the electrodes forming another pair, which is not necessarily preferable in terms of mass production.

反応性気体としては単体材料の場合において半導体であ
り、かつ価格が易いもの、すなわち珪素またはゲルマニ
ューム、特に珪素を主として用いた。すなわち、珪素の
反応性気体であるシラン、ジクロールシラン、トリクロ
ールシラン、四塩化珪素を第1の反応性気体とした。ま
た半導体中に添加されてPまたはN型の導電膜を有する
不純物としてボロン(ジボランを分解して生成する)を
用い、またヒ素またはリン用にはアルシンまたはフォス
ヒンを、水素または塩化水素中に0.01〜1%に希釈
したボンボを用いた。P型の不純物としてアルミニュー
ム、ガリュームまたはインジュームを用いてもよい。
As the reactive gas, in the case of a single material, a semiconductor and an inexpensive material, ie, silicon or germanium, particularly silicon, was mainly used. That is, silane, dichlorosilane, trichlorosilane, and silicon tetrachloride, which are reactive gases of silicon, were used as the first reactive gas. In addition, boron (produced by decomposing diborane) is used as an impurity added to a semiconductor to form a P- or N-type conductive film, and for arsenic or phosphorus, arsine or phosphin is added to hydrogen or hydrogen chloride. Bombo diluted to .01-1% was used. Aluminum, gallium, or indium may be used as the P-type impurity.

また、Eoを可変とする珪素(以下単に3iという)、
炭素(以下単にCと記す)、窒素(以下単にNと記す)
、酸素(以下単にOと記す)またはスズ、アンチモン、
インジュームのごとき酸化物半導体、導体に対してはそ
れぞれ前記した珪化物気体、メタン(CH4)または塩
化炭素(CCI  )、アンモニア(NH3)またはヒ
ドラジン(N2 H4)、水蒸気(H20)または酸素
(02)またはスズ、インジューム、アンチモンのごと
き塩化物、炭水素化物を第2の気体として用いた。もち
ろんN201No2、Co  、CH30H等を2種ま
たはそれ以上の複合の反応性気体を用いてもよい。
In addition, silicon whose Eo is variable (hereinafter simply referred to as 3i),
Carbon (hereinafter simply referred to as C), Nitrogen (hereinafter simply referred to as N)
, oxygen (hereinafter simply referred to as O), tin, antimony,
For oxide semiconductors and conductors such as indium, the above-mentioned silicide gases, methane (CH4) or carbon chloride (CCI), ammonia (NH3) or hydrazine (N2 H4), water vapor (H20) or oxygen (02 ) or chlorides and hydrocarbons such as tin, indium, and antimony were used as the second gas. Of course, a composite reactive gas of two or more of N201No2, Co2, CH30H, etc. may also be used.

本実施例においては反応炉は多量生産が可能な横型炉を
用いた。この中に100m口の基板21を20〜100
枚平行にサセプタ上に林立させた。排気はロータリーポ
ンプを用い、その排気量は15001/MINのものを
用いた。
In this example, a horizontal furnace capable of mass production was used as the reaction furnace. In this, 20 to 100 boards 21 with a 100m opening are placed.
The sheets were arranged in parallel on the susceptor. A rotary pump was used for evacuation, and its displacement was 15001/min.

加熱は1〜10MHzの高周波加熱炉を用い、この加熱
炉に接続された誘導加熱コイルは反応炉の外側をラセン
状にどっかこみ、その出力は50〜500 KHの能力
のものを用いた。本実施例においてはさらにこの外側筒
2の高周波エネルギを加え、外部側に放出される高周波
エネルギを吸収、反射させる橢構とした。さらにその外
側には静電遮蔽をし、加えて誘電電流が加熱ヒーターに
流れないように誘導電流と直角方向すなわちコイル面と
直角にヒータを設置して抵抗加熱炉により基板を輻射加
熱できるようにした。かくのどとくにして基板に対しこ
の高周波エネルギー・と輻射エネルギーとを併用して加
えられるようにした。同時にこの装置の全エネルギーの
消費をすくなくするため高周波加熱炉からは高周波電流
を可能な限り少なくし、逆に高周波電圧をできるだけ多
く加えるようにした。
For heating, a high-frequency heating furnace of 1 to 10 MHz was used, and an induction heating coil connected to this heating furnace was installed in a helical manner around the outside of the reaction furnace, and its output was 50 to 500 KH. In this embodiment, high frequency energy is further added to the outer cylinder 2, and the structure is designed to absorb and reflect the high frequency energy emitted to the outside. Furthermore, an electrostatic shield is placed on the outside, and in addition, a heater is installed in a direction perpendicular to the induced current, that is, perpendicular to the coil surface, to prevent the dielectric current from flowing into the heating heater, so that the board can be heated by radiation using a resistance heating furnace. did. In this way, it is possible to apply both high frequency energy and radiant energy to the substrate. At the same time, in order to reduce the total energy consumption of this device, the high-frequency current from the high-frequency heating furnace was kept as low as possible, while the high-frequency voltage was applied as much as possible.

かくのごとくすることによりこの高周波エネルギーは減
圧状態の反応炉において反応性気体の放電状態を作り、
プラズマ化し化学的に励起しまたは分解させた。他方輻
射加熱は基板の温度を任意に制御して室温〜1000℃
の温度として反応生成物の被膜化をうながした。
By doing this, this high frequency energy creates a discharge state of reactive gas in the reactor under reduced pressure,
turned into plasma and chemically excited or decomposed. On the other hand, with radiation heating, the temperature of the substrate can be controlled arbitrarily from room temperature to 1000℃.
The reaction product formed a film at a temperature of .

以上のごとくにした本発明の実施例においては、基板へ
の被膜化をうながす加熱と、反応性気体のプラズマ化・
励起をうながす放電とがそれぞれ独立に制御することが
できるようになった。このため、この装置全体のエネル
ギーの節約、基板の温度制御の精度の向上、さらに添加
物、使用反応性気体によりその励起状態の任意の制御が
可能となる等多くの特徴を有する。この結果本発明装置
を工業的に製造するに際してきわめて重要であることが
わかった。またかかる方式により被膜の厚さが10〜1
00Aであっても精度よく作製が可能となり、また不純
物、添加物の混入、添加の精度もロット間で±5゜0%
以内とすることができた。
In the embodiments of the present invention as described above, heating is carried out to promote the formation of a film on the substrate, and reactive gas is turned into plasma.
The discharge that promotes excitation can now be controlled independently. Therefore, this device has many features such as saving energy for the entire device, improving the accuracy of temperature control of the substrate, and making it possible to arbitrarily control the excited state of the device depending on the additives and the reactive gas used. As a result, it was found that this is extremely important in industrially manufacturing the device of the present invention. In addition, by this method, the thickness of the coating is 10 to 1
Even 00A can be manufactured with high precision, and the accuracy of contamination and addition of impurities and additives is ±5°0% between lots.
I was able to do it within.

本発明ではかかる方法の採用により基板上では既に分解
した珪素または水素、塩素に加えて01NまたはOの添
加物、さらにまたはln。
In the present invention, by employing such a method, in addition to already decomposed silicon, hydrogen, or chlorine, an additive of 01N or O is added to the substrate.

Sn、Sbのごとき添加物を被膜化するのみならず、S
 i −H,S i −CI、C−H,0−CI 、N
−81N−CI 、O−H,’ O−CI等の不対結合
手を中和する反応生成物が0.1〜200%、特に10
〜50%の濃度に高周波エネルギーを利用して混入させ
ることができた。特にこれら不対結合手の中和に対して
は、添加物が必要に応じて適母添加された半導体被膜を
形成してしまった後、さらに水素または塩素のごときハ
ロゲン化物のみの雰囲気中にこれら基板と半導体とを保
持し、これらI2、HCl、C12を高周波エネルギー
により励起し、その原子の一部を被膜中に注入し、さら
にこの被膜中のH1H2、C1、C12、HClを化学
的に励起し、半導体膜中に自然発生している中和しきっ
ていない不対結合手と結合させることが可能であること
が実験的に可能であることがわかった。このようにする
ことにより、非単結晶半導体であっても格子不整による
NSの発生を十分少なくすることができる。このため単
に非単結品被膜を真空蒸着、スパッタ法で作る場合は1
0〜1022cm−3の濃度のNsがMOTTの理論ど
おり存在したが、それらを各不対結合手どうしを共有結
合させるのではなく、水素または珪素のごときハロゲン
化物として前記した不対結合手を中和させることにより
、これを10〜10  cm  の濃度すなわち109
〜104分の1にまで少なくすることができるよう゛に
なった。さらにこの被膜形成のためシランを10〜50
0cc/分導入すると同時にB2H6またはPH、A3
H3をPまたはN型にこの半導体をするため10〜10
22cm−3の濃度に添加した。真性の半導体とするた
めにはこの不純物添加を中止し、また反応炉内壁の付着
不純物を十分パージして作った。工業的にはP−一また
はN−型であり、そのパックグラウンドとして存在する
不純物の濃度は1014〜1016cm−3であった。
In addition to coating additives such as Sn and Sb, S
i-H, S i -CI, C-H, 0-CI, N
-81N-CI, O-H, 'O-CI and other reaction products that neutralize dangling bonds are 0.1 to 200%, especially 10
It was possible to mix in a concentration of ~50% using radio frequency energy. In particular, in order to neutralize these dangling bonds, after forming a semiconductor film in which additives are appropriately added as necessary, these dangling bonds are added in an atmosphere containing only halides such as hydrogen or chlorine. Holding the substrate and semiconductor, exciting these I2, HCl, and C12 with radio frequency energy, injecting some of the atoms into the film, and further chemically exciting H1H2, C1, C12, and HCl in this film. However, it was found experimentally that it is possible to bond with unneutralized dangling bonds naturally occurring in semiconductor films. By doing so, the occurrence of NS due to lattice misalignment can be sufficiently reduced even in a non-single crystal semiconductor. Therefore, if a non-monocrystalline film is simply made by vacuum evaporation or sputtering, 1
Concentrations of Ns from 0 to 1022 cm-3 were present as per the MOTT theory, but instead of covalently bonding each dangling bond to each other, they were bonded to the aforementioned dangling bonds as hydrogen or a halide such as silicon. By summing, this can be reduced to a concentration of 10 to 10 cm, i.e. 109
It has become possible to reduce the amount to ~1/104th. Furthermore, 10 to 50% of silane was added to form this film.
At the same time as introducing 0cc/min, B2H6 or PH, A3
10 to 10 to make this semiconductor H3 P or N type.
It was added to a concentration of 22 cm-3. In order to create an intrinsic semiconductor, this addition of impurities was discontinued, and the impurities adhering to the inner wall of the reactor were sufficiently purged. Industrially, it is of the P-1 or N-type, and the concentration of impurities present as a packing ground was 1014 to 1016 cm-3.

またCは1018cm−3またはそれ以上の濃度、例え
ば0.1〜100原子%の濃度に添加した。
Further, C was added at a concentration of 10 18 cm -3 or more, for example, 0.1 to 100 atomic %.

するとこのCと3iとの濃度に応じて3゜5eV (S
 i C)と1,1eV(Si)との間の任意のEQを
作ることができた。もちろんH等の水素または01等の
ハロゲン化物によりこのEqはみかけ上0.2〜0.6
8V修正され得る。
Then, depending on the concentration of C and 3i, 3°5eV (S
An arbitrary EQ between i C) and 1,1 eV (Si) could be made. Of course, due to hydrogen such as H or halides such as 01, this Eq is apparently 0.2 to 0.6.
8V can be modified.

同様にNの場合は6.OeVと1.18!Vの間になり
、またOの場合は8eVと1.18Vとの間になった。
Similarly, in the case of N, 6. OeV and 1.18! In the case of O, it was between 8 eV and 1.18 V.

太陽電池のためには半導体表面のEQは特に1.5〜3
.OeVの範囲に限定し、また基板表面またはその近傍
は1.0〜2゜OeV、特に1.1eV程度とした。も
ちろんこの基板表面にゲルマニュームを、GeH4、G
eCl4等により0.7〜1.1eVの範囲にさらに調
整してもよい。かくしてPN接合、PIN接合、NIP
接合、PI3 I2N接合(EQll>E(JI2)、
NII  I2P接合、P1N1P2N2接合、N1P
1N2P2接合、MIN接合(ショットキ接合)、Ml
l I2N接合等の同種、異種またはショットキ接合を
ひとつまたは多重に設けた。もちろん特定の接合を選択
的に半導体層内に形成しようとするならばICの製造技
術で公知のフォトエッチ工程、選択酸化工程、選択拡散
または注入法を応用すればよい。このようにすると種々
の非単結晶半導体を用いた特別な機能を有する半導体装
置を作ることができる。さらに基板の設定に関し、室温
〜500℃の温度範囲においてはアモルフ?ス(純粋の
アモルファスまたは10〜100A(1)ショートレン
ジ・オーダーの結晶構造を有している多結晶)が一般に
形成され、さらに300〜1000℃の温度範囲におい
ては結晶粒径が100A〜1ooμのオーダーの多結晶
が前記した反応炉における反応性気体の流伍、被膜形成
速度及び熱処理(アニール)により形成させることがで
きた。
For solar cells, the EQ of the semiconductor surface is particularly 1.5 to 3.
.. The voltage was limited to a range of OeV, and the voltage at or near the substrate surface was set to 1.0 to 2 degrees OeV, particularly about 1.1 eV. Of course, germanium, GeH4, G
It may be further adjusted to a range of 0.7 to 1.1 eV using eCl4 or the like. Thus, PN junction, PIN junction, NIP
junction, PI3 I2N junction (EQll>E(JI2),
NII I2P junction, P1N1P2N2 junction, N1P
1N2P2 junction, MIN junction (Schottky junction), Ml
l One or multiple homogeneous, heterogeneous, or Schottky junctions such as I2N junctions were provided. Of course, if a specific junction is to be selectively formed in the semiconductor layer, a photoetching process, selective oxidation process, selective diffusion, or implantation method known in the IC manufacturing technology may be applied. In this way, semiconductor devices having special functions using various non-single crystal semiconductors can be manufactured. Furthermore, regarding the setting of the substrate, is it amorphous in the temperature range from room temperature to 500°C? (pure amorphous or polycrystalline with a crystal structure on the order of 10-100A(1) short range) is generally formed, and in the temperature range of 300-1000℃, the crystal grain size is 100A-1ooμ. Polycrystals of the order of magnitude could be formed by the flow of reactive gases in the reactor, film formation rate, and heat treatment (annealing) described above.

本発明において非単結晶はこのアモルファス及び多結晶
の構造の双方を総称したもので、基本においてより完全
な結晶構造を求めるのではなく、不対結合手をエネルギ
的に中和することにより半導体として結晶粒界が問題に
ならないようにした構造を有する半導体、すなわち非単
結晶半導体を用いることを思想としている。
In the present invention, non-single crystal is a general term for both amorphous and polycrystalline structures, and basically, rather than seeking a more perfect crystal structure, it is possible to create a semiconductor by energetically neutralizing dangling bonds. The idea is to use a semiconductor with a structure in which grain boundaries do not become a problem, that is, a non-single crystal semiconductor.

本実施例においては、減圧CVDまたはプラズマを用い
るグロー放電でひとつの半導体層の厚さを反応炉内の真
空圧を0.05〜5torrとする場合5〜100Aの
厚さでもピンホールのない被膜として制御性がよく形成
できるという大きな特徴を有する。半導体層はP、I、
Nの各層とも20A〜・40μの範囲に可変である。こ
れ以上の層厚にすると本反応炉においては一般にクラッ
クがゆきやすいため工業的には40μが限度であった。
In this example, when the thickness of one semiconductor layer is made by low-pressure CVD or glow discharge using plasma and the vacuum pressure in the reactor is 0.05 to 5 torr, a film with no pinholes can be obtained even if the thickness is 5 to 100 A. It has the great feature of being able to be formed with good controllability. The semiconductor layer is P, I,
The thickness of each N layer is variable within the range of 20A to 40μ. If the layer thickness is greater than this, cracks are likely to occur in this reactor, so 40 μm is the industrial limit.

以上のように、本実施例、第2図(A)における半導体
2を設けた。そのエネルギバンド構造の一例は第3図、
第4図に示しである。
As described above, the semiconductor 2 in this example and in FIG. 2(A) was provided. An example of the energy band structure is shown in Figure 3.
This is shown in FIG.

さらに第2図は光電変換半導体装置例えば太陽電池の例
であるため、この上面に低級酸化珪素または低級窒化珪
素を反射防止膜として形成した。これらは第2図(A)
において、01Nの添加日を単純に増やせばよい。さら
に添加物を0とする場合は5n02等を構成する程度に
Sn、In1Sbを加えると好ましかった。半導体と防
止膜とが連続的に変化させる場合電気的には一方は半導
体であり他方は絶縁体または導体である。しかしその双
方の境界は実質的に存在していないため無反射被膜とす
ることができた。また特に窒化珪素(以下略してSiN
という。これはS j  N  −S i 3 N 4
−xを総称する)はH,CIに対するバリヤ層ともなり
、かつ光に対する実質的に無反射膜としての反射防止膜
ともなるため半導体装置の安定性、信頼性のためとして
はきわめて好ましかった。
Further, since FIG. 2 shows an example of a photoelectric conversion semiconductor device, such as a solar cell, lower silicon oxide or lower silicon nitride was formed on the upper surface of the device as an antireflection film. These are shown in Figure 2 (A).
In this case, it is sufficient to simply increase the date of addition of 01N. Further, when the additives are 0, it is preferable to add Sn and In1Sb to an extent constituting 5n02 or the like. When the semiconductor and the barrier film are changed continuously, electrically one is a semiconductor and the other is an insulator or a conductor. However, since there is virtually no boundary between the two, a non-reflective coating could be obtained. In particular, silicon nitride (hereinafter abbreviated as SiN)
That's what it means. This is S j N −S i 3 N 4
-x) serves as a barrier layer against H and CI, and also serves as an anti-reflection film that is virtually non-reflective against light, making it extremely desirable for the stability and reliability of semiconductor devices. .

以上のように半導体22を1〜10μの厚さに形成した
上に0.05〜0.5μの厚さで反射防止膜として形成
した。このような場合重要なことは、このSINと半導
体との界面は不連続的にEgを変えておらないことであ
る。また屈折率が不連続的に変っていないことである。
As described above, the semiconductor 22 was formed to a thickness of 1 to 10 .mu.m, and then an antireflection film was formed to a thickness of 0.05 to 0.5 .mu.m. What is important in such a case is that Eg does not change discontinuously at the interface between the SIN and the semiconductor. Also, the refractive index does not change discontinuously.

このためこの被膜はいわゆるこの被膜23上の反射と半
導体22と被膜23との界面からの反射と波長を相殺す
るごとくにして被膜23の膜厚を設計する必要がない。
Therefore, it is not necessary to design the thickness of the coating 23 so as to cancel out the reflection on the coating 23, the reflection from the interface between the semiconductor 22 and the coating 23, and the wavelength.

すなわち界面からの反射が少なく、また実質的にないこ
とを大きな特徴とする。
In other words, a major feature is that there is little or virtually no reflection from the interface.

この被膜(保護膜)23に対し対抗電極を設けるため0
.1〜10mmの間隔をおいて10〜100μの太さに
クシ状、網目状に穴あけを行った。この場合、この光の
波長は23と22の深さまであった。また22の中に0
.1〜0゜5μの深さにオーバーエッチをしてもよい。
In order to provide a counter electrode to this film (protective film) 23,
.. Holes with a thickness of 10 to 100 μm were punched in a comb shape or a mesh shape at intervals of 1 to 10 mm. In this case, the wavelength of this light was 23 and 22 depths. Also 0 in 22
.. Overetching may be performed to a depth of 1 to 0.5 microns.

もちろんかかる場合対抗電極の側面の導電型と下面のそ
れとは同一である程度にその深さはとどめられることは
いうまでもない。さらにこの上面に金属、例えばチタン
、アルミニューム、ニッケル、クロムを真空蒸着、化学
蒸着(CVD)またはスパッタ法により0.1〜2μの
厚さに形成し、さらに選択的にクシ状または網目状にフ
ォトエッチをほどこして対抗電極25を形成した。もち
ろんこの場合無電解メッキ法によりこのエッチされた穴
の部分にのみ対抗電極25を形成してもよい。この場合
は一工程を省略でき安価になる。さらにこの後、本発明
においてはこの上面をおおうごとくにしてアクリル、P
IQ(ポリイミド樹脂)のごとき有機膜、またはSiO
2膜(ガラス板)のごとき無機物を形成し外部からの水
などの吸着により半導体表面に寄生チアネルが形成され
てしまい出力特性の劣化等の信頼性低下を防ぐため形成
させた。特に図面に示されているごとく非単結晶半導体
の露呈した側部を有機樹脂または無機物によりおおうこ
とは劣化防止にきわめて有効であった。
Of course, in such a case, the conductivity type on the side surface of the counter electrode is limited to the same depth as that on the bottom surface. Furthermore, a metal such as titanium, aluminum, nickel, or chromium is formed on this upper surface by vacuum deposition, chemical vapor deposition (CVD), or sputtering to a thickness of 0.1 to 2 μm, and is further selectively formed into a comb or mesh shape. A counter electrode 25 was formed by photo-etching. Of course, in this case, the counter electrode 25 may be formed only in the etched hole by electroless plating. In this case, one step can be omitted and the cost can be reduced. Furthermore, in the present invention, after this, the upper surface is covered with acrylic, P.
Organic film such as IQ (polyimide resin) or SiO
This was done to prevent deterioration of reliability such as deterioration of output characteristics due to the formation of parasitic chianels on the semiconductor surface due to the adsorption of water etc. from the outside. In particular, as shown in the drawings, covering the exposed sides of the non-single crystal semiconductor with organic resin or inorganic material was extremely effective in preventing deterioration.

さらに金属電極の腐蝕防止、透明導電膜のアルカリイカ
ンの侵入による導電率の低下防止にたいしてもきわめて
重要であった。この保護膜は同時に一般使用における取
扱いを容易にするいわゆる機械的衝撃に対する保護膜と
しても有効であり、26のように光電変換装置をおおう
ごとくに形成した。
Furthermore, it is extremely important to prevent corrosion of metal electrodes and to prevent decrease in conductivity due to invasion of alkali sulfur into transparent conductive films. This protective film is also effective as a so-called mechanical shock protective film to facilitate handling in general use, and was formed to cover the photoelectric conversion device as shown in No. 26.

以上のようにして光電変換半導体装置の縦断面第2図り
を得た。光はこの場合上側の27より照射させた。基板
がガラスのとき下側からも可能である。その変換効率は
5〜20%の範囲で得ることができた。
As described above, a second vertical cross-sectional view of the photoelectric conversion semiconductor device was obtained. In this case, light was irradiated from 27 on the upper side. If the substrate is glass, it is also possible from below. The conversion efficiency could be obtained in the range of 5-20%.

第3図は本発明の実施例より形成された半導体のエネル
ギーバンド図である。
FIG. 3 is an energy band diagram of a semiconductor formed according to an embodiment of the present invention.

第3図(A)はPN接合であり、EaはW−N構造を有
している。半導体31は電極(基板)31上に設けられ
、かつ連続接合(C0NTINUOUSJUNCTIO
N)33.33′をへてP型半導体32に至っている。
FIG. 3(A) shows a PN junction, and Ea has a W-N structure. The semiconductor 31 is provided on the electrode (substrate) 31 and is connected to a continuous junction (C0NTINUOUSJUNCTIO).
N) 33, 33' and reaches the P-type semiconductor 32.

32には対抗電極34が設けられ、34側より入射した
光により励起された電荷が電子は30へ、ホールは34
に拡散してゆき、光起電力を発生させている。31が珪
素である場合、半導体32は01NまたはOを添加され
た半導体であって、太陽光を受けるには32は1.5〜
2.5eV、また31は1.0〜1.5eVが好ましい
。しかし電荷の励起をより促進し、かつBまたはPの不
純物散乱による拡散距離の低下を防ぐため、第3図(B
)が用いられる。
A counter electrode 34 is provided at 32, and charges excited by light incident from the 34 side are transferred to 30 for electrons and 34 for holes.
It diffuses into the air, generating photovoltaic power. When 31 is silicon, the semiconductor 32 is a semiconductor doped with 01N or O, and in order to receive sunlight, 32 is 1.5~
2.5 eV, and 31 is preferably 1.0 to 1.5 eV. However, in order to further promote charge excitation and prevent a decrease in the diffusion distance due to impurity scattering of B or P, we
) is used.

これはPIN接合を有し、N型半導体31、P型半導体
35はそれぞれ50〜5000Aの厚さ、代表的には1
00OAを有し、■型半導体32は0.5〜10μ、代
表的には2μの厚さを有している。31.35は102
0〜1022cm−3の不純物濃度を有し、半導体32
.35は共にCの添加量を1〜10%、10〜50%と
し、それぞれEQ>1.5〜2.OeV、1゜8〜2.
5eVを有せしめたものである。
This has a PIN junction, and the N-type semiconductor 31 and P-type semiconductor 35 each have a thickness of 50 to 5000A, typically 1
00OA, and the ■-type semiconductor 32 has a thickness of 0.5 to 10μ, typically 2μ. 31.35 is 102
It has an impurity concentration of 0 to 1022 cm-3, and the semiconductor 32
.. In No. 35, the amount of C added is 1 to 10% and 10 to 50%, respectively, and EQ>1.5 to 2. OeV, 1°8~2.
5 eV.

第3図(C)は■型半導体を2層構造としたものである
。励起された電荷のうち、電子は電極30へ、またホー
ルは対抗電極34に拡散し、光起電力を発生する。11
36、I237はそれぞれEq=1.5〜2.0.1.
0〜1.5evを有せしめている。I  、I  の厚
さは0゜05〜5μをそれぞれ有している。これらにお
いて光電気変換効率は(A)は2.5〜4%、(B)は
5〜7%、(C)は5〜13%を得た。
FIG. 3(C) shows a two-layer structure of ■-type semiconductor. Of the excited charges, electrons diffuse to the electrode 30 and holes diffuse to the counter electrode 34, generating photovoltaic force. 11
36 and I237 each have Eq=1.5 to 2.0.1.
It has 0 to 1.5ev. The thicknesses of I and I are 0°05 to 5μ, respectively. In these, the photoelectric conversion efficiency was 2.5 to 4% for (A), 5 to 7% for (B), and 5 to 13% for (C).

もちろん基板電極、対抗電極、反射防止膜等は第2図の
実施例に従っている。し−かし、この第3図では高温に
おける変換効率の低下が大きく、例えば100℃では室
温に比べて50〜70%の低下をみた。このため高温で
の効率を向上せしめるため、第4図の構造を作った。
Of course, the substrate electrode, counter electrode, antireflection coating, etc. are in accordance with the embodiment shown in FIG. However, in FIG. 3, the conversion efficiency decreased significantly at high temperatures; for example, at 100° C., the conversion efficiency decreased by 50 to 70% compared to room temperature. Therefore, in order to improve efficiency at high temperatures, we created the structure shown in Figure 4.

第4図(A)はPNPN構造である。電極40と対抗電
極45との間には1015〜1018cm−3の濃度で
あり、かつ厚さが0.05〜0゜5μの半導体41(N
型)、44(P型)が設けられている。またその間には
1015〜1018cm−3の濃度の半導体42(P型
)、43(N型)が設けられ、その厚さは励起された電
子ホールの拡散距離より十分小さい100〜5000A
を有している。また第4図(B)はPllNI PI3
N構造を有せしめたもので、(A)と同様にして作った
。(A)においては、室温で効率が13〜18%を得、
100℃においては10〜15%を得ることがAMの条
件でできた。もちろんこの対抗電極をショットキ型にし
てもよく、またSnO2のように光透過性の導電膜を対
抗電極のかわりに形成してもよい。
FIG. 4(A) shows a PNPN structure. Between the electrode 40 and the counter electrode 45 is a semiconductor 41 (N
type) and 44 (P type). Further, semiconductors 42 (P type) and 43 (N type) with a concentration of 1015 to 1018 cm-3 are provided between them, and their thickness is 100 to 5000 A, which is sufficiently smaller than the diffusion distance of excited electron holes.
have. Also, Fig. 4 (B) shows PllNI PI3.
It had an N structure and was made in the same manner as (A). In (A), the efficiency was obtained at room temperature from 13 to 18%,
At 100°C, it was possible to obtain 10 to 15% under AM conditions. Of course, this counter electrode may be of a Schottky type, or a light-transmissive conductive film such as SnO2 may be formed instead of the counter electrode.

第5図はその実施例であるが、第5図(A)はMIN構
造であり、基板51の上の半導体52をさらにその上に
50〜500Aの厚さの光透過性の白金、チタン、タン
グステン等のショットキ接合を有する金mlIを膜付さ
せた。その周囲には引出し用の対抗電極56を設けてい
る。
FIG. 5 shows an example of this, and FIG. 5(A) shows a MIN structure, in which a semiconductor 52 is placed on a substrate 51, and a light-transmissive platinum or titanium film with a thickness of 50 to 500 A is placed on top of the semiconductor 52 on top of the substrate 51. A film of gold mlI having a Schottky junction such as tungsten was deposited. A counter electrode 56 for extraction is provided around it.

反射防止膜は53として形成した。さらに(B)はSn
○2  (56)によるヘテロ接合を設けたものである
。引出し用電極55、基板51、及び半導体52が設け
られている。この(A)、(B)において半導体はそれ
自体は第3図(B)、(C)においてP型半導体35を
除去したIN接合または11 I2N接合である必要が
ある。
The antireflection film was formed as 53. Furthermore, (B) is Sn
○2 A heterojunction according to (56) is provided. An extraction electrode 55, a substrate 51, and a semiconductor 52 are provided. In these (A) and (B), the semiconductor itself must be an IN junction or an 11 I2N junction in which the P-type semiconductor 35 is removed in FIGS. 3(B) and (C).

かくのごとくすると、第5図(A>、(B)においてシ
ョットキ接合いわゆるMINSM1112N接合が設け
られた。
In this manner, a Schottky junction, a so-called MINSM1112N junction, was provided in FIGS. 5A and 5B.

以上の説明より明らかなように、本発明は非単結晶半導
体を用い、EQを連続的に変化させ、かつそこにはNS
を界面その他特定の部分に局在させることなく、半導体
自体に均等に分散しかつその濃度を10〜1017cm
−3とした点にある。もちろんその濃度を1013以下
であることは本質的に好ましいことである。このため半
導体の不対結合手は水素(重水素を含む)、または塩素
のようなハロゲン化物と互に結合させることにより中和
せしめ、かつエネルギーバンド幅は化合物単結晶半導体
のように高価な材料を用いることもなく、炭素、窒素、
酸素のような安価な材料を減圧CVDまたはプラズマ放
電法(グロー放電法)とも併用することにより半導体膜
中に均等に分散させて半導体膜を形成するという方法に
基ずいている。このため、不純物濃度、EQとも反応性
気体の反応炉内への導入の流量比に比例して決められ、
多量生産も容易であり、かつ安価である点において極め
て工業的に秀れたものである。
As is clear from the above explanation, the present invention uses a non-single crystal semiconductor, continuously changes the EQ, and includes NS.
is uniformly dispersed in the semiconductor itself without localizing it to the interface or other specific parts, and the concentration is 10 to 10 cm.
-3 points. Of course, it is essentially preferable that the concentration be 1013 or less. For this reason, the dangling bonds in semiconductors are neutralized by mutually bonding with hydrogen (including deuterium) or halides such as chlorine, and the energy band width is limited to that of expensive materials such as compound single crystal semiconductors. carbon, nitrogen,
It is based on a method of uniformly dispersing an inexpensive material such as oxygen into a semiconductor film by using low pressure CVD or a plasma discharge method (glow discharge method) in combination to form a semiconductor film. Therefore, both impurity concentration and EQ are determined in proportion to the flow rate ratio of reactive gas introduced into the reactor.
It is extremely industrially superior in that it is easy to mass produce and is inexpensive.

また、これと同様の技術をSiとGeを化学量論的に実
施してもできることはいうまでもない。しかし、これを
膜状にかつ被膜形成と同時に混合し、かつ非単結晶構造
を有せしめている点においてざらに単に単結晶半導体に
おける混合とは大きくその思想を異にすることを付記す
る。
It goes without saying that the same technique can also be performed using Si and Ge stoichiometrically. However, it should be noted that the concept is largely different from simply mixing in a single crystal semiconductor in that it is mixed in the form of a film at the same time as the film is formed and has a non-single crystal structure.

以上本発明において材料としては珪素を主体として記し
た。しかしゲルマニューム、Cd51GaAs、GaP
、BP等の化合物半導体母体半導体として用いても同様
である。また添加材もsr、c、N、oに限定せずSn
、Sb、■n、Ge、Cd、S、Ga等を利用すること
も可能である。しかしそれは非単結晶半導体構造にして
初めて本発明の思想において展開が可能であることは第
1図に基ずいて説明した従来の説明において十分記され
ている。
As mentioned above, silicon is mainly used as the material in the present invention. However, germanium, Cd51GaAs, GaP
The same applies to use as a compound semiconductor base semiconductor such as , BP, etc. Additionally, additives are not limited to sr, c, N, and o;
, Sb, ■n, Ge, Cd, S, Ga, etc. can also be used. However, it is well stated in the conventional explanation based on FIG. 1 that the concept of the present invention can only be developed in a non-single crystal semiconductor structure.

本発明はフォトセル、太陽電池等を主として記した。し
かじ光電変換半導体装置または発光半導体装置のすべて
に適用できることはいうまでもない。
The present invention mainly describes photocells, solar cells, etc. Needless to say, the present invention can be applied to all photoelectric conversion semiconductor devices or light emitting semiconductor devices.

本発明において基板上に設けられた光電変換半導体装置
を有機樹脂等でおおうことにより、特に光照射により光
示導度の減少いわゆるステブラロンスキ−効果を減少ま
たは除去することにきわめて有効であったことは、かか
る非単結晶半導体を用いてかかる装置を実用化するに際
し最も重要な要件の1つである。本発明の装置は10 
時間AM I (100mW/cm2)光照射でもその
劣化がかかる保護膜のない時は60%以上あったものが
5〜20%にすることができた。
In the present invention, covering the photoelectric conversion semiconductor device provided on the substrate with an organic resin or the like is extremely effective in reducing or eliminating the so-called Stebleronski effect, in which the optical conductivity decreases due to light irradiation. This is one of the most important requirements when putting such a device into practical use using such a non-single crystal semiconductor. The device of the present invention has 10
Even when irradiated with light for a time of AM I (100 mW/cm2), the deterioration was reduced from 60% or more when there was no protective film to 5 to 20%.

本発明は以上の説明より明らかなごとく、非単結晶半導
体のキャリアのライフタイムを長くするため再結合中心
を少なくすることを基本としている。そしてその結果、
本発明の主張するEgを変化せしめても、その変化領域
に飛び、スパイク等の不連続性が発生せずきわめて好都
合な半導体装置の製造が可能となった。その結果従来よ
り知られている単結晶の半導体装置(太陽電池)に比べ
て完成品として1/30〜1/1000の価格となり、
かつその量産性は10〜1000倍とすることができた
As is clear from the above description, the present invention is based on reducing the number of recombination centers in order to extend the lifetime of carriers in a non-single crystal semiconductor. And as a result,
Even if Eg is changed as claimed by the present invention, it will jump to the changed region and no discontinuities such as spikes will occur, making it possible to manufacture a very convenient semiconductor device. As a result, the price of the finished product is 1/30 to 1/1000 compared to conventionally known single crystal semiconductor devices (solar cells).
Moreover, the mass productivity could be increased 10 to 1000 times.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の半導体装置のエネルギーバンド図を示す
。 第2図は本発明構造の半導体装置の作製工程を示す。 第3図、第4図は本発明の半導体装置の代表的なエネル
ギーバンド図である。 第5図は本発明の他の実施例を示す。 第1図 第2図 第3図
FIG. 1 shows an energy band diagram of a conventional semiconductor device. FIG. 2 shows the manufacturing process of a semiconductor device having the structure of the present invention. FIGS. 3 and 4 are typical energy band diagrams of the semiconductor device of the present invention. FIG. 5 shows another embodiment of the invention. Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 1、導電性表面を有している基板上に半導体層を形成す
る工程と、 該半導体層上に電極層を形成する工程とを 有する光電変換半導体装置を作製する方法において上記
半導体層内に水素またはハロゲン元素を再結合中心中和
剤として導入させかつ上記半導体層を上記電極側からみ
て、当該半導体層の外側面のまわりに上記基板を露出さ
せる大きさに形成させ、更に上記半導体胴上に電極層を
形成した後、有機物の膜を、該膜が上記半導体層、該半
導体1側面及び上記電極層を覆うとともに、上記基板に
密着するように形成することを特徴とする光電変換半導
体装置作製方法。 2、特許請求の範囲第1項において有機物がアクリルま
たはポリイミド樹脂よりなることを特徴とする光電変換
半導体装置作製方法。
[Claims] 1. A method for manufacturing a photoelectric conversion semiconductor device comprising: forming a semiconductor layer on a substrate having a conductive surface; and forming an electrode layer on the semiconductor layer. introducing hydrogen or a halogen element into the semiconductor layer as a recombination center neutralizing agent, and forming the semiconductor layer in a size that exposes the substrate around the outer surface of the semiconductor layer when viewed from the electrode side; Furthermore, after forming an electrode layer on the semiconductor body, an organic film is formed so that the film covers the semiconductor layer, the side surface of the semiconductor 1, and the electrode layer, and is in close contact with the substrate. A method for manufacturing a photoelectric conversion semiconductor device. 2. A method for manufacturing a photoelectric conversion semiconductor device according to claim 1, wherein the organic substance is made of acrylic or polyimide resin.
JP62203300A 1987-08-15 1987-08-15 Semiconductor device Expired - Lifetime JPH0652799B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62203300A JPH0652799B2 (en) 1987-08-15 1987-08-15 Semiconductor device
JP4239033A JPH0613636A (en) 1987-08-15 1992-08-14 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62203300A JPH0652799B2 (en) 1987-08-15 1987-08-15 Semiconductor device
JP4239033A JPH0613636A (en) 1987-08-15 1992-08-14 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP56188821A Division JPS57141977A (en) 1981-11-25 1981-11-25 Photoelectric transducing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4239033A Division JPH0613636A (en) 1987-08-15 1992-08-14 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS63177475A true JPS63177475A (en) 1988-07-21
JPH0652799B2 JPH0652799B2 (en) 1994-07-06

Family

ID=26513858

Family Applications (2)

Application Number Title Priority Date Filing Date
JP62203300A Expired - Lifetime JPH0652799B2 (en) 1987-08-15 1987-08-15 Semiconductor device
JP4239033A Pending JPH0613636A (en) 1987-08-15 1992-08-14 Semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP4239033A Pending JPH0613636A (en) 1987-08-15 1992-08-14 Semiconductor device

Country Status (1)

Country Link
JP (2) JPH0652799B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103554A (en) * 2006-09-20 2008-05-01 Fujifilm Corp Back irradiation image sensor and semiconductor substrate
JP2010050356A (en) * 2008-08-22 2010-03-04 Shin-Etsu Chemical Co Ltd Process for manufacturing heterojunction solar cell and heterojunction solar cell

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114362A (en) * 1973-02-28 1974-10-31
JPS49134287A (en) * 1973-04-26 1974-12-24
JPS5068668A (en) * 1973-10-19 1975-06-09
JPS50134392A (en) * 1974-03-27 1975-10-24
JPS51890A (en) * 1974-06-20 1976-01-07 Shunpei Yamazaki Handotaisochi oyobi sonosakuseihoho
JPS51113481A (en) * 1975-03-28 1976-10-06 Sony Corp Semiconductor device
JPS51132793A (en) * 1975-02-27 1976-11-18 Varian Associates Solar battery using opposite electroconductive laminate
JPS5211786A (en) * 1975-07-18 1977-01-28 Futaba Corp Method of manufacturing p-m junction type solar battery
JPS5337718A (en) * 1976-09-21 1978-04-07 Asahi Glass Co Ltd Laminated glass with heating wire incorporated therein
JPS5342693A (en) * 1976-09-29 1978-04-18 Rca Corp Semiconductor device including amorphous silicone layer
JPS5352390A (en) * 1976-10-22 1978-05-12 Matsushita Electric Ind Co Ltd Anti-reflective transparent materialand its production

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114362A (en) * 1973-02-28 1974-10-31
JPS49134287A (en) * 1973-04-26 1974-12-24
JPS5068668A (en) * 1973-10-19 1975-06-09
JPS50134392A (en) * 1974-03-27 1975-10-24
JPS51890A (en) * 1974-06-20 1976-01-07 Shunpei Yamazaki Handotaisochi oyobi sonosakuseihoho
JPS51132793A (en) * 1975-02-27 1976-11-18 Varian Associates Solar battery using opposite electroconductive laminate
JPS51113481A (en) * 1975-03-28 1976-10-06 Sony Corp Semiconductor device
JPS5211786A (en) * 1975-07-18 1977-01-28 Futaba Corp Method of manufacturing p-m junction type solar battery
JPS5337718A (en) * 1976-09-21 1978-04-07 Asahi Glass Co Ltd Laminated glass with heating wire incorporated therein
JPS5342693A (en) * 1976-09-29 1978-04-18 Rca Corp Semiconductor device including amorphous silicone layer
JPS5352390A (en) * 1976-10-22 1978-05-12 Matsushita Electric Ind Co Ltd Anti-reflective transparent materialand its production

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103554A (en) * 2006-09-20 2008-05-01 Fujifilm Corp Back irradiation image sensor and semiconductor substrate
JP2010050356A (en) * 2008-08-22 2010-03-04 Shin-Etsu Chemical Co Ltd Process for manufacturing heterojunction solar cell and heterojunction solar cell

Also Published As

Publication number Publication date
JPH0652799B2 (en) 1994-07-06
JPH0613636A (en) 1994-01-21

Similar Documents

Publication Publication Date Title
US5091334A (en) Semiconductor device
US4581620A (en) Semiconductor device of non-single crystal structure
US4398343A (en) Method of making semi-amorphous semiconductor device
US5859443A (en) Semiconductor device
US5262350A (en) Forming a non single crystal semiconductor layer by using an electric current
JP4244549B2 (en) Photoelectric conversion element and manufacturing method thereof
USRE34658E (en) Semiconductor device of non-single crystal-structure
US4433202A (en) Thin film solar cell
US4409134A (en) Photoelectric conversion semiconductor and manufacturing method thereof
US4409605A (en) Amorphous semiconductors equivalent to crystalline semiconductors
CN115241298B (en) Solar cell, preparation method thereof and photovoltaic module
JPS58159383A (en) Photovoltaic element improved to have incident beam directing device for producing full internal reflection
JPH06151916A (en) Multijunction photoelectric device and its manufacture
JPS5990923A (en) Method and device for producing laminar amorphous semiconductor alloy using microwave energy
US4520380A (en) Amorphous semiconductors equivalent to crystalline semiconductors
US4451838A (en) Semiconductor photoelectric conversion device
US4710786A (en) Wide band gap semiconductor alloy material
US4464415A (en) Photoelectric conversion semiconductor manufacturing method
JP2001111074A (en) Semiconductor element and solar battery
IE54573B1 (en) Improved back reflector system and devices utilizing same
US4839312A (en) Fluorinated precursors from which to fabricate amorphous semiconductor material
JPH02201972A (en) Solar cell
US4903102A (en) Semiconductor photoelectric conversion device and method of making the same
US4703336A (en) Photodetection and current control devices
JPS63177475A (en) Manufacture of photoelectric semiconductor device