JPS63169821A - 光電子集積回路 - Google Patents
光電子集積回路Info
- Publication number
- JPS63169821A JPS63169821A JP62002134A JP213487A JPS63169821A JP S63169821 A JPS63169821 A JP S63169821A JP 62002134 A JP62002134 A JP 62002134A JP 213487 A JP213487 A JP 213487A JP S63169821 A JPS63169821 A JP S63169821A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- field effect
- effect transistor
- photoconductive element
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005693 optoelectronics Effects 0.000 title claims description 24
- 230000007423 decrease Effects 0.000 claims abstract description 9
- 230000004044 response Effects 0.000 claims abstract description 8
- 230000005669 field effect Effects 0.000 claims description 47
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000005855 radiation Effects 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- -1 protons (H) Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は光電子集積回路、特に高速光通信に用いるこ
とのできる受光用光電子集積回路の構成に関する。
とのできる受光用光電子集積回路の構成に関する。
[従来の技術]
今日の光通信における発展はめざましく、その高速性が
一段と要求されてきている。このような光通信分野にお
いて光変換された信号を電気信号に変換するための受光
用光電子集積回路としては、応答速度の優れたPINフ
ォトダイオードとフォトダイオード出力によりオン・オ
フ制御されるトランジスタとを集積化した構成が一般に
用いられている。この構成においては、PINフォトダ
イオードが、与えられた光信号に応じてそこに電流を流
す。トランジスタは、PINフォトダイオードを流れる
電流変化に応答してオン・オフ制御される。したがって
、トランジスタ出力が光信号に対応した電気信号となり
、光信号が電気信号に変換されたことになる。
一段と要求されてきている。このような光通信分野にお
いて光変換された信号を電気信号に変換するための受光
用光電子集積回路としては、応答速度の優れたPINフ
ォトダイオードとフォトダイオード出力によりオン・オ
フ制御されるトランジスタとを集積化した構成が一般に
用いられている。この構成においては、PINフォトダ
イオードが、与えられた光信号に応じてそこに電流を流
す。トランジスタは、PINフォトダイオードを流れる
電流変化に応答してオン・オフ制御される。したがって
、トランジスタ出力が光信号に対応した電気信号となり
、光信号が電気信号に変換されたことになる。
[発明が解決しようとする問題点]
PINフォトダイオードは、絶縁層(1層)を含まない
フォトダイオードよりも動作速度が速く、高速応答性に
優れているので、高速データ通信を行なうために一般的
に用いられている。
フォトダイオードよりも動作速度が速く、高速応答性に
優れているので、高速データ通信を行なうために一般的
に用いられている。
しかしながら、PINフォトダイオードはそれ自体に並
列に奇生容量を有している。したがって、光が与えられ
たときにはその容量に電荷を蓄積し、光が与えられなく
なったときにこの蓄積された電荷が放電されるため、ト
ランジスタが光信号に応答して高速でターンオフするこ
とができなくなる。
列に奇生容量を有している。したがって、光が与えられ
たときにはその容量に電荷を蓄積し、光が与えられなく
なったときにこの蓄積された電荷が放電されるため、ト
ランジスタが光信号に応答して高速でターンオフするこ
とができなくなる。
この結果、従来のPINフォトダイオードとトランジス
タを用いた光電子集積回路の構成においては、トランジ
スタのターンオフ時間が長くなるため、高速、特に10
Gbl)3以上の高速光通信に対応することができない
という問題点があった。
タを用いた光電子集積回路の構成においては、トランジ
スタのターンオフ時間が長くなるため、高速、特に10
Gbl)3以上の高速光通信に対応することができない
という問題点があった。
それゆえ、この発明の目的は上述の従来の光電子集積回
路の有する問題点を除去し、10Gbl)8以上の高速
通信でも確実に対応することのできる光電子集積回路を
提供することである。
路の有する問題点を除去し、10Gbl)8以上の高速
通信でも確実に対応することのできる光電子集積回路を
提供することである。
[問題点を解決するための手段]
この発明に係る光電子集積回路は、光導電素子と、ゲー
ト電極とその他方電極とが短絡された第1の電界効果ト
ランジスタとを直列に接続し、この光導電素子と第1の
電界効果トランジスタの共通接続点を第2の電界効果ト
ランジスタのゲート電極に接続したものである。
ト電極とその他方電極とが短絡された第1の電界効果ト
ランジスタとを直列に接続し、この光導電素子と第1の
電界効果トランジスタの共通接続点を第2の電界効果ト
ランジスタのゲート電極に接続したものである。
[作用]
光導電素子は、光照射時には、その抵抗値が減少し、光
非照射時にはその抵抗値が増大する。一方ゲート電極と
他方電極とが短絡された第1の電界効果トランジスタは
能動負荷として作用し、定電流源として作用する。光導
電素子と第1の電界効果トランジスタとは直列に接続さ
れているので、そこを流れる電流は同一である。したが
って、光の照射/非照射に応じて共通接続点電位が増減
し、光の照射/非照射に応じて第2の電界効果トランジ
スタがオン・オフし、かつそのゲート容量は光導電素子
を介して充電されかつゲート容量の放電は定電流源とし
て作用する第1の電界効果トランジスタを介して強制的
に行なわれ、第2の電界効果トランジスタのターンオフ
時間が減少する。
非照射時にはその抵抗値が増大する。一方ゲート電極と
他方電極とが短絡された第1の電界効果トランジスタは
能動負荷として作用し、定電流源として作用する。光導
電素子と第1の電界効果トランジスタとは直列に接続さ
れているので、そこを流れる電流は同一である。したが
って、光の照射/非照射に応じて共通接続点電位が増減
し、光の照射/非照射に応じて第2の電界効果トランジ
スタがオン・オフし、かつそのゲート容量は光導電素子
を介して充電されかつゲート容量の放電は定電流源とし
て作用する第1の電界効果トランジスタを介して強制的
に行なわれ、第2の電界効果トランジスタのターンオフ
時間が減少する。
[発明の実施例]
第1図はこの発明の一実施例である光電子集積回路の構
成を示す回路図である。以下、第1図を参照してこの発
明の一実施例である光電子集積回路の構成および動作に
ついて説明する。
成を示す回路図である。以下、第1図を参照してこの発
明の一実施例である光電子集積回路の構成および動作に
ついて説明する。
第1図においてこの発明による光電子集積回路は、その
−万端子が第1の電位Vooに接続され、光照射時には
その抵抗値が減少し、光非照射時にはその抵抗値が増大
する光導電素子1と、そのドレインが光導電素子1の他
方端子に接続され、そのソースとゲート電極とが短絡さ
れるとともに第2の電源電位V9.(但しVo o >
V* s )に接続される第1の電界効果トランジスタ
2と、光導電素子1と第1の電界効果トランジスタ2の
共通接続点4にそのゲート電極が接続され、そのドレイ
ンが第1の電位V00に接続され、そのソースが第2の
電源電位Vssに接続される第2の電界効果トランジス
タ3とから構成される。
−万端子が第1の電位Vooに接続され、光照射時には
その抵抗値が減少し、光非照射時にはその抵抗値が増大
する光導電素子1と、そのドレインが光導電素子1の他
方端子に接続され、そのソースとゲート電極とが短絡さ
れるとともに第2の電源電位V9.(但しVo o >
V* s )に接続される第1の電界効果トランジスタ
2と、光導電素子1と第1の電界効果トランジスタ2の
共通接続点4にそのゲート電極が接続され、そのドレイ
ンが第1の電位V00に接続され、そのソースが第2の
電源電位Vssに接続される第2の電界効果トランジス
タ3とから構成される。
ソース電極とゲート電極とが短絡された第1の電界効果
トランジスタは能動負荷となり、定電流源として作用す
る。第2の電界効果トランジスタ3は、共通接続点4電
位に応じてオン・オフし、光信号に応じたドレイン電流
1流を流す。次に動作について説明する。
トランジスタは能動負荷となり、定電流源として作用す
る。第2の電界効果トランジスタ3は、共通接続点4電
位に応じてオン・オフし、光信号に応じたドレイン電流
1流を流す。次に動作について説明する。
光導電素子1は、光が照射されるとその抵抗値が減少す
る。光導電素子1を流れる電流は第1の電界効果トラン
ジスタ2のドレイン電流と同一である。したがって、電
流が変化せずかつ光導電素子1の抵抗値が減少するため
、共通接続点4の電位は上昇し第2の電界効果トランジ
スタのしきい値電圧より高くなる。これにより第2の電
界効果トランジスタ3はオン状態となり、ドレイン電流
が第2の電界効果トランジスタ3を介して流れる。
る。光導電素子1を流れる電流は第1の電界効果トラン
ジスタ2のドレイン電流と同一である。したがって、電
流が変化せずかつ光導電素子1の抵抗値が減少するため
、共通接続点4の電位は上昇し第2の電界効果トランジ
スタのしきい値電圧より高くなる。これにより第2の電
界効果トランジスタ3はオン状態となり、ドレイン電流
が第2の電界効果トランジスタ3を介して流れる。
一方、光811!素子1に光が照射されない場合には、
光導電素子1の抵抗値が高くなり、かつ定電流源として
機能する第1の電界効果トランジスタ2の作用によりそ
こを流れる電流は変化しないので、共通接続点4の電位
は低下し、第2の電界効果トランジスタ3はオフ状態と
なり第2の電界効果トランジスタ3にはドレイン電流が
流れなくなる。以上の動作により、光導電素子1に与え
られる光信号に応答して、第2の電界効果トランジスタ
3にドレイン電流が流れたり流れなくなったりするので
、光信号を電気信号に変換することができる。
光導電素子1の抵抗値が高くなり、かつ定電流源として
機能する第1の電界効果トランジスタ2の作用によりそ
こを流れる電流は変化しないので、共通接続点4の電位
は低下し、第2の電界効果トランジスタ3はオフ状態と
なり第2の電界効果トランジスタ3にはドレイン電流が
流れなくなる。以上の動作により、光導電素子1に与え
られる光信号に応答して、第2の電界効果トランジスタ
3にドレイン電流が流れたり流れなくなったりするので
、光信号を電気信号に変換することができる。
上述の構成において、この光電子集積回路の動作速度は
第2の電界効果トランジスタ3のゲート容量の充放電の
時定数により決定される。第2の電界効果トランジスタ
3のゲート容量の充電は、光照射により低抵抗となった
光導電素子1を通して行なわれ、かつ光非照射時には、
定電流源として作用する第1の電界効果トランジスタに
より強制的にゲート容量に充電された電荷が放電される
。
第2の電界効果トランジスタ3のゲート容量の充放電の
時定数により決定される。第2の電界効果トランジスタ
3のゲート容量の充電は、光照射により低抵抗となった
光導電素子1を通して行なわれ、かつ光非照射時には、
定電流源として作用する第1の電界効果トランジスタに
より強制的にゲート容量に充電された電荷が放電される
。
これにより第2の電界効果トランジスタのゲート容量の
充放電は高速で行なわれることになり、高速でオン・オ
フすることが可能となる。
充放電は高速で行なわれることになり、高速でオン・オ
フすることが可能となる。
第2図はこの発明による光電子集積回路の構造を示す概
略断面図である。第2図において、インジウム・リン、
ガリウム・ヒ素などの半絶縁性化合物半導体基板5表面
の所定領域にイオン注入法を用いてシリコン(81)、
硫黄<8)などのN型不純′物イオンを注入し、イオン
注入領域6を形成する。この後、イオン注入領域6表面
上にオーミックまたはシミットキゲート、接合型などの
必要に応じたタイプの電極7を形成し、各電極7を配線
することにより、第1図に示される回路構成を有する光
導電集積回路が得られる。このイオン注入法を用いて光
電子集積回路を構成する場合、電界効果トランジスタ2
としては、MESFET(シミツキゲート型電界効果ト
ランジスタ、接合型電界効果トランジスタなど) 、M
OSFET〈絶縁ゲート型電界効果トランジスタ)など
を構成することができる。
略断面図である。第2図において、インジウム・リン、
ガリウム・ヒ素などの半絶縁性化合物半導体基板5表面
の所定領域にイオン注入法を用いてシリコン(81)、
硫黄<8)などのN型不純′物イオンを注入し、イオン
注入領域6を形成する。この後、イオン注入領域6表面
上にオーミックまたはシミットキゲート、接合型などの
必要に応じたタイプの電極7を形成し、各電極7を配線
することにより、第1図に示される回路構成を有する光
導電集積回路が得られる。このイオン注入法を用いて光
電子集積回路を構成する場合、電界効果トランジスタ2
としては、MESFET(シミツキゲート型電界効果ト
ランジスタ、接合型電界効果トランジスタなど) 、M
OSFET〈絶縁ゲート型電界効果トランジスタ)など
を構成することができる。
第3図はこの発明の光電子集積回路の他の構造を示す概
略断面図である。第3図の構造においては、インジウム
・リン、ガリウム・ヒ素などの半絶縁性化合物半導体′
基板5上に、N型不純物(シリコン、硫黄など)をドー
プしたN型層をエピタキシャル成長させた後、メサエッ
チングを施すことにより、光導電素子1および第1の電
界効果トランジスタ2のメサ領域を形成する。この後メ
サ領域8上に必要に応じたタイプの電極7を形成し、配
線することにより第1図に示される光電子集積回路を実
現することができる。このエピタキシャル成長層をメサ
エッチングして各素子を分離する構成においては、第1
の電界効果トランジスタ2としてMEsFET、MOS
FET、BよびHEMT(高電子移動度電界効果トラン
ジスタ)などを用いることが可能である。
略断面図である。第3図の構造においては、インジウム
・リン、ガリウム・ヒ素などの半絶縁性化合物半導体′
基板5上に、N型不純物(シリコン、硫黄など)をドー
プしたN型層をエピタキシャル成長させた後、メサエッ
チングを施すことにより、光導電素子1および第1の電
界効果トランジスタ2のメサ領域を形成する。この後メ
サ領域8上に必要に応じたタイプの電極7を形成し、配
線することにより第1図に示される光電子集積回路を実
現することができる。このエピタキシャル成長層をメサ
エッチングして各素子を分離する構成においては、第1
の電界効果トランジスタ2としてMEsFET、MOS
FET、BよびHEMT(高電子移動度電界効果トラン
ジスタ)などを用いることが可能である。
第4図はこの発明の光電子集積回路の他の構造を示す概
略断面図である。第4図に示される構造においては、半
絶縁性化合物半導体基板5表面にエピタキシャルl1l
(N型不純物が添加されている)9を成長させた後、所
定領域にイオン注入法を用いて酸素(0□)、ボロン(
B)、およびプロトン(H)などのイオンを注入して、
絶縁性イオン注入領域10を形成し、光導電素子1と第
1の電界効果トランジスタ2とを電気的に分離する。こ
の後所定領域に電極7を形成し、配線を所定の形状に形
成することにより、第1図に示される回路構成を有する
光電子集積回路を得ることができる。
略断面図である。第4図に示される構造においては、半
絶縁性化合物半導体基板5表面にエピタキシャルl1l
(N型不純物が添加されている)9を成長させた後、所
定領域にイオン注入法を用いて酸素(0□)、ボロン(
B)、およびプロトン(H)などのイオンを注入して、
絶縁性イオン注入領域10を形成し、光導電素子1と第
1の電界効果トランジスタ2とを電気的に分離する。こ
の後所定領域に電極7を形成し、配線を所定の形状に形
成することにより、第1図に示される回路構成を有する
光電子集積回路を得ることができる。
これらの構造においては、第2の電界効果トランジスタ
の製造プロセスと同様のプロセスを用いて同時に作成す
ることができるため、容易に複雑なプロセスを付加する
ことなく光電子集積回路を実現することができる。
の製造プロセスと同様のプロセスを用いて同時に作成す
ることができるため、容易に複雑なプロセスを付加する
ことなく光電子集積回路を実現することができる。
なお、上記実施例においてはN型不純物を添加した領域
に各素子を形成したが、これに代えてP型イオンである
ベリリウム(Be )などを添加したP型領域に各素子
を形成しても上記実施例と同様の効果を得ることができ
る。
に各素子を形成したが、これに代えてP型イオンである
ベリリウム(Be )などを添加したP型領域に各素子
を形成しても上記実施例と同様の効果を得ることができ
る。
[発明の効果]
以上のように、この発明によれば、光導電素子と、その
ゲート電極とその他方電極とが知略された第1の電界効
果トランジスタとを直列に接続し、光導電素子と第1の
電界効果トランジスタの共通接続点を第2の電界効果ト
ランジスタのゲート電極に接続して光電子集積回路を構
成したので、第2の電界効果トランジスタのゲート容重
に蓄積される電荷の充放電は、それぞれ光導電素子およ
び定電流源として機能する第1の電界効果トランジスタ
を介して強制的に行なわれるため、高速で第2の電界効
果トランジスタをオン・オフさせることができ、高速光
通信に適用することのできる光電子集積回路を実現する
ことができる。
ゲート電極とその他方電極とが知略された第1の電界効
果トランジスタとを直列に接続し、光導電素子と第1の
電界効果トランジスタの共通接続点を第2の電界効果ト
ランジスタのゲート電極に接続して光電子集積回路を構
成したので、第2の電界効果トランジスタのゲート容重
に蓄積される電荷の充放電は、それぞれ光導電素子およ
び定電流源として機能する第1の電界効果トランジスタ
を介して強制的に行なわれるため、高速で第2の電界効
果トランジスタをオン・オフさせることができ、高速光
通信に適用することのできる光電子集積回路を実現する
ことができる。
第1図はこの発明の一実施例である光電子集積回路の構
成を示す回路図である。第2図はこの発明の光電子集積
回路の構造を示す概略断面図である。第3図はこの発明
の光電子集積回路の他の構造を示す概略断面図である。 第4図はこの発明の光電子集積回路のさらに他の構造を
示す概略断面図である。 図において、1は光導電素子、2は第1の電界効果トラ
ンジスタ、3は第2の電界効果トランジスタ、5は半絶
縁性化合物半導体基板、6はイオン注入領域、7は電極
、8はメサ領域、9はエピタキシャル層、10は絶縁性
イオン注入領域である。 なお、図中、同一符号は同一または相当部分を示す。 第1図 第2図
成を示す回路図である。第2図はこの発明の光電子集積
回路の構造を示す概略断面図である。第3図はこの発明
の光電子集積回路の他の構造を示す概略断面図である。 第4図はこの発明の光電子集積回路のさらに他の構造を
示す概略断面図である。 図において、1は光導電素子、2は第1の電界効果トラ
ンジスタ、3は第2の電界効果トランジスタ、5は半絶
縁性化合物半導体基板、6はイオン注入領域、7は電極
、8はメサ領域、9はエピタキシャル層、10は絶縁性
イオン注入領域である。 なお、図中、同一符号は同一または相当部分を示す。 第1図 第2図
Claims (2)
- (1)照射される光に応答してその抵抗値が減少する光
導電素子と、 前記光導電素子の一方端子にその一方導通電極が接続さ
れ、そのゲート電極とその他方導通端子とが接続される
第1の電界効果トランジスタと、前記光導電素子と前記
第1の電界効果トランジスタの共通接続点にそのゲート
電極が接続される第2の電界効果トランジスタとを備え
る光電子集積回路。 - (2)前記第1の電界効果トランジスタは、負のしきい
値電圧を有するノーマリオン型である、特許請求の範囲
第1項記載の光電子集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002134A JPS63169821A (ja) | 1987-01-08 | 1987-01-08 | 光電子集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002134A JPS63169821A (ja) | 1987-01-08 | 1987-01-08 | 光電子集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63169821A true JPS63169821A (ja) | 1988-07-13 |
Family
ID=11520863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62002134A Pending JPS63169821A (ja) | 1987-01-08 | 1987-01-08 | 光電子集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63169821A (ja) |
-
1987
- 1987-01-08 JP JP62002134A patent/JPS63169821A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4227098A (en) | Solid state relay | |
US4131908A (en) | Semiconductor protection device having a bipolar lateral transistor | |
Chang et al. | An analytic model for HEMT's using new velocity-field dependence | |
EP0084558B1 (en) | Monolithically merged field effect transistor and bipolar junction transistor | |
US7902884B2 (en) | H-bridge circuit | |
US5612255A (en) | One dimensional silicon quantum wire devices and the method of manufacture thereof | |
US4490735A (en) | Monolithic input stage of an optical receiver | |
US4268843A (en) | Solid state relay | |
US5027177A (en) | Floating base lateral bipolar phototransistor with field effect gate voltage control | |
EP0540233A1 (en) | Planar FET-SEED integrated circuits | |
US4320410A (en) | GaAs Semiconductor device | |
US4729007A (en) | Merged bipolar/field-effect transistors | |
EP0625797B1 (en) | Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices | |
JPH0556665B2 (ja) | ||
US4649411A (en) | Gallium arsenide bipolar ECL circuit structure | |
JPS608628B2 (ja) | 半導体集積回路装置 | |
US4549193A (en) | Field effect transistor device utilizing critical buried channel connecting source and drain | |
US3408511A (en) | Chopper circuit capable of handling large bipolarity signals | |
US4520277A (en) | High gain thyristor switching circuit | |
CA1265590A (en) | Field effect digital logic circuits | |
EP0208294B1 (en) | Three-dimensional integrated circuit | |
JPS63169821A (ja) | 光電子集積回路 | |
US4117587A (en) | Negative-resistance semiconductor device | |
JPS63169823A (ja) | 光電子集積回路 | |
JPS63169820A (ja) | 光電子集積回路 |