JPS63167917A - Waiting state display system - Google Patents

Waiting state display system

Info

Publication number
JPS63167917A
JPS63167917A JP61309478A JP30947886A JPS63167917A JP S63167917 A JPS63167917 A JP S63167917A JP 61309478 A JP61309478 A JP 61309478A JP 30947886 A JP30947886 A JP 30947886A JP S63167917 A JPS63167917 A JP S63167917A
Authority
JP
Japan
Prior art keywords
time
timer
contents
waiting
waiting state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61309478A
Other languages
Japanese (ja)
Inventor
Tsunetaka Fujiwara
藤原 庸隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61309478A priority Critical patent/JPS63167917A/en
Publication of JPS63167917A publication Critical patent/JPS63167917A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To display how long a waiting state is continued, by constituting the titled system so that a timer is started and an interruption is generated at every prescribed time, when a computer system enters into a waiting state, and deriving the remaining waiting time with the interruption as a turning point and displaying it. CONSTITUTION:By a program 2, operator's action waiting is instructed by a prescribed time T and set to a timer 6, and the time T is displayed on a CRT 9, as well. Subsequently, when the timer 6 is started, its contents are subtracted in accordance with a clock signal, and whenever one second elapses, an interrupting signal (b) is outputted. When the signal (b) is outputted, the contents of a register 7 are subtracted by '1', and the remaining waiting time is indicated. The contents of the register 7 are edited and added to a CRT control part 8, and the remaining waiting time is displayed on the CRT 9. An instruction executing part 3 checks the contents of the register 7, and unless the contents are '0', the interrupting signal (b) returns to the waiting state, and in case of '0', it is decided that the waiting time T has elapsed, and an operation of the timer 6 is stopped.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータシステムの改良に関し、特にコン
ビュータンステムがオペレータに次のアクションを待た
せる待ち状態に入った場合、その待ち時間を表示するこ
とができる待ち状態表示方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a computer system, and more particularly, when a computer system enters a waiting state in which an operator waits for the next action, the waiting time can be displayed. Regarding the possible waiting state display method.

〔従来の技術〕[Conventional technology]

従来、コンピュータシステムがオペレータに次のアクシ
ョンを所定時間待たせる待ち状態に入った場合、表示装
置に固定のパターンを表示させるか或いは特定のランプ
を点滅させるようにしている。
Conventionally, when a computer system enters a waiting state in which an operator waits for a predetermined amount of time for the next action, a display device displays a fixed pattern or a particular lamp flashes.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、上述した従来方式では、コンピュータシステム
が待ち状態に入っていることは判るが、その待ち状態が
どの程度続くのか判らなかった。
However, in the conventional method described above, although it is known that the computer system is in a waiting state, it is not known how long the waiting state will last.

従って、例えば、各試験プログラムの実行時にコンピュ
ータシステムが待ち状態に入る何種類かの試験プログラ
ムを用いてコンピュータシステムの試験を行なう場合、
オペレータは成る試験プログラムによる試験が行なわれ
ている間、上記した表示装置或いはランプを常に監視し
、成る試験プログラムが終了したら次の試験プログラム
を実行させなければならず、他の作業を行なうことがで
きないので、効率的且つ計画的に作業を行なうことがで
きない問題があった。
Therefore, for example, when testing a computer system using several types of test programs in which the computer system enters a wait state when each test program is executed,
The operator must constantly monitor the above-mentioned display device or lamp while the test program is being carried out, and when the test program is completed, the operator must run the next test program and cannot perform other tasks. Therefore, there was a problem in that the work could not be carried out efficiently and in a planned manner.

本発明は前述の如き問題点を解決したものであり、その
目的はコンピュータシステムが待ち状態に入った時、待
ち状態がどの程度続くのかを表示できるようにすること
にある。
The present invention solves the above-mentioned problems, and its purpose is to make it possible to display, when a computer system enters a wait state, how long the wait state lasts.

c問題点を解決するための手段〕 本発明は前述の如き問題点を解決するため、時間の経過
に伴ってその内容が減じられ、且つ所定時間経過する毎
に割込みを発生するタイマをコンピュータシステムに設
け、 前記コンピュータシステムが所定時間だけオペレータに
よる次のアクションを待たせる待ち状態に入る時、前記
タイマに待ち時間を設定した後、前記タイマを起動せし
め、前記所定時間経過する毎に発生する割込みを契機に
して残余待ち時間を求め、該残余待ち時間を表示装置に
表示させる。
Means for Solving Problems c] In order to solve the above-mentioned problems, the present invention provides a computer system with a timer whose contents are decreased as time passes and which generates an interrupt every time a predetermined period of time elapses. and when the computer system enters a waiting state in which it waits for the next action by an operator for a predetermined time, the timer is activated after setting the wait time in the timer, and an interrupt is generated every time the predetermined time elapses. The remaining waiting time is determined using this as an opportunity, and the remaining waiting time is displayed on the display device.

〔作 用〕 タイマはコンピュータシステムが待ち状態に入る際、起
動され、所定時間毎に割込みを発生する。
[Operation] The timer is activated when the computer system enters a wait state, and generates an interrupt at predetermined intervals.

そして、タイマからの割込みを契機として残余待ち時間
が求められ、表示装置に表示される。
Then, the remaining waiting time is determined in response to an interrupt from the timer and displayed on the display device.

〔実施例〕〔Example〕

次に本発明の実施例について図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の実施例のプロンク図であり、プログラ
ム2が格納されているメモリ1と、命令実行部3と、所
定周波数のクロック信号を出力するクロック発生器4と
、命令実行部3から出力される信号aによって開閉され
るゲート回路5と、オペレータによる次のアクションを
待たセる待ち状態に入るとき、待ち時間T(本実施例で
は秒単位とする)がプログラム命令により初期値として
設定され、ゲート回路5を介してクロック発生器4から
加えられるクロック信号に従ってその内容が減じられ、
所定時間(本実施例では1秒とする)経過する毎に割込
み信号すを出力するタイマ6と、レジスタ7と、CRT
制御部8と、CRT9とから構成されている。
FIG. 1 is a pronk diagram of an embodiment of the present invention, which includes a memory 1 in which a program 2 is stored, an instruction execution section 3, a clock generator 4 that outputs a clock signal of a predetermined frequency, and an instruction execution section 3. When the gate circuit 5 opens and closes according to the signal a output from the gate circuit 5 and enters a waiting state in which it waits for the next action by the operator, the waiting time T (in seconds in this embodiment) is set as an initial value by a program instruction. the content is reduced according to the clock signal set and applied from the clock generator 4 via the gate circuit 5;
A timer 6 that outputs an interrupt signal every time a predetermined time (one second in this embodiment) elapses, a register 7, and a CRT.
It is composed of a control section 8 and a CRT 9.

第2図は命令実行部3の処理内容の一部を示すフローチ
ャートである。プログラム2によつて所定時間Tだけオ
ペレータによる次のアクションを待たせることが指示さ
れた場合、命令実行部3はステップ10で待ち時間Tを
タイマ6に設定する。
FIG. 2 is a flowchart showing part of the processing contents of the instruction execution unit 3. When the program 2 instructs the operator to wait for the next action for a predetermined time T, the command execution section 3 sets the waiting time T in the timer 6 in step 10.

ステップ20ではこの待ち時間Tをレジスタ7に格納す
る。ステップ30に移ると、レジスタ7の内容を編集し
てcRT[m回路8に出力する。これにより、CRT9
には第3図(alに示すようにTが表示され、外部にプ
ログラム2がT秒間の待ち状態に入ったことを知らせる
0次にステップ40でタイマ6を起動する。タイマ6の
起動は信号aによりゲート回路5を開け、クロック発生
器4からのクロック信号をタイマ6に供給することによ
り行なう。
In step 20, this waiting time T is stored in the register 7. Proceeding to step 30, the contents of the register 7 are edited and output to the cRT[m circuit 8. As a result, CRT9
As shown in FIG. 3 (al), T is displayed to inform the outside that the program 2 has entered a waiting state for T seconds.Next, in step 40, timer 6 is started. This is done by opening the gate circuit 5 by a and supplying the clock signal from the clock generator 4 to the timer 6.

タイマ6はクロック信号の供給が開始されると、クロッ
ク信号に従ってその内容を減算し、また1秒経過する毎
に、即ちその内容が第3図(bl、 tc+。
When the supply of the clock signal is started, the timer 6 subtracts its contents in accordance with the clock signal, and every second, that is, its contents are subtracted as shown in FIG. 3 (bl, tc+).

・・・、(n)に示すようにrT−IJ、rT−2J、
・・・。
..., rT-IJ, rT-2J, as shown in (n),
....

rOJとなる毎に割込み信号すを出力する。An interrupt signal is output every time rOJ is reached.

タイマ6から割込み信号すが出力されると、ステップ6
0に制御が移る。ステップ60ではレジスタ7に格納さ
れている内容を1だけ減じる。即ち、レジスタ7の内容
は残りの待ち時間を示すことになる。ステップ70では
レジスタ7の内容を編集してCRT制御部8に加え、C
RT9に残りの待ち時間(残余待ち時間)を表示させる
。ステップ80では、レジスタ7の内容が「0」か否か
を調べる。
When the interrupt signal is output from timer 6, step 6
Control is transferred to 0. In step 60, the contents stored in register 7 are decremented by 1. That is, the contents of register 7 will indicate the remaining waiting time. In step 70, the contents of the register 7 are edited and added to the CRT control section 8.
Display the remaining waiting time (remaining waiting time) on RT9. In step 80, it is checked whether the contents of register 7 are "0".

このとき、レジスタ7の内容がrOJでなければ、更に
待ち続ける必要があるため、ステップ50に戻り、「0
」であれば、待ち時間Tが経過したことになるので、ス
テップ90でタイマ6の動作を停止させる。
At this time, if the contents of register 7 are not rOJ, it is necessary to continue waiting, so the process returns to step 50 and is set to "0".
”, it means that the waiting time T has elapsed, so the operation of the timer 6 is stopped in step 90.

従って、タイマ6を起動させた後、1秒経過する毎に、
即ち、タイマ6の内容が第3図fbl、 fc)。
Therefore, every second after starting timer 6,
That is, the contents of timer 6 are as shown in FIG. 3 (fbl, fc).

・・・、(n)に示すようにrT−IJ、rT−2J、
・・・。
..., rT-IJ, rT-2J, as shown in (n),
....

「0」となる毎に割込み信号すが発生し、ステップ60
.70の処理が行なわれるので、CRT9の表示内容は
同図(b)、 (C1,・・・、(n)に示すものとな
る。
An interrupt signal is generated every time it becomes "0", and step 60
.. Since the process 70 is performed, the display contents on the CRT 9 become as shown in (b) and (C1,..., (n)) in the same figure.

尚、上述した実施例では説明しなかったが、タイマ6と
してインタバルタイマを使用することも可能である。但
し、この場合は、インタバルタイマに所定時間経過する
毎に割込みを発生するa能を持たせることが必要となる
Although not explained in the above embodiment, it is also possible to use an interval timer as the timer 6. However, in this case, it is necessary to provide the interval timer with a function of generating an interrupt every time a predetermined time elapses.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、残余待ち時間をCRT
9等の表示装置に表示させるようにしたものであるから
、オペレータは効率的且つ計画的に作業を行なうことが
できる効果があるゆ
As explained above, the present invention allows the remaining waiting time to be
Since the information is displayed on a display device such as 9, the operator can work efficiently and systematically.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例のブロック図、第2図は命令実
行部3の処理内容の一部を示すフローチャート及び、 第3図はタイマ6の内容とCRT9の表示内容との関係
を示す図である。 図に於いて、1・・・メモリ、2・・・プログラム、3
・・・命令実行部、4・・・クロンク発生器、5・・・
ゲート回路、6・・・タイマ、7・・・レジスタ、8・
・・CRT制御回路、9・・・CRT。
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a flowchart showing part of the processing contents of the instruction execution unit 3, and FIG. 3 shows the relationship between the contents of the timer 6 and the display contents of the CRT 9. It is a diagram. In the figure, 1...Memory, 2...Program, 3
...Instruction execution unit, 4...Kronk generator, 5...
Gate circuit, 6... timer, 7... register, 8.
...CRT control circuit, 9...CRT.

Claims (1)

【特許請求の範囲】 時間の経過に伴ってその内容が減じられ、且つ所定時間
経過する毎に割込みを発生するタイマをコンピュータシ
ステムに設け、 前記コンピュータシステムが所定時間だけオペレータに
よる次のアクションを待たせる待ち状態に入る時、前記
タイマに待ち時間を設定した後、前記タイマを起動せし
め、前記所定時間経過する毎に発生する割込みを契機に
して残余待ち時間を求め、該残余待ち時間を表示装置に
表示させることを特徴とする待ち状態表示方式。
[Scope of Claims] A computer system is provided with a timer whose contents are reduced as time passes and which generates an interrupt every time a predetermined period of time elapses, and the computer system waits for the next action by an operator for a predetermined period of time. When entering a waiting state, after setting a waiting time in the timer, the timer is started, and the remaining waiting time is calculated using an interrupt that occurs every time the predetermined time elapses, and the remaining waiting time is displayed on the display device. A waiting state display method that is characterized by displaying.
JP61309478A 1986-12-29 1986-12-29 Waiting state display system Pending JPS63167917A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61309478A JPS63167917A (en) 1986-12-29 1986-12-29 Waiting state display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61309478A JPS63167917A (en) 1986-12-29 1986-12-29 Waiting state display system

Publications (1)

Publication Number Publication Date
JPS63167917A true JPS63167917A (en) 1988-07-12

Family

ID=17993465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61309478A Pending JPS63167917A (en) 1986-12-29 1986-12-29 Waiting state display system

Country Status (1)

Country Link
JP (1) JPS63167917A (en)

Similar Documents

Publication Publication Date Title
JPS63167917A (en) Waiting state display system
JP2649034B2 (en) Control device
JPS6045453B2 (en) multiprocessor
JP2778037B2 (en) Sequence program switching device
JPS5835648A (en) Program execution controlling system
JPS63284604A (en) Programmable controller
JPH04235604A (en) Programmable controller
JPH0683652A (en) Microcomputer system
JPH01244502A (en) Pc program display system
JPH05334098A (en) Method and device for interruption control
JPS61180344A (en) Step execution system for high level language
JPS61241843A (en) Information processor
JPH01137340A (en) Microcomputer
JPS6376053A (en) Multicomputer equipment
JPH02116902A (en) Measuring system for process time of pc
JPH01244547A (en) Program development debugging backup system
JPH0772874B2 (en) Interrupt receiving device
JPS61213928A (en) Alteration system for program
JPH04349539A (en) Operation control system for microprocessor
JPS61286936A (en) Step operation control system
JPH05233026A (en) Microcomputer circuit
JPH03209534A (en) Back-up device for development of program
JPH01185739A (en) Interruption generation circuit for debugging
JPS625449A (en) Debug system for information processor
JPH1091215A (en) Programmable controller