JPS63167669A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPS63167669A JPS63167669A JP61312201A JP31220186A JPS63167669A JP S63167669 A JPS63167669 A JP S63167669A JP 61312201 A JP61312201 A JP 61312201A JP 31220186 A JP31220186 A JP 31220186A JP S63167669 A JPS63167669 A JP S63167669A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output voltage
- timer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は論理信号入力と交流入力電圧及び直流出力電圧
に対する直流出力電圧と論理出力信号のシーケンス制御
機能を有する電源装置に関するものである。
に対する直流出力電圧と論理出力信号のシーケンス制御
機能を有する電源装置に関するものである。
従来の技術
電源装置では、一般に第６図に示すようなシーケンス制
御機能を有する場合が多く存在する。第５図において、
ａは交流入力を示し、ｂは論理入力２、Ｃは論理人力１
、ｄは電源装置の出力電圧である入力１．６は出力１、
ｆは比較器の動作期間を示している。
御機能を有する場合が多く存在する。第５図において、
ａは交流入力を示し、ｂは論理入力２、Ｃは論理人力１
、ｄは電源装置の出力電圧である入力１．６は出力１、
ｆは比較器の動作期間を示している。
発明が解決しようとする問題点
従来の電源装置としては、第５図ａ ％ ｆ’に示すよ
うなシーケンス制御機能をもったものとしては十分なも
のが開発されていなかった。
うなシーケンス制御機能をもったものとしては十分なも
のが開発されていなかった。
本発明はこのようなシーケンス制御を備えた電源装置を
実現しようとするものである。
実現しようとするものである。
問題点を解決するだめの手段
上記問題点を解決するために本発明は、交流入力電圧と
、電源装置の出力電圧の内どちらか高い方の電圧で動作
する電源回路によって動作し、また、交流入力電圧を整
流した電圧と、ある一定時間遅延されたオフ信号（第１
の論理入力）とによってリセットされる第１のタイマ回
路によってシーケンスを実現し、オン入力をある一定時
間遅延した信号によって電源装置を起動させ、又、τ１
だけ遅延されたその論理入力によって発生するパルス電
圧でリセットされ、第１のタイマの出力によってセット
されるラッチ回路の出力で電源装置を停止させる出力を
発生するオン信号回路と、電源装置を起動させる信号と
同じタイミングでオン信号回路から出力されるもう１つ
の出力と、上記遅延した第２の論理入力によって発生す
るパルス電圧で動作する第２のタイマにより、シーケン
スを実現し、又、この第２のタイマを、第１のタイマの
出力でリセットすることで、シーケンスを実現するよう
にし、又、第２のタイマの出力電圧によって動作し、電
源装置の出力電圧の低電圧検知を行い、電源装置の出力
電圧が低下した時に電源装置を強制的にシャットダウン
させるための信号を発生する比較器と、上記シーケンス
を実現する第２のタイマの出力と、上記の比較器の出力
と同じタイミングで発生するもう１つの出力との論理和
によって、論理信号を発生する論理信号回路とを有する
構成としたものである。
、電源装置の出力電圧の内どちらか高い方の電圧で動作
する電源回路によって動作し、また、交流入力電圧を整
流した電圧と、ある一定時間遅延されたオフ信号（第１
の論理入力）とによってリセットされる第１のタイマ回
路によってシーケンスを実現し、オン入力をある一定時
間遅延した信号によって電源装置を起動させ、又、τ１
だけ遅延されたその論理入力によって発生するパルス電
圧でリセットされ、第１のタイマの出力によってセット
されるラッチ回路の出力で電源装置を停止させる出力を
発生するオン信号回路と、電源装置を起動させる信号と
同じタイミングでオン信号回路から出力されるもう１つ
の出力と、上記遅延した第２の論理入力によって発生す
るパルス電圧で動作する第２のタイマにより、シーケン
スを実現し、又、この第２のタイマを、第１のタイマの
出力でリセットすることで、シーケンスを実現するよう
にし、又、第２のタイマの出力電圧によって動作し、電
源装置の出力電圧の低電圧検知を行い、電源装置の出力
電圧が低下した時に電源装置を強制的にシャットダウン
させるための信号を発生する比較器と、上記シーケンス
を実現する第２のタイマの出力と、上記の比較器の出力
と同じタイミングで発生するもう１つの出力との論理和
によって、論理信号を発生する論理信号回路とを有する
構成としたものである。
作用
本発明は、上記した構成の回路ブロックを、電源装置に
接続することによって、タイミングを満足するシーケン
ス制御機能を有する電源装置を実現し得る。
接続することによって、タイミングを満足するシーケン
ス制御機能を有する電源装置を実現し得る。
実施例
以下、本発明の実施例を添付の図面を用いて説明する。
第１図は、本発明の一実施例を示すブロック図である。
第１図において、１は交流入力電源、２０は電源回路で
あって、交流入力電源１と入カムの電圧の内高い方の電
圧によって安定な直流電圧を発生し他の回路ブロックに
供給している。２１は第１のタイマで、電源回路２０か
らの入力電圧ｙｂｚ第１の論理入力を遅延した信号によ
って第３図のＢに示す信号を出力する。ここで、第３図
のＢの出力を得るには、第３図のムか第３図のＤかどち
らかの信号があれば良い。２２は第２の遅延回路、２３
はトリガ回路で、第２の遅延回路２２の出力によって第
３図のＥに示すパルス電圧を発生する。
あって、交流入力電源１と入カムの電圧の内高い方の電
圧によって安定な直流電圧を発生し他の回路ブロックに
供給している。２１は第１のタイマで、電源回路２０か
らの入力電圧ｙｂｚ第１の論理入力を遅延した信号によ
って第３図のＢに示す信号を出力する。ここで、第３図
のＢの出力を得るには、第３図のムか第３図のＤかどち
らかの信号があれば良い。２２は第２の遅延回路、２３
はトリガ回路で、第２の遅延回路２２の出力によって第
３図のＥに示すパルス電圧を発生する。
２４はラッチ回路で、第１のタイマ２１の出力とトリガ
回路２３の出力によって、第３図のＣに示すパルス電圧
を出力する０２６はオン信号回路で第２の遅延回路２２
の出力と、ラッチ回路２４の出力によって第３図のＧに
示す出力を発生する。
回路２３の出力によって、第３図のＣに示すパルス電圧
を出力する０２６はオン信号回路で第２の遅延回路２２
の出力と、ラッチ回路２４の出力によって第３図のＧに
示す出力を発生する。
このＧの出力によって電源装置がオン−オフする。
２６は第２のタイマ回路で、第１のタイマ回路２１の出
力とトリガ回路２３の出力とオン信号回路２５の出力と
で第３図のＨに示す出力を発生する。２７は比較器で、
第２のタイマ回路２６の出力（第３図のＨ）がハイの時
にのみ動作する。この比較器２７は第１図の入カムとあ
る基準電圧を比較して、入カムの電圧が基準電圧より小
さくなった時、第３の出力電圧により電源装置をシャッ
トダウンすると共に、２８の論理信号回路の出力をロー
にする。２８は論理信号回路で、第２のタイマ回路２６
の出力電圧と比較器２７の出力電圧との論理和を入力と
し、論理信号を発生する。２９は第１の遅延回路で、第
１の論理入力をある一定時間（第３図のＴｓ ）遅らせ
たパルスを出力している。第１図のブロック図に示すシ
ーケンス回路は、第６図に示すシーケンス機能を有する
電源装置を実現し得る。
力とトリガ回路２３の出力とオン信号回路２５の出力と
で第３図のＨに示す出力を発生する。２７は比較器で、
第２のタイマ回路２６の出力（第３図のＨ）がハイの時
にのみ動作する。この比較器２７は第１図の入カムとあ
る基準電圧を比較して、入カムの電圧が基準電圧より小
さくなった時、第３の出力電圧により電源装置をシャッ
トダウンすると共に、２８の論理信号回路の出力をロー
にする。２８は論理信号回路で、第２のタイマ回路２６
の出力電圧と比較器２７の出力電圧との論理和を入力と
し、論理信号を発生する。２９は第１の遅延回路で、第
１の論理入力をある一定時間（第３図のＴｓ ）遅らせ
たパルスを出力している。第１図のブロック図に示すシ
ーケンス回路は、第６図に示すシーケンス機能を有する
電源装置を実現し得る。
すなわち、交流入力電圧と、電源装置の出力電圧の内ど
ちらか高い方の電圧で動作する電源回路によって動作し
、また、交流入力電源１の電圧を整流した電圧と、ある
一定時間（第６図のＴｓ ）遅延されたオフ信号（第１
の論理入力）とによってリセットされる第１のタイマ回
路２１によって第５図＋７） （Ｔｓ ＋Ｔａ）のシー
ケンスを実現し、オン入力（第１図の第２の論理入力）
をある一定時間（第３図のＴ１）遅延した信号によって
電源装置を起動させ、又、Ｔ１だけ遅延されたその論理
入力によって発生するパルス電圧でリセットさね、第１
のタイマ回路２１の出力によってセットされるラッチ回
路２４の出力で電源装置を停止させる出力を発生するオ
ン信号回路２６と、電源装置を起動させる信号と同じタ
イミングでオン信号回路２５から出力されるもう１つの
出力と、上記のＴ１だけ遅延した第２の論理入力によっ
て発生するノくルス電圧で動作する第２のタイマ回路２
６により、第３図のＴ１のシーケンスを実現し、又、こ
の第２のタイマ回路２６を、第１のタイマ回路２１の出
力でリセットすることで、第３図のＴ５のシーケンスを
実現するようにし、又、第２のタイマ回路２６の出力電
圧によって動作し、電源装置の出力電圧（第１図の入力
１）の低電圧検知を行い、電源装置の出力電圧が低下し
た時に電源装置を強制的にシャットダウンさせるための
信号を発生する比較器２７と、上記のＴ２ 、Ｔｓの
シーケンスを実現する第２のタイマ回路２６の出力と、
上記の比較器２７の出力と同じタイミングで発生するも
う１つの出力との論理和によって、論理信号（第１図の
第１の出力電圧）を発生する論理信号回路２８とを有す
るものである。
ちらか高い方の電圧で動作する電源回路によって動作し
、また、交流入力電源１の電圧を整流した電圧と、ある
一定時間（第６図のＴｓ ）遅延されたオフ信号（第１
の論理入力）とによってリセットされる第１のタイマ回
路２１によって第５図＋７） （Ｔｓ ＋Ｔａ）のシー
ケンスを実現し、オン入力（第１図の第２の論理入力）
をある一定時間（第３図のＴ１）遅延した信号によって
電源装置を起動させ、又、Ｔ１だけ遅延されたその論理
入力によって発生するパルス電圧でリセットさね、第１
のタイマ回路２１の出力によってセットされるラッチ回
路２４の出力で電源装置を停止させる出力を発生するオ
ン信号回路２６と、電源装置を起動させる信号と同じタ
イミングでオン信号回路２５から出力されるもう１つの
出力と、上記のＴ１だけ遅延した第２の論理入力によっ
て発生するノくルス電圧で動作する第２のタイマ回路２
６により、第３図のＴ１のシーケンスを実現し、又、こ
の第２のタイマ回路２６を、第１のタイマ回路２１の出
力でリセットすることで、第３図のＴ５のシーケンスを
実現するようにし、又、第２のタイマ回路２６の出力電
圧によって動作し、電源装置の出力電圧（第１図の入力
１）の低電圧検知を行い、電源装置の出力電圧が低下し
た時に電源装置を強制的にシャットダウンさせるための
信号を発生する比較器２７と、上記のＴ２ 、Ｔｓの
シーケンスを実現する第２のタイマ回路２６の出力と、
上記の比較器２７の出力と同じタイミングで発生するも
う１つの出力との論理和によって、論理信号（第１図の
第１の出力電圧）を発生する論理信号回路２８とを有す
るものである。
本発明は、上記した構成の回路ブロックを、第２図のよ
うに電源装置に接続することによって、Ｔ１からＴ５の
タイミングを満足するシーケンス制御機能をもった電源
装置が得られる。
うに電源装置に接続することによって、Ｔ１からＴ５の
タイミングを満足するシーケンス制御機能をもった電源
装置が得られる。
第２図において、１は交流入力電源、２は整流ブロック
、３はコンデンサ、４はスイッチング素子、６はトラン
ス、６は整流器、７はコンデンサ、８は２次側制御ブロ
ック、９は電流伝達素子、１゜は１次側制御ブロック、
１１はプルアップ抵抗、１２はシャットダウン入力端子
、１３はリモートコントロール入力端子、１４は第１図
に示した構成のシーケンスブロックである。
、３はコンデンサ、４はスイッチング素子、６はトラン
ス、６は整流器、７はコンデンサ、８は２次側制御ブロ
ック、９は電流伝達素子、１゜は１次側制御ブロック、
１１はプルアップ抵抗、１２はシャットダウン入力端子
、１３はリモートコントロール入力端子、１４は第１図
に示した構成のシーケンスブロックである。
第４図は本発明の他の実施例であって、多出力電源装置
と接続した時の接続を示すブロック図である。第４図に
おいて、１６はダイオード、１６はコンデンサである０
シーケンスブロツク１４０入力１として、電源装置の各
出力電圧を接続している以外は、第２図のブロック図と
同様である。
と接続した時の接続を示すブロック図である。第４図に
おいて、１６はダイオード、１６はコンデンサである０
シーケンスブロツク１４０入力１として、電源装置の各
出力電圧を接続している以外は、第２図のブロック図と
同様である。
発明の効果
以上述べたように、本発明によればシーケンス制御機能
を有する電源装置を簡単に実現でき、実用的に有効であ
る。
を有する電源装置を簡単に実現でき、実用的に有効であ
る。
第１図は本発明の一実施例におけるシーケンス回路のブ
ロック図、第２図は本発明の一実施例におけるシーケン
ス回路と電源装置の接続を示すブロック図、第３図／す
〆は本発明による一実施例における回路の要部のタイム
チャート、第４図は本発明の別の実施例における電源装
置との接続を示すブロック図、第６図メーＩＰ／は本発
明が実現しようとするシーケンス機能を示すタイムチャ
ートである。 １・・・・・・交流入力電圧、２・・・・・・整流ブロ
ック、３・・・・・・コンデンサ、４・・・・・・スイ
ッチング素子、５・−・・・・トランス、６・・・・・
・整流器、７・・・・・・コンデンサ、８・・・・・・
２次側制御ブロック、９・・・・・・電流伝達素子、１
ｏ・・・・・・１次側制御ブロック、１１・・・・・・
プルアップ抵抗、１２・・・・・・シャットダウン入力
端子、１３・・・・・・リモートコントロール入力端子
、１４・・・・・・シーケンスブロック、１６・・・・
・・ダイオード、１６・・・・・・コンデンサ、２ｏ・
・・・・・電源回路、２１・・・・・・第１のタイマ、
２２・・・・・・第２の遅延回路、２３・・・・・・ト
リガ回路、２４・・・・・・ラッチ回路、２６・・・・
・・オン信号回路、２６・・・・・・第２のタイマ、２
７・・・・・・比較器、２８・・・・・・論理信号回路
、２９・・・・・・第１の遅延回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 第４図 第５図
ロック図、第２図は本発明の一実施例におけるシーケン
ス回路と電源装置の接続を示すブロック図、第３図／す
〆は本発明による一実施例における回路の要部のタイム
チャート、第４図は本発明の別の実施例における電源装
置との接続を示すブロック図、第６図メーＩＰ／は本発
明が実現しようとするシーケンス機能を示すタイムチャ
ートである。 １・・・・・・交流入力電圧、２・・・・・・整流ブロ
ック、３・・・・・・コンデンサ、４・・・・・・スイ
ッチング素子、５・−・・・・トランス、６・・・・・
・整流器、７・・・・・・コンデンサ、８・・・・・・
２次側制御ブロック、９・・・・・・電流伝達素子、１
ｏ・・・・・・１次側制御ブロック、１１・・・・・・
プルアップ抵抗、１２・・・・・・シャットダウン入力
端子、１３・・・・・・リモートコントロール入力端子
、１４・・・・・・シーケンスブロック、１６・・・・
・・ダイオード、１６・・・・・・コンデンサ、２ｏ・
・・・・・電源回路、２１・・・・・・第１のタイマ、
２２・・・・・・第２の遅延回路、２３・・・・・・ト
リガ回路、２４・・・・・・ラッチ回路、２６・・・・
・・オン信号回路、２６・・・・・・第２のタイマ、２
７・・・・・・比較器、２８・・・・・・論理信号回路
、２９・・・・・・第１の遅延回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第３図 第４図 第５図
Claims (1)
- 交流電圧と、直流電圧との入力電圧の内レベルの高い方
の電圧によって安定な直流電圧と、前記交流電圧を整流
した出力電圧とを出力する電源回路と、前記電源回路の
前記整流した出力電圧と、第１の論理入力を一定時間遅
延した論理信号とを入力とし、前記整流した出力電圧と
、前記一定時間遅延した論理信号とでリセットされる第
１のタイマ回路と、第２の論理入力を一定時間遅延した
論理信号を入力とし、前記第２の論理入力を遅延した論
理信号にてパルス電圧を出力するトリガ回路と、第１の
タイマ回路の前記パルス出力電圧によって能動となり、
前記トリガ回路のパルス出力電圧によってリセットされ
るラッチ回路と、前記第２の論理入力を遅延した論理信
号によって能動となり、前記ラッチ回路の出力電圧によ
ってリセットされるオン信号回路と、オン信号回路が能
動の時に出力される第１の出力と、前記トリガ回路の前
記パルス出力電圧とによってセットされ、第１のタイマ
の前記パルス出力電圧によってリセットされる第２のタ
イマと、第２のタイマの出力電圧によって動作し、前記
直流入力電圧と基準電圧を比較する比較器と、第２のタ
イマの前記出力電圧と前記比較器の出力電圧との論理和
を入力とする論理信号回路と有し、前記オン信号から第
２の出力電圧と、前記比較器から第２の出力電圧と、前
記比較器から第２の出力電圧とを得る回路ブロックを有
する電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312201A JPS63167669A (ja) | 1986-12-26 | 1986-12-26 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312201A JPS63167669A (ja) | 1986-12-26 | 1986-12-26 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63167669A true JPS63167669A (ja) | 1988-07-11 |
Family
ID=18026423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61312201A Pending JPS63167669A (ja) | 1986-12-26 | 1986-12-26 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63167669A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687188B2 (en) | 2003-10-31 | 2010-03-30 | Sanyo Electric Co., Ltd. | Sealed cell having non-resealable safety valve |
| US8236438B2 (en) | 2008-05-02 | 2012-08-07 | Sony Corporation | Nonaqueous electrolyte battery |
-
1986
- 1986-12-26 JP JP61312201A patent/JPS63167669A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687188B2 (en) | 2003-10-31 | 2010-03-30 | Sanyo Electric Co., Ltd. | Sealed cell having non-resealable safety valve |
| US8236438B2 (en) | 2008-05-02 | 2012-08-07 | Sony Corporation | Nonaqueous electrolyte battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7876587B2 (en) | Method and apparatus providing a multi-function terminal for a power supply controller | |
| EP0913026B1 (en) | Single ended forward dc-to-dc converter providing enhanced resetting for synchronous rectification | |
| US20190149032A1 (en) | Zvs control circuit for use in a flyback power converter | |
| KR20180020922A (ko) | 공진형 변환기들에서의 공진형 커패시터 안정기 | |
| US20100172158A1 (en) | Switching power supply apparatus and primary side control circuit | |
| JPS62250827A (ja) | 過電流しや断回路 | |
| JP4379903B2 (ja) | スイッチング電源装置 | |
| US4233558A (en) | Regulated dual DC power supply | |
| US4523265A (en) | Process and device for eliminating the disturbances related to the fluctuations of the load in chopped power supplies | |
| CN112234837A (zh) | 一种同步整流电路及反激式开关电源 | |
| JPS63167669A (ja) | 電源装置 | |
| US3862439A (en) | Zero crossover switching circuit | |
| US5790390A (en) | Power supply with reduced EMI | |
| US5032970A (en) | Switching mode power supply start-up circuit | |
| JP2712369B2 (ja) | 直流電源装置 | |
| JPH0534024Y2 (ja) | ||
| US20240429824A1 (en) | Quasi-resonant flyback voltage regulator system | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPH03218261A (ja) | 電源装置 | |
| US4890211A (en) | Switching mode power supply start-up circuit | |
| JPH0270271A (ja) | 自励インバータの起動回路 | |
| JPH04362882A (ja) | テレビジョン受像機の電源回路 | |
| JPS643250Y2 (ja) | ||
| JPH0576184A (ja) | スイツチング電源制御回路 | |
| JP2000341943A (ja) | アクティブクランプ回路を備えたフォワード・コンバータのリセット回路 |