JPS63167520A - Snubber circuit for semiconductor switch element - Google Patents

Snubber circuit for semiconductor switch element

Info

Publication number
JPS63167520A
JPS63167520A JP31307986A JP31307986A JPS63167520A JP S63167520 A JPS63167520 A JP S63167520A JP 31307986 A JP31307986 A JP 31307986A JP 31307986 A JP31307986 A JP 31307986A JP S63167520 A JPS63167520 A JP S63167520A
Authority
JP
Japan
Prior art keywords
capacitor
thyristor
snubber circuit
discharge current
saturable reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31307986A
Other languages
Japanese (ja)
Inventor
Hideo Saotome
英夫 早乙女
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP31307986A priority Critical patent/JPS63167520A/en
Publication of JPS63167520A publication Critical patent/JPS63167520A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thyristor Switches And Gates (AREA)

Abstract

PURPOSE:To decrease the turn-on loss by connecting a saturable reactor to a discharge line of a capacitor being a component of a snubber circuit so as to slow down the leading of a discharge current when a semiconductor switch element is turned on. CONSTITUTION:A saturable reactor 5 is connected in series with a resistor 4 of the snubber circuit. The saturable reactor is not subjected to magnetic saturation at the leading of a discharge current (i) of the capacitor 3 but acts like an inductance and its magnetism is saturated after a terminal voltage Vak of a thyristor 1 is sufficiently decreased. Thus, when the thyristor 1 is turned on, the leading of the discharge current of the capacitor 3 slows down and the switching loss is decreased. While the reactor 5 is saturated, the discharge current of the capacitor 3 flows with the same timewise gradient as that of a conventional circuit and the thyristor 1 is protected at the turn-off by the same operation as that of a conventional snubber circuit after the discharge of the capacitor 3 is finished.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体スイッチ素子のターンオン損失を減少
させるようにした半導体スイッチ素子のスナバ回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a snubber circuit for a semiconductor switch element that reduces turn-on loss of the semiconductor switch element.

(従来の技術) 従来、サイリスタの如き半導体スイッチ素子のスナバ回
路としては、第5図に示すようにサイリスタ21に対し
て並列にダイオード22とコンデンサ23との直列回路
を接続し、ダイオ−Koに対して並列に抵抗24を接続
したものが知られている。
(Prior Art) Conventionally, as a snubber circuit for a semiconductor switching element such as a thyristor, a series circuit of a diode 22 and a capacitor 23 is connected in parallel to a thyristor 21, as shown in FIG. It is known that a resistor 24 is connected in parallel to the resistor.

このスナバ回路の作用を説明すると、まずサイリスタ2
1に順電圧が印加されている状態において、サイリスタ
21のゲートにトリガが加わるとサイリスタ21はター
ンオンし、それまでコンデンサ23に充電されていた電
荷が抵抗24を介して放電するため、第5図に示すよう
な放電電流i′が流れる。
To explain the function of this snubber circuit, first, the thyristor 2
1, when a trigger is applied to the gate of thyristor 21, thyristor 21 is turned on and the electric charge that had been charged in capacitor 23 is discharged through resistor 24, as shown in FIG. A discharge current i' as shown in FIG.

第6図はこの時のサイリスタ21の端子電圧Vak。FIG. 6 shows the terminal voltage Vak of the thyristor 21 at this time.

放電電流i′およびターンオン時の電力損失(Vak×
i′)を示したものであり、コンデンサ23は速やかに
放電を終えてサイリスタ21のターンオフ時に加わる過
大電圧に備える必要がある。
Discharge current i' and power loss at turn-on (Vak×
i'), and the capacitor 23 must quickly finish discharging to prepare for the excessive voltage applied when the thyristor 21 is turned off.

(発明が解決しようとする問題点) ここで、コンデンサ23の放電を速めるには抵抗24の
値を小さくすればよいわけであるが、そうすると放電電
流i′の立上がりにおけるdi’/dtが大きくなり、
ターンオン損失(VakXi’)が増大してしまう、ま
た、サイリスタ21のターンオン時において電流はサイ
リスタ21のゲート近くに集中するため、コンデンサ2
3の放電が速過ぎると短時間での電流の集中によってサ
イリスタ21を破壊してしまうという問題がある。
(Problem to be Solved by the Invention) Here, in order to speed up the discharge of the capacitor 23, the value of the resistor 24 can be reduced, but if this is done, di'/dt at the rise of the discharge current i' becomes large. ,
The turn-on loss (VakXi') increases, and since the current is concentrated near the gate of the thyristor 21 when the thyristor 21 is turned on, the capacitor 2
If the discharge of 3 is too fast, there is a problem that the thyristor 21 will be destroyed due to concentration of current in a short period of time.

本発明は上記の問題点を解決するべく提案されたもので
、その目的とするところは、サイリスタ等の半導体スイ
ッチ素子のターンオン損失を減少させると共にコンデン
サの適度な放電時間を確保して半導体スイッチ素子の破
壊を防止するようにしたスナバ回路を提供す−ることに
ある。
The present invention was proposed to solve the above-mentioned problems, and its purpose is to reduce the turn-on loss of semiconductor switching elements such as thyristors, and to ensure an appropriate discharge time of the capacitor, thereby improving the performance of semiconductor switching elements. An object of the present invention is to provide a snubber circuit which prevents damage to the snubber circuit.

(問題点を解決するための手段) 上記目的を達成するため、本発明は、半導体スイッチ素
子に対して並列にダイオードとコンデンサとの直列回路
を接続すると共に、前記ダイオードに対して並列に抵抗
と可飽和リアクトルとの直列回路を接続したことを特徴
とする。
(Means for Solving the Problems) In order to achieve the above object, the present invention connects a series circuit of a diode and a capacitor in parallel to a semiconductor switch element, and connects a resistor in parallel to the diode. It is characterized by connecting a series circuit with a saturable reactor.

(作用) 本発明において、スナバ回路の抵抗と直列に接続された
可飽和リアクトルにより、半導体スイッチ素子がターン
オンした際のコンデンサの放att流の立上がりが緩慢
になり、スイッチング損失が小さくなる。可飽和リアク
トルが飽和している間。
(Function) In the present invention, the saturable reactor connected in series with the resistor of the snubber circuit slows down the rise of the att current of the capacitor when the semiconductor switch element is turned on, reducing switching loss. While the saturable reactor is saturated.

コンデンサの放電電流は従来と同じ傾きで流れ。The discharge current of the capacitor flows at the same slope as before.

コンデンサの放電終了後は従来のスナバ回路と同様の一
作用によってターンオフ時に半導体スイッチ素子を保護
する。
After the discharge of the capacitor is completed, the semiconductor switch element is protected at turn-off by a function similar to that of a conventional snubber circuit.

(実施例) 以下、図に沿って本発明あ実施例を説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1図において、1は半導体スイッチ素子としてのサイ
リスタであり、このサイリスタ1に対して並列にダイオ
ード2とコンデンサ3との直列回路が接続されている。
In FIG. 1, 1 is a thyristor as a semiconductor switching element, and a series circuit of a diode 2 and a capacitor 3 is connected in parallel to the thyristor 1.

ここで、ダイオード2の極性は、サイリスタ1が非導通
時にコンデンサ3を充電する方向となっている。また、
ダイオード2に対して並列に、抵抗4および可飽和リア
クトル5からなる直列回路が接続されている。
Here, the polarity of the diode 2 is such that the capacitor 3 is charged when the thyristor 1 is non-conducting. Also,
A series circuit consisting of a resistor 4 and a saturable reactor 5 is connected in parallel to the diode 2.

この動作を説明すると、サイリスタ1のターンオンによ
ってそれまでコンデンサ3に充電されていた電荷は抵抗
4および可飽和リアクトル5の直列回路を通って放電す
る。この際、可飽和リアクトル5は第2図に示すような
飽和磁化特性を有するものとし、コンデンサ3の放電電
流iの立上がりにおいては磁気飽和せずにインダクタン
スとして作用し、サイリスタ1の端子電圧Vakが十分
低下した時点以後に磁気飽和するものを選んでおく。
To explain this operation, when the thyristor 1 is turned on, the charge that had been charged in the capacitor 3 is discharged through the series circuit of the resistor 4 and the saturable reactor 5. At this time, the saturable reactor 5 is assumed to have saturation magnetization characteristics as shown in FIG. Choose one that will become magnetically saturated after the temperature drops sufficiently.

なお、第2図においてΦmは飽和磁束、isは可飽和リ
アクトル5の飽和に必要な電流を示している。
In FIG. 2, Φm represents the saturation magnetic flux, and is represents the current required to saturate the saturable reactor 5.

このように構成することにより、第3図に示す如く可飽
和リアクトル5が飽和するまでの時間tSにおいては、
インダクタンスとして作用する可飽和リアクトル5によ
り放電電流iは緩慢に立上がる0次いで、可飽和リアク
トル5が磁気飽和すると、放電電流i(i≧is)は可
飽和リアクトル5の影響を受けず抵抗4のみによって制
限されながら従来の放電電流11と同一の傾きで増加し
ていく0次いで、放電電流iが減少していくisiSの
領域に入ると、放電電流iは可飽和リアクトル5による
インダクタンスの影響を受けながら緩慢に減少していく
With this configuration, as shown in FIG. 3, in the time tS until the saturable reactor 5 is saturated,
The discharge current i rises slowly due to the saturable reactor 5 acting as an inductance.Next, when the saturable reactor 5 becomes magnetically saturated, the discharge current i (i≧is) is not affected by the saturable reactor 5 and only the resistor 4 The discharge current i increases at the same slope as the conventional discharge current 11 while being limited by However, it is slowly decreasing.

なお、第3図においてtrはサイリスタ1の略示的な立
上がり時間−(VakX i ′)は第5図の回路の放
電電流i′によるターンオン損失であり、この実施例に
よれば、立上がり時間tr内の放電電流iの立上がりが
緩慢なためにターンオン損失(VakXi)が従来に比
べて大幅に減少する。
In addition, in FIG. 3, tr is a schematic rise time of the thyristor 1 - (VakX i') is the turn-on loss due to the discharge current i' of the circuit of FIG. 5, and according to this embodiment, the rise time tr Since the discharge current i rises slowly, the turn-on loss (VakXi) is significantly reduced compared to the conventional case.

また、第5図の従来例では、前述したような理由によっ
て抵抗4の値を小さくすることができないが、本発明で
は充電電流iの立上がり時間tsにおいてサイリスタ1
のターンオン領域が拡がるため、その後に続く電流の変
化率di/dtをターンオンの直後に許容される値より
も大きくすることができる。このため、抵抗4の値を従
来に比べて小さくしても支障がなく、以下に述べるよう
にコンデンサ3の放電時間が従来に比べて長くなるとい
う不都合を解消できるものである。
Furthermore, in the conventional example shown in FIG. 5, the value of the resistor 4 cannot be made small for the reason mentioned above, but in the present invention, the value of the thyristor 1 cannot be reduced at the rise time ts of the charging current i.
Since the turn-on region of , the subsequent rate of change di/dt of the current can be made larger than the value allowed immediately after turn-on. Therefore, there is no problem even if the value of the resistor 4 is made smaller than in the conventional case, and the disadvantage that the discharging time of the capacitor 3 becomes longer than in the conventional case can be solved as described below.

すなわち、第4図はサイリスタ1.ダイオード2、コン
デンサ3および可飽和リアクトル5として第1図と同一
特性のものを用い、抵抗4の値のみを小さくした場合の
諸特性を示している。この図から明らかなように、抵抗
4を小さくすることによって可飽和リアクトル5が飽和
した後の放電電流iの増加が急峻になり、従来とほぼ同
一の時間でコンデンサ3を放電させることが可能となる
That is, FIG. 4 shows thyristor 1. Various characteristics are shown when the diode 2, capacitor 3, and saturable reactor 5 have the same characteristics as in FIG. 1, and only the value of the resistor 4 is reduced. As is clear from this figure, by reducing the resistance 4, the increase in the discharge current i after the saturable reactor 5 is saturated becomes steeper, making it possible to discharge the capacitor 3 in approximately the same time as before. Become.

また、抵抗4の値の選定によって放電時間を更に短縮す
ることもできる。
Furthermore, the discharge time can be further shortened by selecting the value of the resistor 4.

なお、以上の実施例においては半導体スイッチ素子とし
てサイリスタ(SCR)を用いた場合を説明したが、ト
ランジスタにも適用できることは言うまでもなく、更に
、サイリスタのなかでもGTOサイリスタのような自己
消弧形素子では、スナバ回路のコンデンサに比較的大容
量のものが用いられて放電電流iが大きくなるため、本
発明は特に有効である。
In the above embodiments, the case where a thyristor (SCR) was used as the semiconductor switching element was explained, but it goes without saying that it can also be applied to a transistor. In this case, the present invention is particularly effective because a relatively large capacity capacitor is used in the snubber circuit and the discharge current i becomes large.

(発明の効果) 以上詳述したように本発明によれば、スナバ回路を構成
するコンデンサの放電−経路に可飽和リアクトルを接続
したから、半導体スイッチ素子のターンオン時の放電電
流の立上がりを緩慢にしてターンオン損失を減少させる
ことができる。
(Effects of the Invention) As detailed above, according to the present invention, since the saturable reactor is connected to the discharge path of the capacitor constituting the snubber circuit, the rise of the discharge current when the semiconductor switch element is turned on is slowed down. can reduce turn-on loss.

また、スナバ回路の抵抗値を小さくしてコンデンサの放
電時間を短縮した場合でも、ターンオン時に半導体スイ
ッチ素子を破壊するおそれがない等の効果を有する。
Further, even when the resistance value of the snubber circuit is reduced to shorten the discharging time of the capacitor, there is an effect that there is no risk of destroying the semiconductor switch element when it is turned on.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図、第2図は可飽
和リアクトルの特性図、第3図および第4図は動作を説
明するための波形図、第5図は従来例を示す回路図、第
6図は動作を説明するための波形図である。 1・・・サイリスタ      2・・・ダイオード3
・・・コンデンサ      4・・・抵抗5・・・可
飽和リアクトル Ml 図 M2図 第5図 ツム 第6図
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is a characteristic diagram of a saturable reactor, Figs. 3 and 4 are waveform diagrams for explaining the operation, and Fig. 5 is a conventional example. The circuit diagram shown in FIG. 6 is a waveform diagram for explaining the operation. 1... Thyristor 2... Diode 3
... Capacitor 4 ... Resistor 5 ... Saturable reactor Ml Figure M2 Figure 5 Figure Zum Figure 6

Claims (1)

【特許請求の範囲】[Claims] 半導体スイッチ素子に対して並列にダイオードとコンデ
ンサとの直列回路を接続すると共に、前記ダイオードに
対して並列に抵抗と可飽和リアクトルとの直列回路を接
続したことを特徴とする半導体スイッチ素子のスナバ回
路。
A snubber circuit for a semiconductor switch element, characterized in that a series circuit of a diode and a capacitor is connected in parallel to the semiconductor switch element, and a series circuit of a resistor and a saturable reactor is connected in parallel to the diode. .
JP31307986A 1986-12-29 1986-12-29 Snubber circuit for semiconductor switch element Pending JPS63167520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31307986A JPS63167520A (en) 1986-12-29 1986-12-29 Snubber circuit for semiconductor switch element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31307986A JPS63167520A (en) 1986-12-29 1986-12-29 Snubber circuit for semiconductor switch element

Publications (1)

Publication Number Publication Date
JPS63167520A true JPS63167520A (en) 1988-07-11

Family

ID=18036934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31307986A Pending JPS63167520A (en) 1986-12-29 1986-12-29 Snubber circuit for semiconductor switch element

Country Status (1)

Country Link
JP (1) JPS63167520A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58386U (en) * 1981-06-26 1983-01-05 株式会社日立製作所 ZIF connector

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58386U (en) * 1981-06-26 1983-01-05 株式会社日立製作所 ZIF connector

Similar Documents

Publication Publication Date Title
US4547686A (en) Hybrid power semiconductor switch
US3753077A (en) Direct current chopper control circuit
US4298809A (en) Gate circuit for gate turn-off thyristor
US3339110A (en) Relay circuits
JPS5895979A (en) Reactive snubber circuit for inductive load clamp diode
US3467894A (en) Electronic switch for the rapid switching off and on again of current-conveying coils
US4775914A (en) Device for rapidly transferring current to an inductive load
JPH0758898B2 (en) High-speed switching device for electromagnetic loads
US3263125A (en) Current limiting circuits and apparatus for operating electric discharge devices and other loads
US4794274A (en) Circuit arrangement for removing carriers in a transistor
JPS63167520A (en) Snubber circuit for semiconductor switch element
US4323840A (en) Switching mode regulator
JPH0710506Y2 (en) Pulsed laser power supply
US3320519A (en) Silicon control switch-saturable transformer current limit protective circuit
US3938027A (en) Electrical thyristor circuit
US3159752A (en) Pulse regenerator comprising a transistor regeneratively fed back by a saturable core and a linear core
JPS6039915A (en) Drive circuit for pulse current device
US3229121A (en) Blocking oscillator employing two switch means for setting and automatically resetting magnetic core transformer
JPH0734657B2 (en) GTO thyristor snubber circuit
US3958137A (en) Thyristor circuit
SU520631A1 (en) Device for forcing the active inductive load
JPH0219849Y2 (en)
US3846690A (en) Device for charging an electric power storage element to a predetermined voltage
US3163774A (en) Transistor circuit for producing current pulses through a variable impedance
JPS6395733A (en) Snubber circuit for gto thyristor