JPS631671B2 - - Google Patents

Info

Publication number
JPS631671B2
JPS631671B2 JP8625081A JP8625081A JPS631671B2 JP S631671 B2 JPS631671 B2 JP S631671B2 JP 8625081 A JP8625081 A JP 8625081A JP 8625081 A JP8625081 A JP 8625081A JP S631671 B2 JPS631671 B2 JP S631671B2
Authority
JP
Japan
Prior art keywords
feed
capacitor
switch
circuit
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8625081A
Other languages
Japanese (ja)
Other versions
JPS57200973A (en
Inventor
Ryozo Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP8625081A priority Critical patent/JPS57200973A/en
Publication of JPS57200973A publication Critical patent/JPS57200973A/en
Publication of JPS631671B2 publication Critical patent/JPS631671B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00Head arrangements not specific to the method of recording or reproducing
    • G11B21/02Driving or moving of heads
    • G11B21/10Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following

Description

【発明の詳細な説明】 本発明はフイードパルス発生回路に係り、ミラ
ー積分回路のコンデンサをトラツキング誤差信号
で充電し、このコンデンサの放電を利用してコン
デンサの静電容量が小さく、かつ、不必要なフイ
ードパルスを発生しないフイードパルス発生回路
を提供することを目的とする。
[Detailed Description of the Invention] The present invention relates to a feed pulse generation circuit, in which a capacitor of a Miller integration circuit is charged with a tracking error signal, and the discharge of this capacitor is used to reduce the capacitance of the capacitor and eliminate unnecessary It is an object of the present invention to provide a feed pulse generation circuit that does not generate feed pulses.

本出願人は先に針案内溝を形成することなく主
要情報信号並びに第1乃至第3のトラツキング制
御用参照信号(以下「トラツキング信号」とい
う)fp1〜fp3が夫々幾何学的形状の変化として記
録された電極機能を有する円盤状情報記録媒体
(以下「デイスク」という)、及びそれを電極を有
する再生針との相対的摺動走査により上記主要情
報信号並びに第1乃至第3のトラツキング信号
fp1〜fp3を静電容量の変化として読取り再生する
再生装置を提案した。
The present applicant has proposed that the main information signal and the first to third tracking control reference signals (hereinafter referred to as "tracking signals") f p1 to f p3 each have a change in geometrical shape without first forming a needle guide groove. A disk-shaped information recording medium (hereinafter referred to as "disk") having an electrode function recorded as , and relative sliding scanning of it with a reproducing needle having electrodes generates the main information signal and the first to third tracking signals.
We proposed a reproducing device that reads and reproduces f p1 to f p3 as changes in capacitance.

しかして、本出願人の提案になるデイスクの再
生装置においては、上記再生針をデイスク半径方
向上に移送するフイード送り装置は直流モータに
より再生針をデイスク半径方向上に移送する構成
とされているので、その移送速度の制御は直流モ
ータに印加するフイードパルスの周期やパルス幅
を変えることにより、直流モータの回転速度を制
御することによつて行なえる。ここで、通常の再
生時(ノーマル再生、スローモーシヨン再生、ク
イツクモーシヨン再生など)には、フイード送り
による再生針の針先の移動に対して生ずる誤差
は、トラツキング誤差信号の直流分に変動をもた
らすため、このフイード送りの誤差を補正するた
め、トラツキング誤差信号の直流分に応じてフイ
ードパルスのパルス幅が可変されるよう構成され
ている。直流モータは印加されるフイードパルス
の繰り返し周波数が同一であれば、そのパルス幅
に比例して回転角度が大きくなることは明らかで
ある。
Therefore, in the disc reproducing apparatus proposed by the present applicant, the feed feeding device for transporting the regenerating needle in the radial direction of the disc is configured to transport the reproducing needle in the radial direction of the disc using a DC motor. Therefore, the transfer speed can be controlled by controlling the rotational speed of the DC motor by changing the period and pulse width of the feed pulse applied to the DC motor. During normal playback (normal playback, slow motion playback, quick motion playback, etc.), the error caused by the movement of the tip of the playback needle due to feed feed changes to the DC component of the tracking error signal. In order to correct this feed feeding error, the pulse width of the feed pulse is varied in accordance with the DC component of the tracking error signal. It is clear that in a DC motor, if the repetition frequency of the applied feed pulse is the same, the rotation angle increases in proportion to the pulse width.

第1図は本出願人が先に提案したフイードパル
ス発生回路の1例の回路系統図を示す。同図中、
入力端子1には、前記デイスクの再生時に第1及
び第2のトラツキング信号fp1,fp2を弁別分離し、
それらを検波後差動増幅器により両者の相対的レ
ベル差に応じたレベル(すなわち、トラツクずれ
量に応じたレベル)で、トラツクずれ方向に応じ
た極性のトラツキング誤差信号が入来し、抵抗
R1に供給される。抵抗R1及びコンデンサC1は積
分回路を構成し、上記トラツキング誤差信号はこ
の積分回路により高周波成分が除去された後スイ
ツチS1へ供給される。スイツチS1には入力端
子2によりフイード送り方向に応じた制御信号が
供給されており、上記積分回路よりの信号を次段
の増幅器3の反転入力端子或いは非反転入力端子
へ供給するよう切換える。増幅器3は積分回路よ
りの信号を反転増幅又は非反転増幅して0V以上
の電圧値のトラツキング誤差信号としてパルス幅
変調器4へ供給する。このパルス幅変調器4は入
力端子5より通常の再生時にはデイスクの32トラ
ツク再生毎に供給されるパルスによりトリガーさ
れて、増幅器3よりのトラツキング誤差信号の電
圧値に応じてパルス幅を可変したフイードパルス
を発生し、これをスイツチS2へ供給する。スイ
ツチS2には入力端子2より制御信号が供給され
ており、これによつてフイードパルスを増幅器6
の反転入力端子又は非反転入力端子へ供給する。
増幅器6は上記フイードパルスを反転増幅又は非
反転増幅してフイード送り方向に応じた極性のフ
イードパルスとして出力端子7を介して出力し、
フイードモータ(図示せず)を正方向又は逆方向
に回転して再生針をデイスク内周側又は外周側へ
移送せしめる。
FIG. 1 shows a circuit diagram of an example of a feed pulse generation circuit previously proposed by the applicant. In the same figure,
At the input terminal 1, the first and second tracking signals f p1 and f p2 are discriminated and separated during playback of the disc;
After detecting them, a tracking error signal is input into the differential amplifier at a level corresponding to the relative level difference between the two (that is, a level corresponding to the amount of track deviation) and a polarity corresponding to the direction of the track deviation.
Supplied to R 1 . The resistor R1 and the capacitor C1 constitute an integrating circuit, and the tracking error signal is supplied to the switch S1 after high frequency components are removed by this integrating circuit. A control signal corresponding to the feed feed direction is supplied to the switch S1 via an input terminal 2, and the switch S1 is switched to supply the signal from the integrating circuit to an inverting input terminal or a non-inverting input terminal of an amplifier 3 at the next stage. The amplifier 3 inverts or non-inverts the signal from the integrating circuit and supplies it to the pulse width modulator 4 as a tracking error signal with a voltage value of 0V or more. This pulse width modulator 4 is triggered by a pulse supplied from an input terminal 5 every 32 tracks of the disc during normal playback, and is fed with a feed pulse whose pulse width is varied according to the voltage value of the tracking error signal from the amplifier 3. is generated and supplied to switch S2. A control signal is supplied to the switch S2 from the input terminal 2, and this causes the feed pulse to be sent to the amplifier 6.
is supplied to the inverting input terminal or non-inverting input terminal of
The amplifier 6 inverts or non-inverts the feed pulse and outputs it as a feed pulse with a polarity according to the feed feeding direction via the output terminal 7,
A feed motor (not shown) is rotated in the forward or reverse direction to move the regeneration needle to the inner or outer side of the disk.

この回路において積分回路を構成するコンデン
サC1はたとえば無極性の22μFと大容量のものを
用いる必要がある。また、例えば、再生針が外周
側に傾いている状態で入力端子5よりパルスが供
給されると、再生針は時間と共に内周側へトラツ
キングされるためフイード送りをする必要がない
にも拘らずフイードパルスが発生し、一律にフイ
ード送りを行なつてしまう。他方、バツクワード
再生時で再生針が内周側に傾いているときも同様
に不必要なフイード送りを行なうという欠点があ
つた。
In this circuit, it is necessary to use a non-polar capacitor C1 having a large capacity of 22 μF, for example, which constitutes the integrating circuit. Also, for example, if a pulse is supplied from the input terminal 5 while the regeneration needle is tilted toward the outer circumference, the regeneration needle will track toward the inner circumference over time, so there is no need to feed the feed. A feed pulse is generated and the feed is fed uniformly. On the other hand, there is a drawback in that unnecessary feed is similarly performed when the reproduction needle is inclined toward the inner circumference during backward reproduction.

本発明は上記の諸欠点を除去したものであり、
第2図以下と共にその1実施例につき説明する。
The present invention eliminates the above-mentioned drawbacks,
One embodiment thereof will be explained with reference to FIG. 2 and the following figures.

第2図は本発明になるフイードパルス発生回路
の1実施例の回路系統図を示す。同図中、第1図
と同一部分には同一符号を付す。第2図中、入力
端子1にはデイスクの再生時に第1及び第2のト
ラツキング信号fp1,fp2を弁別分離し、それらを
検波後差動増幅器により両者の相対的レベル差に
応じたレベル(すなわち、トラツクずれ量に応じ
たレベル)で、トラツクずれ方向に応じた極性と
されたトラツキング誤差信号が入来し、抵抗R2
を介してスイツチS3の端子S3aに供給され
る。スイツチS3は後述するフリツプフロツプ1
0よりローレベルの制御信号を供給されて端子S
3aと端子S3cを接続し、上記トラツキング誤
差信号を演算増幅器11の反転入力端子に供給す
る。演算増幅器11はその出力端子と反転入力端
子とに両端を接続されたコンデンサC2及び上記
抵抗R2と共にミラー積分回路を構成し、コンデ
ンサC2は上記トラツキング誤差信号の極性に応
じた極性に充電される。
FIG. 2 shows a circuit diagram of one embodiment of the feed pulse generating circuit according to the present invention. In the figure, the same parts as in FIG. 1 are given the same reference numerals. In Fig. 2, input terminal 1 is used to distinguish and separate the first and second tracking signals f p1 and f p2 during disc playback, and after detecting them, a differential amplifier outputs a level corresponding to the relative level difference between the two. (that is, a level corresponding to the amount of track deviation), a tracking error signal whose polarity corresponds to the direction of track deviation is input, and the resistance R 2
is supplied to terminal S3a of switch S3 via. Switch S3 is flip-flop 1, which will be described later.
A low level control signal is supplied from 0 to the terminal S.
3a and terminal S3c are connected, and the tracking error signal is supplied to the inverting input terminal of operational amplifier 11. The operational amplifier 11 constitutes a Miller integration circuit together with the capacitor C 2 and the resistor R 2 whose ends are connected to its output terminal and the inverting input terminal, and the capacitor C 2 is charged to a polarity according to the polarity of the tracking error signal. be done.

ここでフリツプフロツプ10はそのセツト端子
に印加される入力端子5よりのパルスによりセツ
トされるが、このパルスは通常の再生時(ノーマ
ル再生時、フアーストモーシヨン再生時、スロー
モーシヨン再生時など)においては、例えばデイ
スク上の32トラツク再生毎に1個発生するパルス
である。よつてフリツプフロツプ10は例えば32
トラツク再生時(ノーマル再生時では2.1秒毎)
にセツトされる。フリツプフロツプ10のQ端子
出力はスイツチS3,S4に供給されており、Q
端子出力がハイレベルとなるとスイツチS3は端
子S3bと端子S3cとを接続し、コンデンサ
C2に充電された電荷は抵抗R3を介して放電され
る。この演算増幅器11の出力端子に生ずる電圧
はコンパレータ12に供給されて零電位と比較さ
れ、コンパレータ12はコンデンサC2の充電さ
れた極性に応じてハイレベル(0V以上)又はロ
ーレベル(0V以下)でありパルス幅がトラツキ
ング誤差信号により充電されたコンデンサC2
電荷に応じた矩形波を発生し、これをスイツチS
4の端子S4a及び反転検出器13に供給する。
第3図はコンデンサC2の両端電圧の状態を示す。
再生針がデイスクの内周側に大きく傾いていると
きは第3図のの折線に示す如く正極性でその電
圧も高く、時刻t1より放電を始め時刻t3で放電を
終り、このときのコンパレータ12の出力はハイ
レベルでパルス幅はt3−t1の矩形波となる。再生
針が内周側にわずか傾いているときは第3図の折
線の如く電圧も低く放電時間もt2−t1と短かく
コンパレータ12の出力はハイレベルでありパル
ス幅はt2−t1となる。
Here, the flip-flop 10 is set by a pulse from the input terminal 5 applied to its set terminal, but this pulse is not set during normal playback (during normal playback, fast motion playback, slow motion playback, etc.). is a pulse that is generated, for example, once every 32 tracks on the disk are reproduced. Therefore, flip-flop 10 is, for example, 32
During track playback (every 2.1 seconds during normal playback)
is set to The Q terminal output of flip-flop 10 is supplied to switches S3 and S4, and Q
When the terminal output becomes high level, switch S3 connects terminal S3b and terminal S3c and connects the capacitor.
The charge charged in C 2 is discharged through resistor R 3 . The voltage generated at the output terminal of the operational amplifier 11 is supplied to a comparator 12 and compared with zero potential, and the comparator 12 outputs a high level (0V or more) or a low level (0V or less) depending on the charged polarity of the capacitor C2 . generates a rectangular wave whose pulse width corresponds to the charge of the capacitor C2 charged by the tracking error signal, and sends this to the switch S.
4 and the inversion detector 13.
FIG. 3 shows the state of the voltage across capacitor C2 .
When the regeneration needle is tilted greatly toward the inner circumference of the disk, the polarity is positive and the voltage is high, as shown by the broken line in Figure 3, and the discharge begins at time t 1 and ends at time t 3 . The output of the comparator 12 is at a high level and becomes a rectangular wave with a pulse width of t 3 −t 1 . When the regeneration needle is slightly tilted inward, the voltage is low and the discharge time is short, t 2 - t 1 , as shown by the broken line in Figure 3, the output of the comparator 12 is at a high level, and the pulse width is t 2 - t. It becomes 1 .

同様に再生針がデイスクの外周側に傾いている
ときは第3図の折線,に示す如く負極性とな
り、電圧の絶対値は傾きの角度に比例し、コンパ
レータ12の出力はローレベルでパルス幅は夫々
t2−t1,t3−t1となる。反転検出器13は矩形波
がローレベルよりハイレベル又はハイレベルから
ローレベルと反転するとそれを検出し、検出信号
をフリツプフロツプ10のリセツト端子へ供給し
てフリツプフロツプ10をリセツトせしめ、フリ
ツプフロツプ10のQ端子の出力はローレベルと
なる。
Similarly, when the playback needle is tilted toward the outer circumference of the disk, the polarity becomes negative as shown by the broken line in Figure 3, the absolute value of the voltage is proportional to the tilt angle, and the output of the comparator 12 is at a low level with a pulse width. are each
t 2 −t 1 , t 3 −t 1 . The inversion detector 13 detects when the rectangular wave is inverted from a low level to a high level or from a high level to a low level, supplies a detection signal to the reset terminal of the flip-flop 10 to reset the flip-flop 10, and outputs the Q terminal of the flip-flop 10. The output becomes low level.

スイツチS4はフリツプフロツプ10よりハイ
レベルの信号が供給されるとき閉成しローレベル
のとき開成されて、コンパレータ12よりの矩形
波をダイオードD1のアノード及びダイオードD2
のカソードに供給する。ダイオードD1のカソー
ドはスイツチS5の端子S5aに接続されダイオ
ードD2のアノードはスイツチS5の端子S5b
に接続されており、スイツチS5の端子S5cは
入力端子2より供給される制御信号によりフイー
ド送り方向に応じて例えばデイスク内周方向にフ
イード送りする場合は端子S5a,S5cを接続
し、外周方向にフイード送りする場合は端子S5
b,S5cを接続する。これにより上記矩形波は
スイツチS5より例えば内周方向フイード送りの
正極性のフイードパルス又は外周側フイード送り
の負極性のフイードパルスとして取出され出力端
子14より出力される。
The switch S4 is closed when a high level signal is supplied from the flip-flop 10, and is opened when the signal is low level, and connects the rectangular wave from the comparator 12 to the anode of the diode D1 and the diode D2.
supply to the cathode of The cathode of diode D1 is connected to terminal S5a of switch S5, and the anode of diode D2 is connected to terminal S5b of switch S5.
Terminal S5c of switch S5 is connected to terminal S5a and S5c according to the feed direction according to the control signal supplied from input terminal 2. For example, when feed is to be fed in the direction of the inner circumference of the disc, terminals S5a and S5c are connected to feed in the direction of the outer circumference. For feed feed, use terminal S5
b, connect S5c. As a result, the above-mentioned rectangular wave is extracted from the switch S5 as a positive polarity feed pulse for feeding in the inner circumferential direction or a negative polarity feed pulse for feeding in the outer circumferential direction, and is outputted from the output terminal 14.

ここで例えばノーマル再生時において再生針が
外周側に傾いている状態で内周方向にフイード送
りを行なおうとする場合、コンパレータ12から
はローレベル(0V以下)の信号がスイツチS4
及びダイオードD2を介してスイツチS5の端子
S5bへ供給されるが、スイツチS5は端子S5
a,S5cを接続しているため、出力端子14よ
りフイードパルスの出力はなく、フイード送りは
行なわれない。この場合再生針は時間と共に内周
側へトラツキングを行なう。また、バツクワード
再生時において再生針が内周側に傾いている状態
で外周方向にフイード送りを行なう場合は上記と
逆でありその説明を省略する。
For example, during normal playback, when the playback needle is tilted toward the outer circumference and the feed is to be fed in the inner circumferential direction, a low level signal (0V or less) is sent from the comparator 12 to the switch S4.
and is supplied to the terminal S5b of the switch S5 through the diode D2 , but the switch S5 is supplied to the terminal S5b of the switch S5.
Since a and S5c are connected, there is no feed pulse output from the output terminal 14, and feed feeding is not performed. In this case, the regeneration needle tracks toward the inner circumference with time. Furthermore, when performing feed feeding in the outer circumferential direction with the reproduction needle tilted toward the inner circumference during backward reproduction, the above is reversed, and the explanation thereof will be omitted.

また、上記回路ではミラー積分回路を用いるた
めコンデンサC2の静電容量は演算増幅器の増幅
度をAとすると第1図示のコンデンサC1の静電
容量の1/A(つまりC2=C1/A)でよく、形状
も小さくなり安価となる。
Furthermore, since the above circuit uses a Miller integration circuit, the capacitance of capacitor C 2 is 1/A of the capacitance of capacitor C 1 shown in the first diagram (that is, C 2 = C 1 /A) is sufficient, the size is small and the cost is low.

上述の如く、本発明になるフイードパルス発生
回路は、トラツキング誤差信号により充電される
コンデンサを有するミラー積分回路と、コンデン
サが放電するとき放電方向に対応した極性であり
放電時間に対応したパルス幅の矩形波を発生する
回路と、フイード開始を指示する信号を供給され
るとコンデンサを充電し矩形波の極性が反転する
とコンデンサが放電するよう切換える第1のスイ
ツチと、再生素子の移送方向に応じて矩形波の正
極性側又は負極性側のいずれかを取出しフイード
パルスとする整流回路と、第1のスイツチと連動
してコンデンサが放電するとき矩形波を整流回路
に供給する第2のスイツチとよりなるため、コン
デンサの静電容量が小さくてすみ、不必要なフイ
ードパルスを発生しない等の特長を有するもので
ある。
As described above, the feed pulse generating circuit according to the present invention includes a Miller integrating circuit having a capacitor charged by a tracking error signal, and a rectangular pulse having a polarity corresponding to the discharge direction and a pulse width corresponding to the discharge time when the capacitor discharges. A circuit that generates a wave, a first switch that charges a capacitor when supplied with a signal instructing to start the feed, and discharges the capacitor when the polarity of the rectangular wave is reversed; It consists of a rectifier circuit that extracts either the positive or negative polarity side of the wave and uses it as a feed pulse, and a second switch that works in conjunction with the first switch to supply a rectangular wave to the rectifier circuit when the capacitor discharges. , the electrostatic capacitance of the capacitor is small, and unnecessary feed pulses are not generated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のフイードパルス発生回路の1例
の回路系統図、第2図は本発明になるフイードパ
ルス発生回路の1実施例の回路系統図、第3図は
第2図示のコンデンサC2の電圧状態を示す図で
ある。 1,2,5……入力端子、3,6……増幅器、
4……パルス幅変調器、7,14……出力端子、
10……フリツプフロツプ、11……演算増幅
器、12……コンパレータ、13……反転検出
器、S1〜S5……スイツチ、R1〜R3……抵抗、
C1,C2……コンデンサ、D1,D2……ダイオード。
Fig. 1 is a circuit diagram of an example of a conventional feed pulse generation circuit, Fig. 2 is a circuit diagram of an embodiment of the feed pulse generation circuit according to the present invention, and Fig. 3 is a voltage of capacitor C 2 shown in Fig. 2 . It is a figure showing a state. 1, 2, 5...input terminal, 3, 6...amplifier,
4... Pulse width modulator, 7, 14... Output terminal,
10...Flip-flop, 11...Operation amplifier, 12...Comparator, 13...Inversion detector, S1 to S5...Switch, R1 to R3 ...Resistance,
C 1 , C 2 ... Capacitor, D 1 , D 2 ... Diode.

Claims (1)

【特許請求の範囲】[Claims] 1 円盤状情報記録媒体の既記録信号をピツクア
ツプ再生する再生素子を該記録媒体の半径方向に
移送させるため該再生素子のトラツキング誤差信
号の直流分に応じたパルス幅のフイードパルスを
発生する回路において、該トラツキング誤差信号
により充電されるコンデンサを有するミラー積分
回路と、該コンデンサが放電するとき放電方向に
対応した極性であり放電時間に対応したパルス幅
の矩形波を発生する回路と、フイード開始を指示
する信号を供給されると該コンデンサを充電し該
矩形波の極性が反転すると該コンデンサが放電す
るよう切換える第1のスイツチと、該再生素子の
移送方向に応じて該矩形波の正極性側又は負極性
側のいずれかを取出しフイードパルスとする整流
回路と、該第1のスイツチと連動して該コンデン
サが放電するとき該矩形波を該整流回路に供給す
る第2のスイツチとよりなることを特徴とするフ
イードパルス発生回路。
1. In a circuit that generates a feed pulse with a pulse width corresponding to the DC component of a tracking error signal of the reproducing element in order to move the reproducing element that picks up and reproduces a recorded signal on a disk-shaped information recording medium in the radial direction of the recording medium, A Miller integration circuit having a capacitor charged by the tracking error signal, a circuit that generates a rectangular wave with a polarity corresponding to the discharge direction and a pulse width corresponding to the discharge time when the capacitor discharges, and a feed start instruction. a first switch that charges the capacitor when it is supplied with a signal and discharges the capacitor when the polarity of the rectangular wave is reversed; A rectifier circuit which extracts one of the negative polarity side as a feed pulse, and a second switch which operates in conjunction with the first switch and supplies the rectangular wave to the rectifier circuit when the capacitor discharges. Feed pulse generation circuit.
JP8625081A 1981-06-04 1981-06-04 Feed pulse generating circuit Granted JPS57200973A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8625081A JPS57200973A (en) 1981-06-04 1981-06-04 Feed pulse generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8625081A JPS57200973A (en) 1981-06-04 1981-06-04 Feed pulse generating circuit

Publications (2)

Publication Number Publication Date
JPS57200973A JPS57200973A (en) 1982-12-09
JPS631671B2 true JPS631671B2 (en) 1988-01-13

Family

ID=13881565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8625081A Granted JPS57200973A (en) 1981-06-04 1981-06-04 Feed pulse generating circuit

Country Status (1)

Country Link
JP (1) JPS57200973A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111327A (en) * 1983-11-18 1985-06-17 Fuji Photo Film Co Ltd Magnetic recording medium

Also Published As

Publication number Publication date
JPS57200973A (en) 1982-12-09

Similar Documents

Publication Publication Date Title
US4543650A (en) Servo system including velocity and phase servo circuits for digital audio record disc reproducing apparatus
JPS5883365A (en) Disk player
JPS631671B2 (en)
US6794922B2 (en) Signal processing circuit integrating pulse widths of an input pulse signal according to polarities
US4841383A (en) Control pulse recording circuit for magnetic recording and reproducing apparatus
US4862294A (en) Disc erasing apparatus for selective erasure of disc tracks
US4551661A (en) Driving apparatus for a recording medium
JPS631662B2 (en)
JP2638821B2 (en) Integral type AD and DA converter
JPH03711B2 (en)
JPH026556Y2 (en)
KR920009099B1 (en) Tacho pulse generating circuit
JPS627631B2 (en)
JP2604701B2 (en) Motor drive control device
JP2680924B2 (en) Control coding circuit
JP2925807B2 (en) Track crossing detection signal forming circuit for optical information recording medium
JPS62252563A (en) Magnetic recording and reproducing device
JPH0237183Y2 (en)
US4278846A (en) Video disc locked groove clearance system
JPS631668B2 (en)
JPS6216262A (en) Control pulse recording circuit
JPS6346891B2 (en)
JPS6241389Y2 (en)
KR900006961B1 (en) Control system of rotating speep and phase of disk
JPS58182171A (en) Reproducing device for discoid recording medium