JPS6316712A - Timing automatic correcting method for pulse generator - Google Patents

Timing automatic correcting method for pulse generator

Info

Publication number
JPS6316712A
JPS6316712A JP61161404A JP16140486A JPS6316712A JP S6316712 A JPS6316712 A JP S6316712A JP 61161404 A JP61161404 A JP 61161404A JP 16140486 A JP16140486 A JP 16140486A JP S6316712 A JPS6316712 A JP S6316712A
Authority
JP
Japan
Prior art keywords
delay
output
adjusting device
frequency
pulse generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61161404A
Other languages
Japanese (ja)
Inventor
Hideo Matsui
秀夫 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61161404A priority Critical patent/JPS6316712A/en
Publication of JPS6316712A publication Critical patent/JPS6316712A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

PURPOSE:To attain the inexpensive method with high accuracy by using a ring oscillator oscillating a timing delay quantity and detecting the delay quantity from the change in the oscillated frequency so as to eliminate the need for a linear change in the delay of a delay adjusting device. CONSTITUTION:A ring oscillation control section 6 building-in a frequency counter is provided between an output of a delay adjusting device 4 and an input of the device 4 via a switch 5, an output of the delay adjusting device 4 is fed back to the input to form a ring oscillation circuit, and its oscillated frequency is measured by a frequency counter to calculate the timewise delay accurately based on the measurement. At this time, to feed back the output of the delay adjusting device 4 to its input, it has only to be executed with further delay or pulse width shaping as required. Further, since the switch 5 is not normally thrown to the position of the frequency divider 3, the feedback path is used only when the delay of the delay adjusting device 4 is measured.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ICテスタ等の多数のパルス発生器を内蔵
する装置においてこれら多数のタイミング調整を自動的
に行なうパルス発生器のタイミング自動補正方法に関し
、特に電子的なパルス発生器においてその時間的な遅れ
を制御する遅れ調整器の遅れ量を正確に測定することに
より、必要な遅れ時間を作り出す方法に関するものであ
る。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention provides a pulse generator timing automatic correction method for automatically adjusting the timing of a large number of pulse generators in a device such as an IC tester that incorporates a large number of pulse generators. In particular, the present invention relates to a method of creating a necessary delay time by accurately measuring the amount of delay of a delay adjuster that controls the time delay in an electronic pulse generator.

〔従来の技術〕[Conventional technology]

従来、一般的なICテスタなどで用いられるパルス発生
器(タイミング発生器ともいう)においては、そのブロ
ック構成を第2図に示すように、コントローラ1と、水
晶振動子を用いた発振器2と、分周器3と、遅れ調整器
4を備える。そして、コントローラ1により分局器3の
設定を行ない、発振器2から出力される第3図(b)に
示す周期パルス8をスタート信号として、同図(&)に
示す発振信号7を分局器3にて分周したうえ(カウント
ダウンさせO値にする)、同図(e)に示す分局パルス
9を、発生させるべきタイミングに最も近いタイミング
信号として発生させる。次いで、その信号を遅れ調整器
4に入力し、この中でディレィラインなどを通すことに
より、第3図(d)に示すような所望の出力パルス10
を作り出すものとなっている。
Conventionally, a pulse generator (also called a timing generator) used in a general IC tester etc. has a block configuration as shown in FIG. 2, which includes a controller 1, an oscillator 2 using a crystal resonator, It includes a frequency divider 3 and a delay adjuster 4. Then, the controller 1 sets the branching device 3, and using the periodic pulse 8 shown in FIG. 3(b) outputted from the oscillator 2 as a start signal, the oscillation signal 7 shown in the figure (&) is sent to the dividing device 3. After dividing the frequency (counting down to O value), the division pulse 9 shown in FIG. Next, the signal is input to the delay adjuster 4, and by passing it through a delay line or the like, the desired output pulse 10 as shown in FIG. 3(d) is obtained.
It is designed to create

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、従来のこのようなタイミング発生方法では、分
周器3の出力までは、タイミング精度が非常に良いが、
遅れ調整器4を通すと、この精度が悪くなる。すなわち
、分周器3は水晶発振器の出力などを分周すると、精度
は±0.001%以下にできるが、遅れ調整器4はディ
レィラインなどを通すため、微調整したとしても、±1
%以上になってしまう。また、温度変動に対しても弱い
ものになる、という問題点があった。
However, with this conventional timing generation method, the timing accuracy is very good up to the output of the frequency divider 3, but
If the signal is passed through the delay adjuster 4, this accuracy will deteriorate. In other words, if the frequency divider 3 divides the output of a crystal oscillator, the accuracy can be kept below ±0.001%, but the delay adjuster 4 passes a delay line, etc., so even if finely adjusted, the accuracy will be ±1%.
% or more. Additionally, there was a problem in that it was vulnerable to temperature fluctuations.

この発明は上記のような問題点を解消するためになされ
たもので、タイミング設定精度を±0.01以下に良く
することができ、@調整作業を無くし、かつタイミング
安定度をも向上させることを目的とする。
This invention was made to solve the above-mentioned problems, and it is possible to improve the timing setting accuracy to ±0.01 or less, eliminate @adjustment work, and improve timing stability. With the goal.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

この発明に係るパルス発生器のタイミング自動補正方法
は、タイミング発生部の遅れ調整器の出力をそれの入力
部にフィードバックさせてリング発振回路を形成し、こ
のリング発振回路の発振周波数から時間的な遅れ量を正
確に算出することにより、この遅れ量を必要な遅れ時間
に最も近くなるべく調整して、タイミング信号を出力す
るようにしたものである。
In the automatic timing correction method for a pulse generator according to the present invention, a ring oscillation circuit is formed by feeding back the output of a delay adjuster of a timing generation section to its input section, and a temporal difference is determined from the oscillation frequency of this ring oscillation circuit. By accurately calculating the amount of delay, the amount of delay is adjusted to be as close to the required delay time as possible, and the timing signal is output.

〔作用〕[Effect]

この発明におけるフィードバック経路は、遅れ調整器を
含んだリング発振回路を形成させることによシ、容易に
遅れ量の計測が高精度で行なえる。
By forming the feedback path in the present invention as a ring oscillation circuit including a delay adjuster, the amount of delay can be easily measured with high precision.

〔実施例〕〔Example〕

以下、この発明の一実施例を第1図について説明する。 An embodiment of the present invention will be described below with reference to FIG.

第1図の実施例では、パルス発生器全体をコントロール
するコントローラ1と、一定周期の発振信号を発生する
と共にその発振信号を基に一定周期の周期パルスも出力
する発振器2と、カウンタからなる分周器3と、遅れ調
整器4とから構成される点は、第2図に示す従来例のも
のと同様であるが、遅れ調整器4の入力部と出力部との
間に、切換器5を介して周波数カウンタを内蔵したリン
グ発振制御部6を設け、遅れ調整器4の出力をその入力
部にフィードバックさせてリング発振回路を形成するこ
とにより、その発振周波数を上記周波数カウンタにて測
定し、それに基づき時間的な遅れ量を正確に算出するも
のとなっている。
In the embodiment shown in FIG. 1, a controller 1 that controls the entire pulse generator, an oscillator 2 that generates an oscillation signal with a constant period and also outputs periodic pulses with a constant period based on the oscillation signal, and a counter. The construction of a frequency converter 3 and a delay adjuster 4 is similar to that of the conventional example shown in FIG. A ring oscillation control section 6 with a built-in frequency counter is provided through the circuit, and the output of the delay adjuster 4 is fed back to its input section to form a ring oscillation circuit, so that the oscillation frequency can be measured by the frequency counter. , based on which the amount of time delay is accurately calculated.

この時、遅れ調整器4の出力をそれの入力部にフィード
バックさせるには、必要に応じて更に遅らせたシ、パル
ス幅整形なども行なってフィードバックさせてもよい。
At this time, in order to feed back the output of the delay adjuster 4 to its input section, it may be further delayed and pulse width shaping may be performed as necessary.

また、このフィードバック経路は、通常は切換器5を分
局器3側に接続して使用せず、遅れ調整器4の遅れ量を
測定するときにのみ使用するものである。なお、図中、
同一符号は同一または相当部分を示している。
Further, this feedback path is not normally used by connecting the switching device 5 to the branching device 3 side, but is used only when measuring the amount of delay of the delay adjuster 4. In addition, in the figure,
The same reference numerals indicate the same or equivalent parts.

との実施例のパルス発生器の動作は、基本的には上述し
た従来と同様に、コントローラ1によシ分周器3の設定
を行ない、発掘器2から出力される周期パルス8(第3
図(b))をスタート信号としてその発振信号T(同図
(a))を分周する。すると。
The operation of the pulse generator of the embodiment is basically the same as the conventional one described above, in which the frequency divider 3 is set by the controller 1, and the periodic pulse 8 (third
The frequency of the oscillation signal T (FIG. 3(a)) is divided using FIG. 2(b) as a start signal. Then.

これら発振信号7と周期パルス8とにより分局器3にて
目的とするタイミングに近い分周パルス9(同図(C)
)を作り出したうえ、さらに遅れ調整器4を通すことく
よシ、目的のタイミング出力パルス10(同図(d))
を作)出すのである。
These oscillation signals 7 and periodic pulses 8 are used in the divider 3 to generate a frequency-divided pulse 9 close to the desired timing ((C) in the same figure).
) and then pass it through the delay adjuster 4 to obtain the desired timing output pulse 10 ((d) in the same figure).
(produced).

ところで、遅れ調整器4の遅れ量を測定するに際しては
、遅れ調整器4はコントローラ1によシコントロールさ
れ、適当な遅れ量を作9だすが。
By the way, when measuring the amount of delay of the delay adjuster 4, the delay adjuster 4 is controlled by the controller 1 to create an appropriate amount of delay.

どのような設定をしたときに、どれ程の遅れを生じるか
が、正確に分っていないと、精度よく設定することがで
きない。そこで、遅れ調整器4の入力を切換器5により
リング発振制御部6に接続し、リング発振を起させる。
If you don't know exactly how much delay will be caused by what settings, you won't be able to make accurate settings. Therefore, the input of the delay adjuster 4 is connected to the ring oscillation control section 6 through the switch 5 to cause ring oscillation.

例えば100nsecの周期で発振していれば、リング
発振制御部6に内蔵された周波数カウンタはIOMI(
zと計測される。よって、遅れ調整器4の遅れ量を少し
動かしてみて、9.99900MHzと計測されれば1
周期では、100゜01on(8)となり、10pe遅
れが増えたことになる。
For example, if it oscillates with a period of 100 nsec, the frequency counter built in the ring oscillation control unit 6 will
It is measured as z. Therefore, try slightly changing the delay amount of the delay adjuster 4, and if it is measured as 9.99900MHz, it is 1.
The period is 100°01on(8), which means that the delay has increased by 10pe.

このようにして、上記実施例によると、容易に高精度で
遅れ量を測定することができるため、遅れ調整量4をす
べて測定しておけば、所望の遅れを出力したいときに、
その測定データを基に、一番近い遅れ量に設定すること
が可能となる。
In this way, according to the above embodiment, it is possible to easily measure the amount of delay with high precision, so if all delay adjustment amounts 4 are measured, when a desired delay is to be output,
Based on the measured data, it is possible to set the delay amount to the closest value.

なお、上記実施例ではパルス発生器のタイミング調整方
法について説明したが、その他の電子機器のタイミング
調整方法であってもよく、上記実施例と同様の効果を奏
する。
Although the above embodiment describes a timing adjustment method for a pulse generator, a timing adjustment method for other electronic devices may be used, and the same effects as in the above embodiment can be achieved.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、タイミングの遅れ量
をリング発振させ、その発振周波数の変化から遅れ量を
検出できる構成としたので、遅れ調整器の遅れ量は、直
線的に変化する必要がなく、装置が安価にでき、また精
度の高いものが得られる効果がある。
As described above, according to the present invention, since the timing delay amount is ring-oscillated and the delay amount can be detected from the change in the oscillation frequency, the delay amount of the delay adjuster does not need to change linearly. This has the advantage that the device can be made at low cost and highly accurate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるパルス発生器のタイ
ミング発生のブロック図、第2図は従来のパルス発生器
のタイミング発生のブロック図。 第3図は第1図ならびに第2図の動作説明に供するタイ
ミングチャートである。 1・・・・コントローラ、2・・・・発振器、3・・・
・分周器、4・・・・遅れ調整器、5・・・・切換器、
6・・・・周波数カウンタ内蔵のリング発振制御部。
FIG. 1 is a block diagram of timing generation in a pulse generator according to an embodiment of the present invention, and FIG. 2 is a block diagram of timing generation in a conventional pulse generator. FIG. 3 is a timing chart for explaining the operations of FIGS. 1 and 2. FIG. 1... Controller, 2... Oscillator, 3...
・Frequency divider, 4...delay adjuster, 5...switcher,
6...Ring oscillation control section with built-in frequency counter.

Claims (1)

【特許請求の範囲】[Claims] 電子的なパルス発生器においてその時間的な遅れを制御
する遅れ調整器の遅れ量を正確に測定し、必要な遅れ時
間を作り出す方法において、前記遅れ調整器の出力をそ
れの入力部にフィードバックさせてリング発振回路を形
成し、このリング発振回路の発振周波数から時間的な遅
れ量を正確に算出することにより、この遅れ量を必要な
遅れ時間に最も近くなるべく調整して、タイミング信号
を出力することを特徴とするパルス発生器のタイミング
自動補正方法。
A method for accurately measuring the amount of delay in a delay adjuster that controls the time delay of an electronic pulse generator and creating a necessary delay time, the output of the delay adjuster being fed back to its input. A ring oscillation circuit is formed using the ring oscillation circuit, and by accurately calculating the amount of time delay from the oscillation frequency of this ring oscillation circuit, the amount of delay is adjusted as close as possible to the required delay time, and a timing signal is output. A pulse generator timing automatic correction method characterized by:
JP61161404A 1986-07-09 1986-07-09 Timing automatic correcting method for pulse generator Pending JPS6316712A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61161404A JPS6316712A (en) 1986-07-09 1986-07-09 Timing automatic correcting method for pulse generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61161404A JPS6316712A (en) 1986-07-09 1986-07-09 Timing automatic correcting method for pulse generator

Publications (1)

Publication Number Publication Date
JPS6316712A true JPS6316712A (en) 1988-01-23

Family

ID=15734444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61161404A Pending JPS6316712A (en) 1986-07-09 1986-07-09 Timing automatic correcting method for pulse generator

Country Status (1)

Country Link
JP (1) JPS6316712A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7460674B2 (en) 2002-11-14 2008-12-02 Victor Company Of Japan, Ltd. Audio effector circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7460674B2 (en) 2002-11-14 2008-12-02 Victor Company Of Japan, Ltd. Audio effector circuit

Similar Documents

Publication Publication Date Title
JP3499051B2 (en) Timing signal generation circuit
JPS5814622A (en) Delaying circuit
KR100235386B1 (en) Delay time measuring method and random pulse array generating circuit
DE3370205D1 (en) Device for measuring pulse periods
US4754163A (en) Pulse generator with adjustable pulse frequency, pulse width and pulse delay
KR20030074113A (en) Frequency measurement circuit
JPS6316712A (en) Timing automatic correcting method for pulse generator
KR19990007430A (en) Measurement and compensation method of inaccurate clock signal
JPH0424667B2 (en)
JPH0323707Y2 (en)
JPH0534412A (en) Timing generator
JPS5486256A (en) Frequency control circuit
US4497211A (en) Circuit for generating sawtooth shaped pulses for ultrasonic instruments
SU683004A2 (en) Time delay shaper
SU562654A1 (en) Automatic control system of the mining machine
GB2077963A (en) Electronic timepiece
KR20000045995A (en) Speed measuring method of tachometer
JPH06188700A (en) Calibration system for variable delay circuit
SU1388815A1 (en) Low-frequency output pickup signal meter
SU733875A1 (en) Apparatus for automatic adjusting of machine tool and monitoring cutting tool wear
JPH04103238A (en) Phase hold circuit
SU881992A1 (en) Device for discrete varying of signal phase
SU1370646A1 (en) Time interval calibrator
SU661754A1 (en) Shaper for phase meter
SU1367139A1 (en) Calibrator generator of time intervals