JPH0424667B2 - - Google Patents

Info

Publication number
JPH0424667B2
JPH0424667B2 JP60288933A JP28893385A JPH0424667B2 JP H0424667 B2 JPH0424667 B2 JP H0424667B2 JP 60288933 A JP60288933 A JP 60288933A JP 28893385 A JP28893385 A JP 28893385A JP H0424667 B2 JPH0424667 B2 JP H0424667B2
Authority
JP
Japan
Prior art keywords
pulse
output
circuit
oscillation
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60288933A
Other languages
Japanese (ja)
Other versions
JPS62147371A (en
Inventor
Hiroshi Tsukahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP60288933A priority Critical patent/JPS62147371A/en
Publication of JPS62147371A publication Critical patent/JPS62147371A/en
Publication of JPH0424667B2 publication Critical patent/JPH0424667B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はゲート論理回路などの被測定デバイ
スに入力パルスを与えた時に、出力パルスのパル
ス幅が入力パルス幅に対し変化する場合における
その出力パルス幅を測定するパルス幅測定器に関
する。
Detailed Description of the Invention "Industrial Application Field" This invention relates to the output of a device under test such as a gate logic circuit when the pulse width of the output pulse changes with respect to the input pulse width when an input pulse is applied to the device under test. This invention relates to a pulse width measuring device that measures pulse width.

「従来の技術」 従来のこの種のパルス幅測定器は第7図に示す
ように、入力パルス11を駆動回路12を通じて
ゲート論理回路などの被測定デバイス13へ入力
し、その被測定デバイス13の出力パルスをD形
フリツプフロツプ14のデータ端子Dへ供給し、
そのフリツプフロツプ14のクロツク端子CKに
ストローブパルスを入力し、そのストローブパル
スの位相を順次変化し、フリツプフロツプ14の
Q出力が最初に反転した点と、次に反転した点と
のストローブパルスの位相差から、被測定デバイ
ス13の出力パルス幅を測定していた。
``Prior Art'' As shown in FIG. 7, a conventional pulse width measuring instrument of this type inputs an input pulse 11 to a device under test 13 such as a gate logic circuit through a drive circuit 12, and measures the value of the device under test 13. supplying the output pulse to the data terminal D of the D-type flip-flop 14;
A strobe pulse is input to the clock terminal CK of the flip-flop 14, and the phase of the strobe pulse is sequentially changed, and the phase difference between the strobe pulse between the point where the Q output of the flip-flop 14 is first inverted and the point where it is next inverted is calculated. , the output pulse width of the device under test 13 was measured.

「この発明が解決しようとする問題点」 この従来のパルス幅測定器においては、駆動回
路12より被測定デバイス13へ入力するパルス
幅の精度、フリツプフロツプ14に入力するスト
ローブパルスの位相設定分解能、直線性などの誤
差要因が大きく、得られるパルス幅測定精度に限
界があつた。
"Problems to be Solved by the Invention" In this conventional pulse width measuring instrument, the accuracy of the pulse width input from the drive circuit 12 to the device under test 13, the phase setting resolution of the strobe pulse input to the flip-flop 14, the linear The accuracy of pulse width measurement that can be obtained is limited due to large error factors such as

「問題点を解決するための手段」 この発明によればエツジトリガ単安定マルチバ
イブレータの出力パルスが被測定デバイスへ供給
され、その被測定デバイスの出力パルスの立上り
と同期した前縁をもつパルスと、立下りと同期し
た前縁をもつパルスとを立上り立下り選択回路で
選択して上記単安定マルチバイブレータへトリガ
パルスとして与え発振ループを構成する。その立
上りと同期したパルスによる発振周期と、立下り
と同期したパルスによる発振周期とを周期測定器
で測定し、その各測定値の差を演算して測定パル
ス幅を得る。
"Means for Solving the Problem" According to the present invention, an output pulse of an edge-triggered monostable multivibrator is supplied to a device under test, and a pulse having a leading edge synchronized with the rise of the output pulse of the device under test, A pulse having a leading edge synchronized with the falling edge is selected by a rising/falling selection circuit and is applied as a trigger pulse to the monostable multivibrator to form an oscillation loop. The oscillation period of the pulse synchronized with the rising edge and the oscillation period of the pulse synchronized with the falling edge are measured with a period measuring device, and the difference between the measured values is calculated to obtain the measured pulse width.

「実施例」 第1図はこの発明によるパルス幅測定器の原理
を示す。エツジトリガ単安定マルチバイブレータ
15の出力パルスが被測定デバイス13へ供給さ
れ、被測定デバイス13の出力は立上り立下り選
択回路としての排他的論理和回路16の一方の入
力側へ供給され、排他的論理和回路16の出力は
単安定マルチバイブレータ15のトリガパルスと
して供給される。排他的論理和回路16の他方の
入力側には端子17から選択信号が入力される。
Embodiment FIG. 1 shows the principle of a pulse width measuring device according to the present invention. The output pulse of the edge-triggered monostable multivibrator 15 is supplied to the device under test 13, and the output of the device under test 13 is supplied to one input side of an exclusive OR circuit 16 as a rising/falling selection circuit, and The output of the sum circuit 16 is supplied as a trigger pulse to the monostable multivibrator 15. A selection signal is input from a terminal 17 to the other input side of the exclusive OR circuit 16.

この構成において端子17の選択信号を低レベ
ルにすると、被測定デバイス13の出力パルスは
排他的論理和回路16をそのまま通過する。よつ
てその通過パルスの前縁で単安定マルチバイブレ
ータ15がトリガされる。従つて単安定マルチバ
イブレータ15に対し、一度トリガを与えると被
測定デバイス13の出力パルスの前縁で単安定マ
ルチバイブレータ15がトリガされることが繰返
され、出力パルスの立上りと同期したパルスの発
振ループが構成される。
In this configuration, when the selection signal at the terminal 17 is set to a low level, the output pulse from the device under test 13 passes through the exclusive OR circuit 16 as is. The monostable multivibrator 15 is therefore triggered at the leading edge of the passing pulse. Therefore, once a trigger is applied to the monostable multivibrator 15, the monostable multivibrator 15 is repeatedly triggered at the leading edge of the output pulse of the device under test 13, and the pulse oscillation is synchronized with the rising edge of the output pulse. A loop is constructed.

端子17の選択信号を高レベルにすると、被測
定デバイス13の出力パルスは排他的論理和回路
16で極性が反転されるため、被測定デバイス1
3の出力パルスの立下りと同期したパルスの発振
ループが構成される。これら立上りと同期したパ
ルスの発振周期と、立下りと同期したパルスの発
振周期とがそれぞれ周期測定器18で測定され、
その両測定周期の差が求まる出力パルスの幅とな
る。
When the selection signal of the terminal 17 is set to high level, the polarity of the output pulse of the device under test 13 is inverted by the exclusive OR circuit 16, so that the output pulse of the device under test 13 is reversed in polarity.
A pulse oscillation loop synchronized with the falling edge of the output pulse No. 3 is constructed. The oscillation period of the pulse synchronized with the rising edge and the oscillation period of the pulse synchronized with the falling edge are each measured by a period measuring device 18,
The difference between the two measurement periods becomes the width of the output pulse.

第2図はこの発明の実施例を示す。端子21か
ら起動パルスをオア回路22を通じて単安定マル
チバイブレータ15へ供給するように構成され
る。この単安定マルチバイブレータ15の出力は
被測定デバイス13へ供給される。この例では被
測定デバイス13を通じる発振ループとこれを通
じない発振ループとを切替え構成できるようにし
た場合で、データセレクタ23により被測定デバ
イス13の出力と単安定マルチバイブレータ15
の出力との一方を選択して出力するようにされ
る。そのデータセレクタ23に対する制御信号は
端子24よりデータセレクタ23に与える。
FIG. 2 shows an embodiment of the invention. It is configured to supply a starting pulse from the terminal 21 to the monostable multivibrator 15 through the OR circuit 22. The output of this monostable multivibrator 15 is supplied to the device under test 13. In this example, the oscillation loop that passes through the device under test 13 and the oscillation loop that does not pass therethrough can be configured to be switched.
The output is selected and outputted. A control signal for the data selector 23 is applied to the data selector 23 from a terminal 24.

データセレクタ23の出力は立上り立下り選択
回路25へ供給される。立上り立下り選択回路2
5内においてその入力パルスはパルス幅拡大回路
26によりパルス幅が拡大される場合である。つ
まりデータセレクタ23の出力はオア回路27へ
直接供給されると共に遅延回路28を通じてオア
回路27へ供給される。遅延回路28はその入力
パルス幅よりは短かい遅延量をもつ、従つてオア
回路27の出力は遅延回路28の遅延量だけパル
ス幅が拡大されたものとなる。
The output of the data selector 23 is supplied to a rising/falling selection circuit 25. Rising/falling selection circuit 2
5, the pulse width of the input pulse is expanded by the pulse width expansion circuit 26. That is, the output of the data selector 23 is directly supplied to the OR circuit 27 and also supplied to the OR circuit 27 through the delay circuit 28. The delay circuit 28 has a delay amount shorter than the input pulse width, so the output of the OR circuit 27 has a pulse width expanded by the delay amount of the delay circuit 28.

オア回路27の出力とその反転出力とはアンド
回路31,32へそれぞれ供給される。端子17
の選択信号が直接アンド回路31へ供給されると
共に反転回路33を通じてアンド回路32へ供給
される。アンド回路31の出力は、遅延回路28
の遅延量と等しい遅延量の遅延回路34を通じて
オア回路35へ供給され、アンド回路32の出力
は直接オア回路35へ供給される。
The output of the OR circuit 27 and its inverted output are supplied to AND circuits 31 and 32, respectively. terminal 17
The selection signal is directly supplied to the AND circuit 31 and also supplied to the AND circuit 32 through the inverting circuit 33. The output of the AND circuit 31 is output from the delay circuit 28
The output of the AND circuit 32 is supplied directly to the OR circuit 35 through a delay circuit 34 having a delay amount equal to the delay amount of .

オア回路35の出力、つまり立上り立下り選択
回路25の出力はゲート36を通じてオア回路2
2へ供給される。ゲート36には端子37を通じ
て発振ループ遮断信号が供給される。立上り立下
り選択回路25の出力は周期測定器18へも供給
される。
The output of the OR circuit 35, that is, the output of the rising/falling selection circuit 25, is passed through the gate 36 to the OR circuit 2.
2. An oscillation loop cutoff signal is supplied to the gate 36 through a terminal 37. The output of the rising/falling selection circuit 25 is also supplied to the period measuring device 18 .

第2図の構成において電源スイツチをオンにす
ると、例えば第3図Aに示すように立上り立下り
選択回路25の出力側にパルスfpが発生すること
があり、このパルスがゲート36を通じ、更にオ
ア回路22を通じて単安定マルチバイブレータ1
5をトリガすると、寄生発振が生じる。従つて第
3図Bに示すように電源スイツチを投入してから
前記寄生発振の周期よりも長い期間は、端子37
に発振ループ遮断信号を低レベルで与えて、ゲー
ト36を閉じ、発振ループを遮断する。その後、
第3図Cに示すように端子21に、例えば発振ル
ープ遮断信号の後縁でトリガされる起動パルスを
与える。この起動パルスにより単安定マルチバイ
ブレータ15、被測定データセレクタ13を含む
ループにパルス発振が発生する。
When the power switch is turned on in the configuration shown in FIG. 2, a pulse f p may be generated on the output side of the rising/falling selection circuit 25 as shown in FIG. 3A, for example, and this pulse passes through the gate 36 and further Monostable multivibrator 1 through OR circuit 22
5 causes parasitic oscillations. Therefore, as shown in FIG. 3B, for a period longer than the period of the parasitic oscillation after the power switch is turned on, the terminal 37
An oscillation loop cutoff signal is applied at a low level to close the gate 36 and cut off the oscillation loop. after that,
As shown in FIG. 3C, a starting pulse is applied to terminal 21, which is triggered, for example, by the trailing edge of the oscillation loop cutoff signal. This activation pulse generates pulse oscillation in a loop including the monostable multivibrator 15 and the data under test selector 13.

また端子17の選択信号を高レベルにしておく
と、被測定デバイス13の出力パルスの立上りと
同期したパルスで発振が発生する。すなわち端子
21からの第4図Aに示す起動パルスにより単安
定マルチバイブレータ15がトリガされ、その出
力に第4図Bに示すパルスが得られ、これが被測
定デバイス13に入力され、その出力パルスは例
えば第4図Cに示すようになる。データセレクタ
23は被測定デバイス13の出力パルスを選択す
るように端子24に制御信号が与えられているも
のとする。従つて被測定デバイス13の出力パル
スがパルス幅拡大回路26へ供給され、その出力
に第4図Dに示すようにパルス幅が大とされたパ
ルスが得られ、その出力はアンド回路31を通
じ、更に遅延回路34を通じて第4図Eに示す遅
延パルスとなり、これはオア回路35を通じ第4
図Fに示すパルスとしてゲート36へ供給され、
これよりオア回路22を通じて単安定マルチバイ
ブレータ15がトリガされる。従つて再び同様の
ことが繰返され、パルス発振状態となる。これは
被測定デバイス13の出力パルスの立上りと同期
したパルスの発振であり、この発振周期T1が周
期測定器18で測定される。
Furthermore, when the selection signal at the terminal 17 is set to a high level, oscillation occurs with a pulse synchronized with the rise of the output pulse of the device under test 13. That is, the monostable multivibrator 15 is triggered by the starting pulse shown in FIG. 4A from the terminal 21, and the pulse shown in FIG. 4B is obtained at its output, which is input to the device under test 13, and its output pulse is For example, as shown in FIG. 4C. It is assumed that a control signal is applied to the terminal 24 of the data selector 23 so as to select the output pulse of the device under test 13. Therefore, the output pulse of the device under test 13 is supplied to the pulse width expansion circuit 26, and a pulse with an increased pulse width as shown in FIG. Further, it passes through the delay circuit 34 to become a delayed pulse as shown in FIG.
supplied to the gate 36 as a pulse shown in Figure F;
This triggers the monostable multivibrator 15 through the OR circuit 22. Therefore, the same process is repeated again, resulting in a pulse oscillation state. This is a pulse oscillation that is synchronized with the rise of the output pulse of the device under test 13, and the oscillation period T1 is measured by the period measuring device 18.

次に端子17の選択信号を低レベルにし、端子
21に第5図Aに示すように起動パルスを与える
と、同様にして単安定マルチバイブレータ15か
ら第5図Bに示す出力が得られ、被測定デバイス
13の出力パルスは第5図Cに示すようになり、
この出力パルスはデータセレクタ23を通じてパ
ルス幅拡大回路26へ供給され、その反転出力は
第5図Gに示すようになり、この反転出力はアン
ド回路32を通じ第5図Hに示すようなパルスと
なり、更にオア回路35を通じて第5図Iに示す
パルスとなつてゲート36へ帰還される。従つて
被測定デバイス13の立下りと同期したパルスの
発振状態となり、その発振周期T2が周波数測定
器18で測定される。
Next, when the selection signal at the terminal 17 is set to a low level and a starting pulse is applied to the terminal 21 as shown in FIG. 5A, the output shown in FIG. 5B is obtained from the monostable multivibrator 15 in the same way. The output pulse of the measuring device 13 is as shown in FIG. 5C,
This output pulse is supplied to the pulse width expansion circuit 26 through the data selector 23, and its inverted output becomes as shown in FIG. 5G. This inverted output passes through the AND circuit 32 and becomes a pulse as shown in FIG. 5H. Furthermore, it is fed back to the gate 36 through the OR circuit 35 as a pulse shown in FIG. 5I. Therefore, a pulse is oscillated in synchronization with the falling edge of the device under test 13, and the oscillation period T2 is measured by the frequency measuring device 18.

第4図、第5図に示すように、単安定マルチバ
イブレータ15の出力の立上りが被測定パルス1
3で遅延される量をτ1、パルス幅拡大回路26の
遅延量をτ2、アンド回路31,32の各遅延量を
τ3、遅延回路28及び34の各遅延量をτ4、オア
回路35の遅延量をτ5、ゲート36及びオア回路
22による遅延量をτ6、被測定デバイス13の出
力パルス幅を△Tとすると、周期T1は T1=τ1+τ2+τ3+τ4+τ5+τ6 となり、周期T2は T2=τ1+τ2+τ3+τ5+τ4+△T+τ6 となる。従つて周期T2と周期T1との差を演算回
路38で演算すると、 T2−T1=△T となり、出力パルスの幅△Tが得られ、その幅△
Tは表示器39に表示される。
As shown in FIGS. 4 and 5, the rising edge of the output of the monostable multivibrator 15 corresponds to the measured pulse 1.
3, the delay amount of the pulse width expansion circuit 26 is τ 2 , each delay amount of AND circuits 31 and 32 is τ 3 , each delay amount of delay circuits 28 and 34 is τ 4 , OR circuit 35, the delay amount due to the gate 36 and the OR circuit 22 is τ 6 , and the output pulse width of the device under test 13 is ΔT, the period T 1 is T 1 = τ 1 + τ 2 + τ 3 + τ 456 , and the period T 2 becomes T 212354 +△T+τ 6 . Therefore, when the difference between the period T 2 and the period T 1 is calculated by the calculation circuit 38, T 2 - T 1 = △T, the width △T of the output pulse is obtained, and the width △
T is displayed on the display 39.

端子24に与える制御信号によりデータセレク
タ23から単安定マルチバイブレータ15の出力
パルスを選択するようにし、端子17の選択信号
を高レベルと低レベルとに切替え、それぞれの場
合のパルス発振周期を測定し、その差を求めるこ
とにより単安定マルチバイブレータ15の出力パ
ルス幅を測定することができる。
The output pulse of the monostable multivibrator 15 is selected from the data selector 23 by the control signal applied to the terminal 24, the selection signal of the terminal 17 is switched between high level and low level, and the pulse oscillation period in each case is measured. , the output pulse width of the monostable multivibrator 15 can be measured by finding the difference.

更に端子17を高レベルにした状態でデータセ
レクタ23から被測定デバイス13の出力パルス
を選択した場合と、単安定マルチバイブレータ1
5の出力パルスを選択した場合との各パルス発振
周期を求め、その差を演算することにより被測定
デバイス13の立上りの遅延量τ1(第4図)を測
定することができる。
Furthermore, when the output pulse of the device under test 13 is selected from the data selector 23 with the terminal 17 set to high level, and when the monostable multivibrator 1
The delay amount τ 1 (FIG. 4) of the rise of the device under test 13 can be measured by calculating the difference between the pulse oscillation period and the case where the output pulse No. 5 is selected.

同様に端子17を低レベル状態とし、データセ
レクタ23から被測定デバイス13の出力パルス
を選択した場合及び単安定マルチバイブレータ1
5の出力パルスを選択した場合のそれぞれのパル
ス発振周期を求め、その差を演算することにより
被測定デバイス13の立下りの遅延量τ7(第4図)
を測定することができる。
Similarly, when the terminal 17 is set to a low level state and the output pulse of the device under test 13 is selected from the data selector 23, and the monostable multivibrator 1
By determining the pulse oscillation period for each output pulse selected and calculating the difference, the fall delay amount τ 7 of the device under test 13 (Figure 4)
can be measured.

被測定デバイス13の出力パルス幅が狭いと、
このパルスが単安定マルチバイブレータ15に帰
還される通路において、そのパルスが正しく伝達
されなくなるおそれがあり、そのようなことがな
いためにパルス幅拡大回路26を用いている。従
つて出力パルス幅△Tが十分広ければ、パルス幅
拡大回路26は省略し、これに応じて遅延回路3
6も省略することができる。遅延回路28の遅延
量は出力パルス幅△Tよりも大とすることができ
ないため、パルス幅を十分広くするためには例え
ば第6図に示すように必要に応じて更に遅延回路
41,42を設ければよい。遅延回路34を省略
してその遅延量をT2−T1から引算してもよい。
If the output pulse width of the device under test 13 is narrow,
In the path where this pulse is fed back to the monostable multivibrator 15, there is a risk that the pulse will not be transmitted correctly, and to prevent this from happening, a pulse width expansion circuit 26 is used. Therefore, if the output pulse width ΔT is sufficiently wide, the pulse width expansion circuit 26 can be omitted and the delay circuit 3 can be omitted accordingly.
6 can also be omitted. Since the delay amount of the delay circuit 28 cannot be made larger than the output pulse width ΔT, in order to make the pulse width sufficiently wide, for example, as shown in FIG. 6, further delay circuits 41 and 42 are added as necessary. Just set it up. The delay circuit 34 may be omitted and its delay amount may be subtracted from T 2 −T 1 .

「発明の効果」 以上述べたようにこの発明のパルス幅測定器に
よれば出力パルスの立上りと同期したパルスによ
るパルス発振と、出力パルスの立下りと同期した
パルスによるパルス発振とをそれぞれ同一発振ル
ープで切替え発生させ、その各パルス発振の周期
を測定し、その差でパルス幅を測定するものであ
り、周期測定は高い精度で行うことができるた
め、高い精度のパルス幅測定が可能である。従つ
て出力パルス幅の変動を高分解能、かつ高精度で
測定することもできる。
"Effects of the Invention" As described above, according to the pulse width measuring device of the present invention, the pulse oscillation by the pulse synchronized with the rising edge of the output pulse and the pulse oscillation caused by the pulse synchronized with the falling edge of the output pulse are performed in the same oscillation. The pulse oscillation cycle is switched and generated in a loop, the period of each pulse oscillation is measured, and the pulse width is measured based on the difference between the two.The period measurement can be performed with high precision, making it possible to measure the pulse width with high precision. . Therefore, it is also possible to measure variations in output pulse width with high resolution and precision.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の原理を示すブロツク図、第
2図はこの発明の実施例を示す論理回路図、第3
図は第2図に示した実施例における寄生発振の停
止を説明するためのタイムチヤート、第4図は第
2図の実施例における立上りパルスによるパルス
発振状態の各部の波形を示すタイムチヤート、第
5図は第2図の実施例における立下りパルスによ
るパルス発振状態の各部の波形を示すタイムチヤ
ート、第6図はパルス幅拡大回路26の他の例を
示す図、第7図は従来のパルス幅測定器を示すブ
ロツク図である。 13……被測定デバイス、15……単安定マル
チバイブレータ、17……立上り立下り選択端
子、18……周期測定器、25……立上り立下り
選択回路。
Fig. 1 is a block diagram showing the principle of this invention, Fig. 2 is a logic circuit diagram showing an embodiment of this invention, and Fig. 3 is a block diagram showing the principle of this invention.
The figure is a time chart for explaining the stopping of parasitic oscillation in the embodiment shown in FIG. 2, and FIG. 5 is a time chart showing the waveforms of various parts of the pulse oscillation state due to the falling pulse in the embodiment of FIG. 2, FIG. 6 is a diagram showing another example of the pulse width expansion circuit 26, and FIG. 7 is a diagram showing the conventional pulse FIG. 3 is a block diagram showing a width measuring device. 13... Device under test, 15... Monostable multivibrator, 17... Rise/fall selection terminal, 18... Period measuring device, 25... Rise/fall selection circuit.

Claims (1)

【特許請求の範囲】 1 出力パルスを被測定デバイスヘパルス入力と
して供給するエツジトリガ単安定マルチバイブレ
ータと、 上記被測定デバイスの出力パルスが入力され、
その立上りと同期した前縁をもつパルスと、立下
りと同期した前縁をもつパルスとを選択して取出
し、上記単安定マルチバイブレータにトリガパル
スとして与えてパルス発振ループを構成する立上
り立下り選択回路と、 上記パルス発振ループにおける発振周期を測定
する周期測定器と、 上記立上りと同期したパルス発振の周期と、立
下りと同期したパルス発振の周期との各測定値の
差を測定パルス幅とする演算手段とを具備するパ
ルス幅測定器。
[Scope of Claims] 1. An edge-triggered monostable multivibrator that supplies an output pulse to a device under test as a pulse input; an output pulse of the device under test is input;
A pulse with a leading edge synchronized with its rising edge and a pulse with a leading edge synchronized with its falling edge are selected and taken out and fed to the monostable multivibrator as a trigger pulse to form a pulse oscillation loop.Rising/falling selection A circuit, a period measuring device that measures the oscillation period in the pulse oscillation loop, and the difference between the measured values of the period of the pulse oscillation synchronized with the rising edge and the period of the pulse oscillation synchronized with the falling edge is determined as the measured pulse width. A pulse width measuring instrument comprising calculation means for calculating the pulse width.
JP60288933A 1985-12-20 1985-12-20 Pulse width meter Granted JPS62147371A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60288933A JPS62147371A (en) 1985-12-20 1985-12-20 Pulse width meter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60288933A JPS62147371A (en) 1985-12-20 1985-12-20 Pulse width meter

Publications (2)

Publication Number Publication Date
JPS62147371A JPS62147371A (en) 1987-07-01
JPH0424667B2 true JPH0424667B2 (en) 1992-04-27

Family

ID=17736689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60288933A Granted JPS62147371A (en) 1985-12-20 1985-12-20 Pulse width meter

Country Status (1)

Country Link
JP (1) JPS62147371A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4729251B2 (en) * 2003-11-28 2011-07-20 株式会社アドバンテスト High frequency delay circuit and test apparatus
DE112005000210T5 (en) * 2004-01-20 2007-03-01 Advantest Corp. Pulse Width Adjustment Circuit, Pulse Width Adjustment Method, and Semiconductor Tester
JP4846215B2 (en) * 2004-08-27 2011-12-28 株式会社アドバンテスト Pulse generator, timing generator, and pulse width adjustment method
JP2007235908A (en) * 2006-02-02 2007-09-13 Sharp Corp Ring oscillating circuit, delayed time measuring circuit, test circuit, clock signal generating circuit, image sensor, pulse generating circuit, semiconductor integrated circuit and its testing method
JPWO2010035309A1 (en) * 2008-09-24 2012-02-16 株式会社アドバンテスト Delay circuit and timing generator and test apparatus using the same
US9147620B2 (en) * 2012-03-28 2015-09-29 Teradyne, Inc. Edge triggered calibration
CN114264941B (en) * 2021-11-01 2024-03-26 南方电网数字电网研究院有限公司 Reclosing lead time determining method and device and relay protection equipment

Also Published As

Publication number Publication date
JPS62147371A (en) 1987-07-01

Similar Documents

Publication Publication Date Title
JP3499051B2 (en) Timing signal generation circuit
US4150432A (en) Frequency counter and method
JP3410269B2 (en) Delay time measurement method
JPH0463345B2 (en)
JPS5814622A (en) Delaying circuit
JP2653250B2 (en) Unstable state avoidance circuit and method of avoiding unstable state
JPH0424667B2 (en)
US6754869B2 (en) Method and device for testing set-up time and hold time of signals of a circuit with clocked data transfer
JPS5917174A (en) Measuring system of retardation time
JP3483437B2 (en) Semiconductor device and test method therefor
JPH0342810B2 (en)
US4335596A (en) Device for measuring the operation of a timepiece movement
KR950006468A (en) Periodic measuring device
JP2742642B2 (en) Oscillation-synchronous frequency change measurement method and apparatus
JP4388149B2 (en) Pulsar pulse width measuring device
JP2599759B2 (en) Flip-flop test method
KR0128545B1 (en) Pulse width calculation and regenerator
RU2679930C1 (en) Precision digital frequency meter
JP3505932B2 (en) Origin detection device
JP2655165B2 (en) Synchronization method of synchronous inverter, synchronous signal generation circuit and synchronous inverter device
JP4105966B2 (en) Arithmetic type continuous frequency variable oscillation circuit
JPH0333013Y2 (en)
JPH0259924B2 (en)
JPS61288259A (en) Microcomputer
JPH04194776A (en) Measuring circuit for time lag