JPS63164487A - Method of inspecting data for forming pattern film for printed wiring board - Google Patents

Method of inspecting data for forming pattern film for printed wiring board

Info

Publication number
JPS63164487A
JPS63164487A JP61313814A JP31381486A JPS63164487A JP S63164487 A JPS63164487 A JP S63164487A JP 61313814 A JP61313814 A JP 61313814A JP 31381486 A JP31381486 A JP 31381486A JP S63164487 A JPS63164487 A JP S63164487A
Authority
JP
Japan
Prior art keywords
data
pattern
pad
land
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61313814A
Other languages
Japanese (ja)
Other versions
JPH0451868B2 (en
Inventor
鵜飼 耕士
幹夫 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP61313814A priority Critical patent/JPS63164487A/en
Publication of JPS63164487A publication Critical patent/JPS63164487A/en
Publication of JPH0451868B2 publication Critical patent/JPH0451868B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はプリント配線板を形成するためのパターンフィ
ルム作成用データの検査方法に関するものであり、特に
この種のプリント配線板かランド、ライン及びパッドか
らなるパターンをイjする場合のパターンフィルム作成
用データの検査方法に関するものである。
Detailed Description of the Invention (Industrial Application Field) The present invention relates to a method for inspecting data for creating a pattern film for forming a printed wiring board, and in particular, this invention relates to a method for inspecting data for creating a pattern film for forming a printed wiring board, and in particular, the present invention relates to a method for inspecting data for creating a pattern film for forming a printed wiring board. This invention relates to a method of inspecting data for creating a pattern film when a pattern consisting of pads is printed.

(従来の技術) プリント配線板上に必要な導体回路を形成するためには
、どのような方法を採るにしても、当該導体回路の元に
なるものがなければならない。通常、この導体回路の元
になるものとしては、導体回路に対応するもの、すなわ
ちパターンを描いたパターンフィルムか使用されている
。このパターンフィルムを作成するには、与えられた回
路図からパターンフィルムのさらに元となるパターン設
計図を作成しなければならない。つまり、プリント配線
板に必要な導体回路を形成するためには、まず回路図か
らパターン設計図を作成し、このパターン設計図からさ
らにパターンフィルムを作成する必要があるのであり、
このパターンフィルムを利用することによって、ようや
くプリント配線板りに必要な導体回路を形成することが
できるのである。
(Prior Art) In order to form a necessary conductor circuit on a printed wiring board, no matter what method is used, there must be something that will become the basis of the conductor circuit. Usually, the source of this conductive circuit is a material corresponding to the conductive circuit, that is, a patterned film on which a pattern is drawn. To create this pattern film, it is necessary to create a pattern design drawing, which is the basis of the pattern film, from a given circuit diagram. In other words, in order to form the conductor circuits necessary for printed wiring boards, it is necessary to first create a pattern design drawing from the circuit diagram, and then create a pattern film from this pattern design drawing.
By using this pattern film, it is finally possible to form the conductor circuits necessary for printed wiring boards.

このような手順を踏まなければならないのは、回路図そ
のままてはプリント配線板に直接導体回路を形成するこ
とが困難であるからであり、しかもプリント配線板に搭
載される部品の大きさやプリント配線板自体の形状等を
考慮して、効率のよい導体回路の設計を行わなければな
らないからである。
This procedure is necessary because it is difficult to form a conductor circuit directly on a printed wiring board using the circuit diagram as is, and the size of the components mounted on the printed wiring board and the printed wiring This is because an efficient conductor circuit must be designed taking into account the shape of the board itself.

以上のような与えられた回路図からパターン設計図、こ
のパターン設計図からさらにパターンフィルムを作成す
る場合に、現在の技術を以ってすれば、電子計IH機等
を利用して回路図のデータを入力するだけで直ちにパタ
ーンフィルムを形成することは可能である。しかしなが
ら、このような作業を行うためには相当高度な電子計算
機システムを導入、使用しなければならず、特にこの種
のプリント配線板において多品種少量生産の要望が強く
なってきている現在にあっては、コストの面及び電子計
算機システムの使用効率の面から現実的ではない。換言
すれば、プリント配線板上に必要な導体回路を形成する
にあたって使用されるパターンフィルムを、与えられた
回路図から大型の電子計算機システムを使用して直接形
成することは不可能ではないが、このような方法は全体
的にはコストが掛り過ぎ、基礎部品であるプリント配線
板を作成する場合には現在のところメリットはないので
ある。
If you want to create a pattern design drawing from the above-mentioned circuit diagram and then create a pattern film from this pattern design diagram, if you use the current technology, you can use an electronic IH machine etc. to create the circuit diagram. It is possible to immediately form a patterned film just by inputting data. However, in order to carry out such work, it is necessary to introduce and use a fairly sophisticated computer system, which is especially important now that there is a growing demand for high-mix, low-volume production of this type of printed wiring board. This is not practical in terms of cost and efficiency of use of the computer system. In other words, it is not impossible to directly form the pattern film used to form the necessary conductor circuits on a printed wiring board from a given circuit diagram using a large computer system. Overall, such methods are too costly and currently offer no benefit when producing printed wiring boards, which are basic components.

従来のこのようなパターンフィルムを作成する方法とし
ては、概路次のような方法が採られていた。まず、与え
られた回路図から、部品の配置やパターンのレイアウト
を考慮しながら1作業者がパターン設計図を作成する。
Conventional methods for creating such patterned films have generally been as follows. First, one worker creates a pattern design drawing from a given circuit diagram, taking into account the arrangement of parts and the layout of the pattern.

このパターン設計図のチェックを行って修正した後に、
このパターン設計図からパターンフィルム作成用データ
をCADシステム(通常ディジタイザ−を含むシステム
)を利用して作成し、このパターンフィルム作成用デー
タに基づいて、パターンフィルムを作成するのである。
After checking and correcting this pattern blueprint,
Data for creating a pattern film is created from this pattern design drawing using a CAD system (usually a system that includes a digitizer), and a pattern film is created based on this data for creating a pattern film.

そして、このパターンフィルム上にできたパターンの中
で、各ランド及び、ラインが正しく形成されているか、
またこれらが必要以上に近接したり、接触したりしてい
ないか、すなわちエラーの有無を検査するのである。と
ころが、従来のこのようなパターンフィルムの検査は、
パターンフィルムの元になるパターンフィルム作成用デ
ータをパターンのランドとラインとに一旦分割して数値
化するとともに、これらランドまたはラインデータの内
の任意の2つのデータを選んて一対とし、このように選
択された一対のデータ間の状態が設定された範囲内にあ
るか否かを検査することにより、パターンフィルム作成
用データの良、不良を検査する方法が提案されている。
In the pattern formed on this pattern film, check whether each land and line is formed correctly.
It also checks to see if these are unnecessarily close or in contact, that is, to check for errors. However, conventional inspection of such patterned films is
The pattern film creation data, which is the basis of the pattern film, is once divided into the land and line of the pattern and digitized, and any two of these land or line data are selected and paired, and then A method has been proposed for inspecting whether data for pattern film production is good or bad by inspecting whether the state between a selected pair of data is within a set range.

例えば、本発明の出願人等は、これに関する方法を1.
¥願昭61−84810号において既に提案している。
For example, the applicants of the present invention have proposed a method in this regard: 1.
This has already been proposed in the ¥61-84810 patent.

しかしながら、近年のプリント配線板において、電子機
器の小型化、軽量化、薄型化により電子回路を構成する
各種電子部品は、プリント配線板に穴を空けそこに部品
の足(リード)を挿入して1部品を取り付けるもの(D
IP型)から、プリント配線板に穴を空けずに部品を取
り付ける表面実装部品(SMD)の使用頻度か増加して
おり、これらの電子部品を実装するプリント配線板につ
いても今までのものよりさらに高密度、高精度、高品質
が要求されている。
However, in recent years, printed wiring boards have become smaller, lighter, and thinner, and various electronic components that make up electronic circuits are made by drilling holes in the printed wiring board and inserting the legs (leads) of the components into them. To attach one part (D
The use of surface mount devices (SMD), which attach components without making holes on printed wiring boards, is increasing, and the printed wiring boards used to mount these electronic components are also becoming more sophisticated than before. High density, high precision, and high quality are required.

これにともなって、従来のプリント配線板に必要な導体
回路を形成するためのパターンフィルム上のパターンは
、ランド及びラインから形成されていたか、前記表面実
装部品をHaするためのプリント配線板に必要な導体回
路を形成するためのパターンフィルム上のパターンの中
には、ランド及びラインの他に、前記表面実装部品を取
り付けるためのパッドか形成されることになってきた。
Along with this, the patterns on pattern films for forming conductor circuits required for conventional printed wiring boards have been formed from lands and lines, or have been required for printed wiring boards for Hazing surface mount components. In addition to lands and lines, pads for attaching the surface mount components have been formed in patterns on pattern films for forming conductor circuits.

これによって、前記パターンフィルム作成用データは、
従来のランドの中心座標と半径とからなるランドデータ
と、ラインの端点の座標とその半径を示すラインデータ
の他に、パッドの端点の座標とその半径を示すパッドデ
ータから形成されることになる。しかし、前記ラインデ
ータと前記パッドデータは同じデータ、すなわち座標と
その半径を示すデータからできているために、ラインと
パッドとをデータ上明確に区別することかできないので
ある。
As a result, the pattern film creation data is
In addition to the conventional land data consisting of the center coordinates and radius of the land and line data indicating the coordinates of the end point of the line and its radius, it is now formed from pad data indicating the coordinates of the end point of the pad and its radius. . However, since the line data and the pad data are made up of the same data, that is, data indicating coordinates and their radius, it is not possible to clearly distinguish lines and pads from the data.

このようなことから、前記の既に提案している検査方法
では、ランド及びラインからなるパターンのためのパタ
ーンフィルム作成用データに関しては、充分対応できて
いるが、ランド及びラインの他に前記のようなパッドを
も含むパターンのためのパターンフィルム作成用データ
の検査に対しては、何らパッドに関して対応されておら
ず、パッド部分に関しては、未検査の状態であった。
For this reason, the inspection method already proposed above is sufficient for data for creating a pattern film for patterns consisting of lands and lines, but in addition to lands and lines, there are Regarding the inspection of pattern film creation data for patterns including pads, no support was provided for the pads, and the pad portions had not been inspected.

結局、前記表面実装部品を1個でも搭載するためのプリ
ント配線板、すなわち表面実装部品を実装するためのパ
ッドを有するプリント配線板のパターンフィルムの検査
は、パターンフィルム作成完了後に目視等の人手によっ
て行うか、あるいは前記の既に提案されている検査方法
によって、ランド及びラインからなるパターンの部分だ
けを検大l、か勇飢 パターンフィルムを作成し、目視
等の人手によってフィルムの検査をする以外になく、相
当な時間を要するだけでなく、場合によっては見落し等
があって完全なチェックが行われないこともある。いず
れにしても、完成後のパターンフィルムに誤りがある場
合には、前述したCADデータすなわちパターンフィル
ム作成用データを修正した後に、パターンフィルムを再
度作成する必要があり、設計時間が長くなり、かつ最終
的な製品であるプリント配線板のコスト高につながって
いたのである。
After all, inspection of the pattern film of a printed wiring board on which at least one surface mount component is mounted, that is, a printed wiring board having pads for mounting the surface mount component, is carried out manually, such as by visual inspection, after the completion of pattern film creation. Alternatively, by using the inspection method already proposed above, only the pattern portion consisting of lands and lines can be inspected. Not only does this take a considerable amount of time, but in some cases there may be an oversight and a complete check may not be performed. In any case, if there is an error in the completed pattern film, it is necessary to correct the aforementioned CAD data, that is, the pattern film creation data, and then create the pattern film again, which increases the design time and This led to higher costs for the final product, the printed wiring board.

(発明が解決しようとする問題点) 未発JJJは以上のような実状にltiみてなされたも
ので、その解決しようとする問題点は、表面実装用プリ
ント配線板上に形成される導体回路のためのパターンフ
ィルムの元になるパターンフィルム作成用データを検査
する場合の信頼性の低さ及び効率の悪さである。
(Problems to be solved by the invention) The undeveloped JJJ was created in view of the above-mentioned actual situation, and the problem to be solved is the problem of conductor circuits formed on surface-mount printed wiring boards. This is due to low reliability and poor efficiency when inspecting data for creating a pattern film, which is the basis for a pattern film.

そして、本発明の1]的とするところは、このような表
面実装プリント配線板のためのパターンフィルムの元に
なるパターンフィルム作成用データを検査する場合の種
々な聞届を解決して、既にある簡単な設備を使用して効
率良くかつ低いコストでパターンフィルム作成用データ
を検査することのてきる方法を提供することにある。特
に、本発明は、表面実装プリント配線板用のパターンフ
ィルム作成用データの検査作業が容易となり、検査時間
を短縮することができて、しかも完成品の信頼性を向上
させるプリント配線板用のパターンフィルム作成用デー
タの検査方法を提供することを目的とするものである。
The object of the present invention (1) is to solve various problems when inspecting pattern film creation data that is the basis of pattern films for surface mount printed wiring boards, and to solve the problems that have already been solved. It is an object of the present invention to provide a method by which data for creating a pattern film can be inspected efficiently and at low cost using some simple equipment. In particular, the present invention provides a printed wiring board pattern that facilitates inspection of data for creating a pattern film for surface-mounted printed wiring boards, reduces inspection time, and improves the reliability of finished products. The purpose of this invention is to provide a method for inspecting film production data.

(問題点を解決するための手段) 以上の問題点を解決するために本発明が採った手段は、 「与えられた回路図からプリント配線板上のランド、ラ
イン及びパッドからなるパターンを形成するためのパタ
ーン設計図を作成し、このパターン、;シ計図からパタ
ーンフィルム作成用データを形成して、このパターンフ
ィルム作成用データの正誤を検査して修正した後、前記
プリント配線板上のパターンを形成するためのパターン
フィルムを作成するにあたって、 前記パターンフィルム作成用データを、前記ランドの中
心座標と半径とからなるランドデータと、前記ライン及
びパッドの端点の座標とその半径及びこれら端点が連続
していることを示すデータとからなるラインデータとに
分解して形成し、前記プリント配線板上のソルダーマス
クを形成するためのソルダーマスクフィルム作成用デー
タから、前記プリント配線板のマスクされない非マスク
領域を算出し、 前記ラインデータが前記非マスク領域内にあるか否かを
演算処理して、前記ラインデータを非マスク領域内にな
い真正ラインデータと、非マスク領域内にあるパッドデ
ータとに新たに分解して形成するとともに、 前記パターン設計図を所定の区画に分解して、この区画
内に入る前記ランドデータ、真正ラインデータ及びパッ
ドデータを当該区画毎に記憶し、この区画内に入る1つ
の前記ラントデータ、真正ラインデータまたはパッドデ
ータと、同じ区画内に入る他の1つの前記ランドデータ
、真正ラインデータまたはパットデータとの一組を選択
して両者間の距離を算出し、 この算出された距離が設定された一定値内にあるか否か
を演算処理することにより、+1η記パタ一ンフイルム
作成用データのエラー部分を検出するようにしたことを
特徴とするプリント配線板用のパターンフィルム作成用
データの検査方法、」である。
(Means for Solving the Problems) The means taken by the present invention to solve the above problems are as follows: ``Form a pattern consisting of lands, lines, and pads on a printed wiring board from a given circuit diagram. After creating a pattern design drawing for the printed wiring board, forming data for creating a pattern film from this pattern, and inspecting and correcting the correctness of this data for creating a pattern film, the pattern on the printed wiring board is In creating a pattern film for forming a pattern film, the data for creating the pattern film is divided into land data consisting of the center coordinates and radius of the land, coordinates of the end points of the lines and pads, their radii, and the continuity of these end points. data indicating that the printed wiring board is unmasked, and line data consisting of the solder mask film forming data for forming the solder mask on the printed wiring board. Calculate the area, perform arithmetic processing to determine whether the line data is within the non-masked area, and divide the line data into true line data that is not within the non-masked area and pad data that is within the non-masked area. At the same time as disassembling and forming a new pattern, the pattern design drawing is disassembled into predetermined sections, and the land data, true line data, and pad data that fall within this section are stored for each section, and the pattern design drawing that falls within this section is stored. Selecting a set of one runt data, true line data or pad data and another land data, true line data or putt data falling within the same section and calculating the distance between the two; A method for use in a printed wiring board, characterized in that an error portion of +1η pattern film creation data is detected by calculating whether the calculated distance is within a predetermined value. ``Method for inspecting data for creating pattern film.''

すなわち、本発明に係る検査方法は、パターンフィルム
上のパターンをランドとラインのみに限定して、パター
ンフィルム作成用データを単にランドとラインデータに
分解し数値化するのではなく、パターンフィルム作成用
データをランドとラインデータに一旦分割して数値化し
たのちに、プリント配線板上のソルダーマスクを形成す
るためのソルダーマスクフィルム作成用データから、前
記ラインデータを真正ラインデータとパッドデータに分
割して数値化するのである。その後、パターン設計図上
を適宜分割することによって一定の分割区画毎に、これ
らランドと真正ライン及びパッドデータの内の任意の2
つのデータを選んて一対にし、このように選択された一
対のデータIX:1の状態が設定された範囲内にあるか
否かを分割区画1σの全ての対にわたって検査すること
により。
That is, the inspection method according to the present invention does not limit the pattern on the pattern film to only lands and lines and simply decompose the data for creating the pattern film into land and line data and digitize it. After dividing the data into land and line data and digitizing it, the line data is divided into true line data and pad data from data for creating a solder mask film for forming a solder mask on a printed wiring board. It is then converted into numerical values. After that, by dividing the pattern design drawing as appropriate, any two of these lands, true lines, and pad data are divided into certain divided sections.
By selecting two pieces of data and pairing them, and checking whether the state of the pair of data IX:1 thus selected is within a set range or not across all pairs of divided sections 1σ.

パターンフィルム作成用データの良、不良を検査するも
のである。
This is to inspect whether the pattern film creation data is good or bad.

本発明においては、パターンフィルム作成用データをラ
ンドデータと真正ラインデータ及びパッドデータに分;
I3することに意味がある。バターンフィルム作成用デ
ータは、ランドまたはラインを示すパラメータと、ラン
ドの中心座標とその半径と、ラインの両端点の座標とそ
の半径から形成され、真正ライン及びパッドは同じライ
ンとして扱われており、これらを判別することができな
いからである。そこで、真正ラインとパッドとを判別す
るために、プリント配線板上のパターンを被覆するため
の絶縁被膜(ソルダーマスク)を形成するためのソルダ
ーマスクフィルム作成用データを利用することにした。
In the present invention, pattern film creation data is divided into land data, true line data, and pad data;
There is meaning in doing I3. The pattern film creation data is formed from parameters indicating the land or line, the center coordinates of the land and its radius, the coordinates of both end points of the line and its radius, and true lines and pads are treated as the same line. This is because these cannot be distinguished. Therefore, in order to distinguish between true lines and pads, we decided to use data for creating a solder mask film for forming an insulating film (solder mask) to cover a pattern on a printed wiring board.

つまり、表面実装部品を取り付けるためのパッドは、そ
の特性上、必ず前記ソルダーマスクによって被覆されな
いため、前記ソルダーマスク作成用データから前記プリ
ント配線板のマスクされない領域、を算出し、前記ライ
ンデータな非マスク領域内にない真正ラインデータと、
非マスク領域内にあるパッドデータとに分解して形成し
たのである。また、このように分解され形成されたラン
トデータと真正ラインデータ及びパッドデータの検査を
パターン設計図上を適宜分割することによって得られた
一定の範囲内毎に行うようにすることにより、検査に必
要なデータの対の組み合せの数を大幅に減らして、近年
のプリント配線板のように表面実装部品を搭載する頻度
が増加し、かつその回路パターンが複雑化してきている
現状に十分対処し得る検査を行うものである。
In other words, pads for mounting surface mount components are not necessarily covered by the solder mask due to their characteristics, so the unmasked area of the printed wiring board is calculated from the solder mask creation data, and the line data is not covered by the solder mask. True line data that is not within the mask area,
It is formed by separating the pad data in the non-masked area. In addition, by inspecting the runt data, true line data, and pad data that have been disassembled and formed in this way, each within a certain range obtained by dividing the pattern design drawing as appropriate, it is possible to improve the inspection efficiency. By significantly reducing the number of required data pair combinations, it can fully cope with the current situation where the frequency of mounting surface-mounted components on printed wiring boards has increased in recent years, and the circuit patterns thereof have become more complex. This is to conduct an inspection.

次に、本発明の原理を図面を使用して概略的に説明する
Next, the principle of the present invention will be schematically explained using the drawings.

この発明において使用される原理は次の通りである。こ
の発明の基本的な考え方は、第4図に示したようなプリ
ント配線板上のパターン(導体回路)は、第6図の(イ
)〜(ハ)に示すように円(ランド)と両端が半円状ま
たは角状になった帯(真正ライン、パッド)としてとら
えることにある、このようにパターンを考えれば、どの
ように複雑なパターンであっても、上記の円(ランド)
と帯(真正ライン、パッド)との組み合わせによって確
実にパターンを実現することができるのである。
The principle used in this invention is as follows. The basic idea of this invention is that the pattern (conductor circuit) on the printed wiring board as shown in FIG. is a semicircular or angular band (true line, pad). If you think of a pattern in this way, no matter how complex the pattern is, the above circle (land)
A pattern can be reliably realized by the combination of and obi (true line, pad).

例えば、第4図に示したようなパターンをプリント配線
板上に形成する場合を例に採って説明すると、まずこの
パターンを、電子部品の端子が挿入されたりスルーホー
ルが形成されたりする個所としてのランド(40)と、
電子部品の端子が接続されたりする個所としてのパッド
(60)と、これらのランド(40)またはパッド(6
0)を電気的に接続するパターンとしての真正ライン(
50)とに分割して考える。この場合、真正ライン(5
0)としては、直線部分はそのまま1つの真正ライン(
50)とし、この真正ライン(50)が折れ曲っている
場合には、その折れ曲った部分から別の真正ライン(5
0)が延びているものとするのである。
For example, to explain the case where a pattern as shown in Fig. 4 is formed on a printed wiring board, first, this pattern is used as a place where a terminal of an electronic component is inserted or a through hole is formed. land (40) and
Pads (60) as places where terminals of electronic components are connected, and these lands (40) or pads (60).
0) as a pattern that electrically connects the true line (
50). In this case, the true line (5
0), the straight part remains as one true line (
50), and if this true line (50) is bent, another true line (50) is drawn from the bent part.
0) is extended.

第4図に示したパターン回路図の例の一部を拡大し、以
りのように分割して考えて見ると、第5図に示したよう
になる。この第5f;dで示したものの場合には、2個
のランド(40)と1本のパッド(60)と3本の真正
ライン(50)からなっていることになるが、勿論、パ
ターンの中には1個のランド(40)、パッド(60)
または真正ライン(50)によって構成されているもの
もある。
If a part of the example pattern circuit diagram shown in FIG. 4 is enlarged and divided as described above, it will become as shown in FIG. 5. In the case of this 5th f; d, it consists of two lands (40), one pad (60), and three true lines (50), but of course the pattern Inside is 1 land (40), pad (60)
Or it may be composed of a true line (50).

これらのランド(40)と真正ライン(50)及びパッ
ド(60)をそれぞれ別個に取り出して示したのが第6
図の(イ)〜(ハ)である。このランド(40)と真正
ライン(50)及びパッド(60)を規定する場合には
、ランド(40)にあっては、その中心座標とランド(
40)自体の半径で以って当該ランド(40)を数値化
するのであり、真正ライン(50)にあっては、当該真
正ライン(50)の端点の座標と出語真正ライン(50
)の太さくあるいは幅)及び両端点が連結していること
を示すデータによって当該真正ライン(50)を数値化
するのである。また、パッド(60)にあっては、当該
パッド(60)の端点の座標と当該パッド(60)の太
さくあるいは輻)を示すデータによって当該パッド(6
0)を数値化するのである。換言すれば、本発明にあっ
ては、これらのランド(4o)と真正ライン(50)及
びパッド(6o)を規定する各データは、ベクトル量か
らなるデータとして使用するものなのである。
These lands (40), true lines (50), and pads (60) are shown separately in the sixth figure.
(A) to (C) in the figure. When defining this land (40), a true line (50), and a pad (60), the center coordinates of the land (40) and the land (
40) The radius of the land (40) itself is used to quantify the land (40), and for the true line (50), the coordinates of the end points of the true line (50) and the true line of origin (50)
The true line (50) is quantified based on the data indicating the thickness or width of ) and the connection of both end points. In addition, for the pad (60), data indicating the coordinates of the end point of the pad (60) and the thickness or radius of the pad (60)
0) is digitized. In other words, in the present invention, each data defining the land (4o), the true line (50), and the pad (6o) is used as data consisting of vector quantities.

以上のようなベクトルデータを使用してパターンフィル
ム作成用データを検査する場合に、正常な状態を第7図
、第8図及び第9図の(イ)〜(八)に示したように規
定してオく、すなわち、:tS7図はランド(40)と
真正ライン(5o)とが正常に位置している場合を示し
、ランド(40)の中心と真正ライン(50)の1つの
端点との中心が一致している場合である。第8図は真正
ライン゛(5o)と真正ライン(50)とが正常に位置
している場合を示し、一方の真正ライン(50)の端点
と他方の真正ライン(5D)の端点とが一致している場
合である。第9図の(イ)と第9図の(ロ)及び第9図
の(八)は、0正ライン(50)とパッド(60)とが
正常に位置している場合を示し、第9図の(イ)と第9
図の(ロ)は真正ライン(50)とパッド(60)か水
平方向に交わり、かつ真正ライン(50)がパッド(6
0)の垂直方向にはみ出していない場合である。第9V
Aの(ハ)は、真正ライン(50)とパッド(60)が
垂直に交わり、かつ真正ライン(50)かパッド(60
)を突き抜けていない場合である。
When inspecting pattern film creation data using the above vector data, the normal state is defined as shown in (a) to (8) in Figures 7, 8, and 9. tS7 diagram shows the case where the land (40) and the true line (5o) are located normally, and the center of the land (40) and one end point of the true line (50) This is the case when the centers of Figure 8 shows a case where the true line (5o) and the true line (50) are located normally, and the end point of one true line (50) and the end point of the other true line (5D) are aligned. This is the case when the (A) in FIG. 9, (B) in FIG. 9, and (8) in FIG. Figure (a) and 9th
In the figure (b), the true line (50) and the pad (60) intersect in the horizontal direction, and the true line (50) and the pad (60) intersect in the horizontal direction.
0) does not protrude in the vertical direction. 9th V
In A (c), the true line (50) and the pad (60) intersect perpendicularly, and the true line (50) or the pad (60)
) is not penetrated.

換言すれば、真正ライン(50)とパッド(60)が正
常な状態にあるとは、両者の中心線が平行の場合と、直
交する場合とにそれぞれ分けて説明すれば次の通りであ
る。
In other words, the true line (50) and the pad (60) are in a normal state if their center lines are parallel and orthogonal, respectively.

・両者の中心線か平行の場合 真正ライン(50)の端点(51)の半径なR1、パッ
ド(60)の端点(61)の半径をR2、前中心線の距
離をLlとすると、 R2≧R,+L。
- If their center lines are parallel, R1 is the radius of the end point (51) of the true line (50), R2 is the radius of the end point (61) of the pad (60), and Ll is the distance between the front center lines, then R2≧ R, +L.

なる条件を満たす場合が正常な状態である。A normal state is when the following conditions are met.

・両者の中心線か直交する場合 真正ライン(50)の両端点(51)と、パッド(60
)の両端点(61)を結ぶ中心線間との距離をR2・ 
Lコとすると、 R2≧R,+L。
・If their center lines intersect perpendicularly, both end points (51) of the true line (50) and the pad (60
) and the center line connecting both end points (61) is R2・
If L, then R2≧R, +L.

または、R2≧R,+Lユ のいずれかの条件を満たす場合か正常な状態である。Or R2≧R,+L unit If any of the following conditions are met, the condition is normal.

勿論、ランド(40)、真正ライン(50)またはパッ
ド(60)のうちいずれか2つの組において、十分距離
があるものについては、それて正常なものとするのであ
る。
Of course, if there is a sufficient distance between any two of the land (40), true line (50), or pad (60), it is considered normal.

これに対して、第10図の(イ)〜(八)はランド(4
0)、真正ライン(50)またはパッド(60)の一対
が正常に位置していない場合の代表的な例が示しである
。第10図の(イ)はランド(4o)と真正ライン(5
0)またはパッド(60)とか近接しすぎた状態、:5
16図の(口〕は真正ライン(50)と真正ライン(5
0)とか交差している状態、そして、第1O図はランド
(40)と真正ライン(50)またはパッド(60)が
干渉し合っている状態である。これらの状態は、いずれ
もプリント配線板上のパターンとして形成された場合に
、各導体回路のショートの原因となるものである。
In contrast, (a) to (8) in Figure 10 are lands (4
0), a typical example is shown in which a pair of true lines (50) or pads (60) are not properly positioned. (A) in Figure 10 shows the land (4o) and the true line (5o).
0) or too close to pad (60), :5
(mouth) in Figure 16 is the true line (50) and the true line (5
0), and FIG. 1O shows a state in which the land (40) and the true line (50) or pad (60) interfere with each other. All of these conditions cause short circuits in each conductor circuit when formed as a pattern on a printed wiring board.

以上のようなベクトル量で作成されるランド(40)デ
ータと真正ライン(50)データ及びパッド(60)デ
ータとの組合せにより、プリント配線板上に形成される
パターンの全体像をとらえることによってパターンフィ
ルム作成用データの検査を容易に行うようにするのであ
る。
By combining the land (40) data, true line (50) data, and pad (60) data created using the vector quantities described above, the pattern can be determined by capturing the overall image of the pattern formed on the printed wiring board. This makes it easy to inspect film production data.

そしてさらに、高密度化実装の要求されている近年のプ
リント配線板用のパターンフィルムにあっては、そのま
まではランド(40)と真正ライン(50)及びパッド
(60)の任意の2つの組み合わせは膨大なfになるの
で、基準となるパターン設計図を所定の区画に分解して
、この分割された1つの範囲中に入るランド(40)と
真正ライン(50)及びパッド(60)の組み合わせの
みを考慮するようにして、検査しなければならないラン
ド(40)と真正ライン(50)及びパッド(60)の
組合せの数を少なくするのである。このようにできるの
は、ランド(40)、真正ライン(50)またはパッド
(60)のいずれか2つの近接し過ぎあるいはショート
は、隣接するランド(40)、真正ライン(50)また
はパッド(60)においてのみ考慮すればよいからであ
り、大きく離れているランド(40)、真正ライン(5
0)またはパッド(60)の一対の検査は事実上無駄に
なるからである。
Furthermore, in recent pattern films for printed wiring boards that require high-density packaging, any two combinations of land (40), true line (50), and pad (60) cannot be used as is. Since f is a huge amount, the standard pattern design drawing is divided into predetermined sections, and only the combinations of land (40), true line (50), and pad (60) that fall within one divided range are created. By taking this into consideration, the number of combinations of land (40), true line (50) and pad (60) that must be inspected is reduced. In this way, if any two of the lands (40), true lines (50) or pads (60) are too close or short, the adjacent lands (40), true lines (50) or pads (60) ), and the land (40), which is far apart, and the true line (5
0) or the pair of pads (60) would be virtually wasted.

(実施例) 次に、本発明について、図面を参照しながら詳細に説明
する。
(Example) Next, the present invention will be described in detail with reference to the drawings.

第1図は、特許請求の範囲に対応した図面であり、本発
明に係る手順が順を追って示しである。
FIG. 1 is a drawing corresponding to the claims, and shows the steps according to the present invention in order.

この第1図は、第2図の手順(C)から(E)に至る部
分に対応するものである。第2図に示した手順は、第1
1図に例示したような回路図(10)から、第13図に
示したようなパターンフィルム(30)を形成する場合
の手順を示したもので、手順(A)においては必要な電
子部品を組み合わせて電気的に接続した回路図(10)
を通常の設計の方法で作成するのである。このように作
成した回路図(10)から、電子部品の大きさ及び位置
、プリント配置板の大きさ及びそれに配こされる各種電
子部品等のレイアウト等を考慮しながら、手順(B)に
おいてパターン設計図(20)を作成する。その後、演
算処理によってパターンフィルム(30)を容易に形成
できるように、手111’[(C)においてパターン設
計図(28)から所定のデータ(パターンフィルム作成
用データ)を作成し、これを手順(D)において検査す
る。そして、この検査に基づいて得られた結果から手順
(E)において当該データの修正を行い、最後にこの修
正データから自動作図装置を使用して、最終目的である
パターンフィルム(:lO)を形成するのである。
This FIG. 1 corresponds to steps (C) to (E) in FIG. 2. The steps shown in Figure 2 are as follows:
This figure shows the procedure for forming a pattern film (30) as shown in Fig. 13 from the circuit diagram (10) as exemplified in Fig. 1. In step (A), necessary electronic components are formed. Circuit diagram of combined electrical connections (10)
is created using normal design methods. From the circuit diagram (10) created in this way, a pattern is created in step (B) while taking into consideration the size and position of the electronic components, the size of the printed layout board, and the layout of various electronic components placed on it. Create a blueprint (20). Thereafter, in order to easily form the pattern film (30) through arithmetic processing, predetermined data (pattern film creation data) is created from the pattern design drawing (28) in the hand 111' [(C), and this is Inspect in (D). Then, based on the results obtained based on this inspection, the data is corrected in step (E), and finally, an automatic drawing device is used to form the pattern film (:lO), which is the final purpose, from this corrected data. That's what I do.

本発明の方法は、前述した通り、第2図に示した以上の
手順の内の(C)から(E)に至る手順を改良したもの
であるが、このことを主として第1図及び第3図を使用
して詳細、に説明する。
As mentioned above, the method of the present invention is an improvement of the steps (C) to (E) of the above steps shown in FIG. Explained in detail, using diagrams.

まず、第1図の手順(a)にあっては、回路図(10)
を基にして作成されたパターン設計図(20)から、プ
リント配線板Eのパターンとして形成される各ランド(
40)及びライン(真正ライン(50)またはパッド(
60))をディジタイザ−等を使用して数値化する。こ
の場合、各ランド(40)及びライン(真正ライン(5
0)またはパッド(60) )は、上述したようにラン
ド(40)の中心座標(41)と半径とからなるランド
データとライン(真正ライン(50)またはパッド(6
0))の端点(51)(61)の座標とその半径及びこ
れら端点が連続していることを示すデータとからなるラ
インデータとに分解して数値化するのである。
First, in step (a) of Fig. 1, the circuit diagram (10)
From the pattern design drawing (20) created based on, each land (
40) and line (true line (50) or pad (
60)) is digitized using a digitizer or the like. In this case, each land (40) and line (true line (5)
0) or pad (60)) is the land data consisting of the center coordinates (41) and radius of the land (40) and the line (true line (50) or pad (60)) as described above.
0)), the coordinates of the end points (51) and (61), their radii, and line data consisting of data indicating that these end points are continuous and are converted into numerical values.

次に、第1r:3mの手11t(b)において、プリン
ト配線板上のパターンを被覆するためのソルダーマスク
を形成するためのソルダーマスクフィルム作成用データ
から、プリント配線板上のパターンを被覆しない非マス
ク領域(70)を算出する。そして1手順(c)におい
て、手順(a)で求められたラインデータが非マスク領
域内にあるか否かを演算処理するのである。これによっ
てラインデータな非マスク領域(70)内にない真正ラ
インデータと、非マスク領域(70)内にあるパットデ
ータとに分解して形成できるのである。
Next, in the 1st r: 3m hand 11t (b), from the data for creating a solder mask film for forming a solder mask for covering the pattern on the printed wiring board, the pattern on the printed wiring board is not covered. Calculate the non-masked area (70). Then, in step 1 (c), arithmetic processing is performed to determine whether the line data obtained in step (a) is within the non-masked area. Thereby, it is possible to separate and form true line data that is not in the non-masked area (70) and pad data that is in the non-masked area (70).

以上のようにして形成したランドデータと真正ラインデ
ータ及沙パッドデータに対して、パターン設計図(20
)を概念的に所定の区画に分解し、この区画内に入るラ
ントデータ、真正ラインデータまたはパッドデータを記
憶するのが、第1図の手順(d)である。この場合、各
区画毎に順序番号を付しておくと、後述する演算処理を
効率良く行うことができる。パターン設計図(2o)を
概念的に所定の区画に分解するとは、パターン設計図(
2o)に直接線等を引いて分解するという意味てはなく
、後述のように各ランドデータと真正ラインデータ及び
パッドデータか入り得る範囲を決めるという意味であり
、従って完成後のパターンフィルム(30)を所定の区
画に分解するようにしてもよいものである。
The pattern design drawing (20
) is conceptually decomposed into predetermined sections, and the runt data, true line data, or pad data that falls within these sections is stored in step (d) in FIG. In this case, by assigning a sequence number to each section, the arithmetic processing described below can be performed efficiently. Conceptually decomposing the pattern design diagram (2o) into predetermined sections means that the pattern design diagram (2o) is conceptually decomposed into predetermined sections.
This does not mean drawing lines directly on the pattern film (30 ) may be decomposed into predetermined sections.

このようにパターン設計図(20)等を概念的に所定の
区画に分解するのは、一つのランドデータ、真正ライン
データまたはパッドデータと、他の一つのランドデータ
、真正ラインデータまたはパッドデータとの一組を選択
するに際して、ランドデータ、真正ラインデータまたは
パッドデータとの総計が多い場合には1両者の組み合わ
せの数が膨大なものとなるため、これを避ける目的で行
うのである。
In this way, the pattern design drawing (20) etc. is conceptually divided into predetermined sections by separating one land data, true line data or pad data, and another land data, true line data or pad data. When selecting one set of data, if the total number of land data, true line data, or pad data is large, the number of combinations of the two becomes enormous, so this is done to avoid this.

このように所定の区画内に入るようにして数値化したラ
ンド(40)と真正ライン(50)及びパッド(60)
について、これらの内の任意の一組を選択し、これら−
組のデータ間の距はを算出するのか手[(e)である、
この場合、−組のデータとして真正ラインデータが入っ
ている場合には、この真正ライン(50)の両端点(5
1)を結んだ線分と、他のランド(40)の中心座6(
41)、または真正ライン(50)の両端点(51)、
 またはパッド(60)の両端点(61)との距離を算
出することになるのである。なΣ、ランド(40)とラ
ンド(40)との距離の算出は、両者の中心座標(41
)の距離を算出することにより容易に行うことができる
The land (40), the true line (50) and the pad (60) are quantified to fit within the predetermined section in this way.
, select any set of these, and set these −
The distance between a set of data is calculated by [(e),
In this case, if true line data is included as data of the - set, both end points (50) of this true line (50) are included.
1) and the center point 6 (
41), or both end points (51) of the true line (50),
Alternatively, the distance between the pad (60) and both end points (61) is calculated. Σ, the distance between land (40) and land (40) can be calculated using their center coordinates (41
) can be easily done by calculating the distance.

このようにして算出した各距離についていこれが所定範
囲内にあるか否かを演算処理するのが手順(e)であり
、その後、これと同様な演算処理を手順(f)にて各デ
ータの組毎に行い、かつ分割された各区画内の全ての組
毎に行うのか手順(g)である。
Step (e) is to perform arithmetic processing on each distance calculated in this way to determine whether it is within a predetermined range, and then, in step (f), a similar arithmetic process is performed on each data. Step (g) is performed for each group and for all groups in each divided section.

以上の手順(e)から手順(g)まての詳細を、第3図
を参照して説明する。
Details of the above steps (e) to (g) will be explained with reference to FIG.

まず、ステップ■にて検査範囲である1つの区画を選択
する。そして1次のステップ■で全ての区画について検
査したか否かをチェックして。
First, in step (2), one section as the inspection range is selected. Then, in the first step ■, check whether all sections have been inspected.

全ての区画について検査か行われていればステップ0に
移行して検査ジョブは絆了するが、そうでない場合はス
テップ■に移行する。
If all the sections have been inspected, the process moves to step 0 and the inspection job is completed, but if not, the process moves to step (2).

ステップ■においては、1つの区画内での一組のデータ
を選択する。この−組のデータが最後のものかどうかを
ステップ■で確認して、そってあればスーテップ■に戻
り、そってなければステップ■に移行する。
In step (2), a set of data within one section is selected. It is checked in step (2) whether this - set of data is the last one, and if it is, the process returns to step (2), and if it is not, it is moved to step (2).

このステップ■にあっては、ステップ■で選択された一
組のデータが真正ラインデータと真正ラインデータとか
らなっているか否かをチェックする。もし、真正ライン
データと真正ラインデータとからなっていれば次のステ
ップ■に移行して両者に交わりかあるか否かをチェック
する0両者に交わりがある場合とは、第15図の(イ)
及び(ロ)の状態をいうのであり、第15図の(イ)は
正常な状態(各端点(51)が一致している)、第15
図の(ロ)は正常でない状態(各端点(51)か一致し
ていない)を示している。
In this step (2), it is checked whether the set of data selected in step (2) consists of genuine line data and genuine line data. If it consists of genuine line data and true line data, move to the next step ■ and check whether there is an intersection between the two.0 If there is an intersection between the two, the )
and (b), and (a) in Fig. 15 is a normal state (each end point (51) coincides);
(B) in the figure shows an abnormal state (endpoints (51) do not match).

この二つの真正ラインデータに交わりかある場合で、第
15図の(イ)の状態か(ロ)の状態かを検査するのが
ステップ■である。すなわち、このステップ■て各端点
(51)の内一致するものかあれば各真正ライン(50
)が正常に折れ曲っている場合であるから1次の検査を
行うべくステップ■に移行するのである。また、このス
テップ■で各端点(51)の内一致するものがなければ
、各真正ライン(50)が正常に交わっていないのであ
るからステップΩに移行してエラー登録かなされる。
If these two true line data intersect, step (2) is to check whether the state is in (a) or (b) in FIG. 15. That is, in this step (2), if any of the end points (51) match, each true line (50
) is bent normally, so we move on to step (3) to perform the first inspection. Furthermore, if there is no match among the end points (51) in this step (2), it means that the true lines (50) do not intersect normally, and the process moves to step (Ω) where an error is registered.

また、ステップ■において交わりがないと判定された場
合には、両真正ラインデータ間の関係は第15図の(ハ
)または(ニ)の状態にあることになる。第15図の(
八)の状態は両真正ライン(50)が近接し過ぎている
場合であり、第15図の(ニ)の状態は両真正ライン(
50)が正常に離れている場合である。この真正ライン
(50)が正常に離れているか否かの判定は、予め設定
された距離fLIの値より長いか短いかによってなされ
る。この距離見、の値の設定はプリント配線板の形状あ
るいは各真正ライン(50)のファイン化の要求程度等
に応じて適宜決定されるものである。このステップ■に
おいて場合分けした後にあつては、ステップ■において
上述した距!!Ltの値より長いか短いかを検査してか
らステップ■または0に移行するのである。
If it is determined in step (2) that there is no intersection, the relationship between the two true line data will be in the state (c) or (d) of FIG. 15. In Figure 15 (
Condition 8) is when both true lines (50) are too close together, and condition (d) in Figure 15 is when both true lines (50) are too close together.
50) are normally separated. A determination as to whether this true line (50) is normally separated is made based on whether it is longer or shorter than a preset distance fLI. The setting of the value of this distance is determined as appropriate depending on the shape of the printed wiring board or the degree of refinement required for each true line (50). After dividing the cases in this step ■, the distance mentioned above in step ■! ! After checking whether it is longer or shorter than the value of Lt, the process moves to step (2) or 0.

これに対して、上記ステップ■において、ステップ■で
選択された一組のデータが真正ラインデータと真正ライ
ンデータでない場合には、ステップ■に移行する。
On the other hand, in step (2) above, if the set of data selected in step (2) is not genuine line data and genuine line data, the process moves to step (2).

このステップ■にあっては、ステップ■で選択された一
組のデータが、ランドデータと真正ラインデータとから
なっているか否かをチェックする。もし、ランドデータ
と真正ラインデータとからなっていれば次のステップ[
相]に移行して両者に交わりがあるか否かをチェックす
る。両者に交わりがある場合とは、第16図の(イ)及
び(ロ)の状態をいうのであり、第16図の(イ)は正
常な状態(ランド(40)の中心座標(41)と真正ラ
イン(50)の端点(51)とが一致している)、第1
6図の(ロ)は正常でない状態(ランド(40)の中心
座標(41)と真正ライン(50)の端点(51)とが
一致していない)を示している。
In this step (2), it is checked whether the set of data selected in step (2) consists of land data and true line data. If it consists of land data and true line data, proceed to the next step [
phase] and check whether there is an intersection between the two. The case where the two intersect refers to the states (a) and (b) in Fig. 16, and (a) in Fig. 16 is the normal state (the center coordinates (41) of the land (40) and The end point (51) of the true line (50) coincides with the first line), the first
FIG. 6 (b) shows an abnormal state (the center coordinates (41) of the land (40) and the end point (51) of the true line (50) do not match).

この交わりがある場合で、第16図の(イ)の状態か(
ロ)の状態かを検査するのがステップ■である。すなわ
ち、このステップ■でランド(40)の中心座標(41
)と真正ライン(50)の端点(51)が一致すれば、
ランド(40)と真正ライン(50)が正常な状態にあ
る場合であるから1次の検査を行うべくステップ■に移
行するのである。また、このステップOでランド(40
)の中心座標(41)と真正ライン(50)の端点(5
1)とが一致していなければ、ランド(40)と真正ラ
イン(50)とが正常に交わっていないのであるからス
テップOに移行してエラー登録がなされる。この場合の
検査は、ランド(40)と真正ライン(50)との最ホ
ズレ距ailsを予め設定しておき、この距離見、より
算出距離が大きいか小さいかで判定される。ランド(4
0)と真正ライン(50)とはパターンとしてプリント
配線板上に形成されたとき、電気的な導通がとれれば充
分であり、ランド(40)と真正ライン(50)との交
わりは完全一致である必要はなく、ここに最小ズレ距a
ntを設定し得る理由がある。
If there is this intersection, is the state shown in (a) in Figure 16 (
Step (2) is to check whether the condition is (b). That is, in this step ■, the center coordinates (41
) and the end point (51) of the true line (50) match, then
Since the land (40) and the true line (50) are in a normal state, the process moves to step (2) to perform the first inspection. Also, in this step O, land (40
) center coordinates (41) and the end point (5
1), the land (40) and the true line (50) do not intersect normally, so the process moves to step O and an error is registered. In this case, the inspection is performed by setting the maximum distance between the land (40) and the true line (50) in advance, and determining whether the calculated distance is larger or smaller based on this distance. Land (4
0) and the true line (50) when formed as a pattern on a printed wiring board, it is sufficient that there is electrical continuity, and the intersection of the land (40) and the true line (50) is a perfect match. There is no need for it, and here is the minimum deviation distance a
There are reasons why nt may be set.

また、ステップ[株]において交わりがないと判定され
た場合には、ランドデータと真正ラインデータ間の関係
は、第16図の(ハ)または(ニ)の状態にあることに
なる。第16図の(ハ)の状態はランド(40)と真正
ライン(50)とが近接し過ぎている場合であり、第1
6図の(ニ)の状態はランド(40)と真正ライン(5
0)とが正常にはれている場合である。この真正ライン
(50)が正常に離れているか否かの判定は、予め設定
された距離文、の値より長いか短いかによってなされる
。この距離fL3の値の設定は、プリント配線板の形状
あるいは各真正ライン(50)のファイン化の要求程度
等に応じて適宜決定されるものである。このステップ[
相]において場合分けした後にあっては、ステップ@に
おいて上述した距a旦コの値より長いか短いかを検査し
てからステップ■または0に移行するのである。
If it is determined in step [stock] that there is no intersection, the relationship between the land data and the true line data will be in the state (c) or (d) of FIG. 16. The state (c) in FIG. 16 is a case where the land (40) and the true line (50) are too close to each other, and the first
The state (d) in Figure 6 is between the land (40) and the true line (5).
0) is a case where the swelling is normal. A determination as to whether this true line (50) is normally separated is made based on whether it is longer or shorter than a preset distance value. The value of this distance fL3 is determined as appropriate depending on the shape of the printed wiring board, the degree of refinement of each true line (50), and the like. This step [
After the cases are divided in [phase], it is checked in step @ whether the distance a is longer or shorter than the value of the above-mentioned distance a, and then the process moves to step ■ or 0.

これ呵対して、上記のステップ■において、ステップ■
で選択された一組のデータが、真正ラインデータとラン
ドデータでない場合には、ステッブ■に移行する。
On the other hand, in step ■ above, step ■
If the set of data selected in step (2) is not true line data and land data, the process moves to step (2).

このステップ■にあっては、ステップ■で選択された一
組のデータか、ランドデータとランドデータからなって
いるか否かをチェックする。もし、ランドデータとラン
ドデータからなっていれば次のステップ[相]に移行す
る。このステップ[相]においては、両ランド(40)
が第17図の(イ)の状態にあるか(ロ)の状態にある
かを検査するのであり、第17図の(イ)は正常でない
状態(両ランド(40)の中心座標(41)が近接し過
ぎている)、第17図の(ロ)は正常な状態(両ランド
(40)の中心座標(41)が所定の距rai、以上離
れている)を示している。このステップ[相]に8いて
、両ランド(40)の中心座W (41)が所定の距f
tu、の値より長いか短いかを検査して、ステップ■ま
たはステップOに移行するのである。
In this step (2), it is checked whether the set of data selected in step (2) consists of land data and land data. If it consists of land data and land data, move to the next step [phase]. In this step [phase], both lands (40)
is in the state of (a) or (b) in Fig. 17, and (a) in Fig. 17 is an abnormal state (center coordinates (41) of both lands (40)). are too close together), and (b) in FIG. 17 shows a normal state (the center coordinates (41) of both lands (40) are separated by a predetermined distance rai or more). At this step [phase] 8, the central seat W (41) of both lands (40) is at a predetermined distance f
It is checked whether it is longer or shorter than the value of tu, and the process moves to step 2 or step O.

これに対して、上記のステップOにおいて、ステップ■
で選択された一組のデータが、ランドデータとランドデ
ータてない場合には、ステップ[相]に移行する。
On the other hand, in step O above, step ■
If the set of data selected in is not land data and land data, the process moves to step [phase].

このステップ■にあっては、ステップ■で選択された一
組のデータが、真正ラインデータとパッドデータからな
っているか否かをチェックする。
In this step (2), it is checked whether the set of data selected in step (2) consists of true line data and pad data.

もし、真正ラインデータとパッドデータからなっていれ
ば次のステップOに移行して両者に交わりがあるか否か
をチェックする。両者に交わりかある場合とは、第18
図の(イ)、(ロ)、(ハ)、(ニ)及び(ホ)の状態
をいうのであり、第18図の(イ)、(ロ)及び(ハ)
は正常な状態。
If it consists of true line data and pad data, the process moves to the next step O, and it is checked whether or not there is an intersection between the two. When there is intersection between the two, the 18th
This refers to the states (a), (b), (c), (d), and (e) in the figure, and (a), (b), and (c) in Figure 18.
is a normal condition.

第18図の(ニ)及び(ホ)は正常でない状態を示して
いる。つまり、(イ)及び(ロ)は、真正ライン(50
)とパッド(60)が水平方向に交わり、かつ真正ライ
ン(50)かパッド(60)の幅方向にはみ出していな
い状態であり、(ハ)の状態は、真正ライン(50)と
パッド(60)が垂直に交わり、かつ真正ライン(50
)がパッド(60)の幅方向に突き抜けていない状態で
ある。また、(ニ)の状態は、真正ライン(50)かパ
ッド(60)の幅方向にはみ出している状態であり、(
ホ)の状態は、真正ライン(50)がパッド(60)の
幅方向に突き抜けている状態である。
(D) and (E) in FIG. 18 show abnormal states. In other words, (a) and (b) are the true line (50
) and the pad (60) intersect in the horizontal direction and do not protrude from the true line (50) in the width direction of the pad (60). ) intersect perpendicularly and the true line (50
) does not penetrate through the pad (60) in the width direction. In addition, the state (d) is a state in which the true line (50) protrudes in the width direction of the pad (60), and (
In the state (E), the true line (50) penetrates through the pad (60) in the width direction.

これら真正ラインデータとパッドデータに交わりがある
場合で、第18図の(イ)、(ロ)、(ハ)、(ニ)、
及び(ホ)のどの状態にあるかを検査するのがステップ
Oである。すなわち、このステップ0で真正ライン(5
0)とパッド(60)が第18図の(イ)、(ロ)また
は(ハ)の状態のいずれかであれば正常な状態にある場
合であるから、次の検査を行うべくステップ■に移行す
るのである。また、このステップOで真正ライン(50
)とパッド(60)が第18図の(ニ)または(ホ)の
状態の場合は、正常に交わっていないのであるからステ
ップOに移行してエラー登録がなされる。
In the case where there is an intersection between these true line data and pad data, (a), (b), (c), (d) in Fig. 18,
Step O is to check which state is in (e) and (e). In other words, at this step 0, the true line (5
0) and pad (60) are in any of the states shown in (a), (b), or (c) in Figure 18, they are in a normal state, so proceed to step (3) for the next inspection. It is a transition. Also, in this step O, the true line (50
) and the pad (60) are in the state of (d) or (e) in FIG. 18, they do not intersect normally, so the process moves to step O and an error is registered.

また、ステップOにおいて交わりかないと判定された場
合には、真正ライン(50)とパッド(60)の関係は
第18.図の(へ)または(ト)の状mにあることにな
る。第18図の(へ)の状態は、真正ライン(50)と
パッド(60)が近接しすぎている場合であり、第18
図の(ト)の状態は、真正ライン(50)とパッド(6
0)が正常に離れている場合である。この真正ライン(
50)とパッド(60)が正常に離れているか否かの判
定は、予め設定された距離!LSの値より長いか短いか
によってなされ、その後、ステップ■またはステップ0
に移行するのである。
If it is determined in step O that they do not intersect, the relationship between the true line (50) and the pad (60) is the 18th. This means that it is in the position m shown in (f) or (g) in the figure. The state shown in FIG. 18 is when the true line (50) and the pad (60) are too close to each other,
The state shown in (g) in the figure is the true line (50) and the pad (6).
0) are normally separated. This genuine line (
50) and the pad (60) are normally separated from each other by a preset distance! It is done depending on whether it is longer or shorter than the value of LS, and then step ■ or step 0
It will move to .

これに対して、上記のステップ■において、ステップ■
で選択された一組のデータが、真正ラインデータとパッ
ドデータでない場合には、ステップOに移行する。
On the other hand, in step ■ above, step ■
If the set of data selected in is not genuine line data and pad data, the process moves to step O.

このステップOにあっては、ステップ■で選択された一
組のデータが、パッドデータとパッドデータからなって
いるか否かをチェックする。もしパッドデータとパッド
データからなっていれば次のステップOに移行する。こ
のステップOにおいては1両パッド(60)が第19図
の(イ)の状態にあるか(ロ)の状態にあるかを検査す
るのであり、第19図の(イ)の状態は両パッド(60
)が近接し過ぎている場合であり、第、19図の(ロ)
の状態は両パッド(60)が正常に離れている場合であ
る。このステップOにおいて、両パッド(60)か所定
の距afLr、の値より長いか短いかを検査して、ステ
ップ■またはステップOに移行するのである。
In this step O, it is checked whether the set of data selected in step (2) consists of pad data and pad data. If it consists of pad data and pad data, the process moves to the next step O. In this step O, it is inspected whether one pad (60) is in the state of (a) or (b) in FIG. 19, and the state of (a) in FIG. (60
) are too close together, and (b) in Figure 19
This state is when both pads (60) are normally separated. In this step O, it is checked whether the distance between both pads (60) is longer or shorter than a predetermined distance afLr, and the process moves to step 2 or step O.

そして、上記のステップOにおいて、ステップ■で選択
された一組のデータが、パッドデータとパッドデータて
ない場合には、上述した五つの場合以外の検査を行うの
であるから、ランド(40)とパッド(60)の状態検
査ということになる。すなわち、このステップOにおい
ては、ランド(40)とパッド(60)が第20図の(
イ)の状態にあるか(ロ)の状IEにあるかを検査する
のであり、第20図の(イ)の状態はランド(40)と
パッド(60)とが近接し過ぎている場合であり、第2
0図の(ロ)の状態はランド(40)とパッド(60)
とが正常に離れている場合である。このステップOにお
いて、ランド(40)とパッド(60)の距離か所定の
距離文、の値より長いか短いかを検査して、ステップ■
またはステップ0に移行するのである。
Then, in the above step O, if the set of data selected in step ① is not pad data and pad data, tests other than the above five cases are performed, so the land (40) and This means inspecting the condition of the pad (60). That is, in this step O, the land (40) and pad (60) are arranged as shown in FIG.
It is checked whether the state is in the state of (a) or (b).The state of (a) in Fig. 20 is when the land (40) and pad (60) are too close to each other. Yes, second
The state of (b) in Figure 0 is the land (40) and pad (60).
This is the case when the two are normally separated from each other. In this step O, it is checked whether the distance between the land (40) and the pad (60) is longer or shorter than the value of the predetermined distance statement, and step
Or it moves to step 0.

以上の演算処理を行うことによって、ステップOに至れ
ば1本発明に係る検査は終了するが、もしステップ0に
おいて登録されているエラーがあれば、このエラーデー
タを使用することによってパターンフィルム作成用デー
タの修正を行うのである。これが第1図に示した手11
1’1(h)である。
By performing the above calculation processing, the inspection according to the present invention ends when Step O is reached. However, if there is an error registered in Step 0, this error data can be used to create a pattern film. This is to correct the data. This is move 11 shown in Figure 1.
1'1 (h).

なお、この手段(h)で修正したパターンフィルム作成
用データは、再び手順(a)に戻って上述したような検
査を順次行うとよい。
Note that it is preferable to return to step (a) again and sequentially perform the above-mentioned inspection on the pattern film creation data corrected by this means (h).

以上のように完全に修正されたパターンフィルム作成用
データを元にして、最終的に第13図に示したパターン
フィルム(30)を形成するのである。換言すれば、本
発明を採用することによって、パターンフィルム(30
)は−回のみ形成すればよいことになるのである。
Based on the pattern film creation data completely corrected as described above, the pattern film (30) shown in FIG. 13 is finally formed. In other words, by adopting the present invention, the pattern film (30
) need only be formed - times.

(発明の効果) 以上詳述した通り、本発明にあっては、「与えられた回
路図からプリント配線板上のランド、ライン及びパッド
からなるパターンを形成するためのパターン設計図を作
成し、このパターン設計図からパターンフィルム作成用
データを形成して、このパターンフィルム作成用データ
の正誤を検査して修正した後、前記プリント配線板上の
パターンを形成するためのパターンフィルムを作成する
にあたって、 前記パターンフィルム作成用データを、前記ランドの中
心座標と半径とからなるランドデータと、前記ライン及
びパッドの端点の座標とその半径及びこれら端点が連続
していることを示すデータとからなるラインデータとに
分解して形成し、前記プリント配線板のソルダーマスク
を形成するためのソルダーマスクフィルム作成用データ
から、前記プリント配線板のマスクされない非マスク領
域を算出し。
(Effects of the Invention) As detailed above, the present invention has the following features: ``Creating a pattern design diagram for forming a pattern consisting of lands, lines, and pads on a printed wiring board from a given circuit diagram; After forming data for creating a pattern film from this pattern design drawing and inspecting and correcting the correctness of this data for creating a pattern film, in creating a pattern film for forming the pattern on the printed wiring board, The pattern film creation data includes land data consisting of the center coordinates and radius of the land, line data consisting of the coordinates and radius of the end points of the line and pad, and data indicating that these end points are continuous. A non-masked area of the printed wiring board that is not masked is calculated from data for creating a solder mask film for forming a solder mask of the printed wiring board.

前記ラインデータが前記非マスク領域にあるか否かを演
算処理して、前記ラインデータな非マスク領域内にない
真正ラインデータと、非マスク領域内にあるパッドデー
タとに新たに分解して形成するとともに、 前記パターン設計図を所定の区間に分解して、この区画
内に入る前記ランドデータ、真正ラインデータ及びパッ
ドデータを当該区画毎に記憶し、この区画内に入る1つ
の前記ランドデータ、真正ラインデータまたはパッドデ
ータと、同じ区画内に入る他の1つの前記ラントデータ
、真正ラインデータまたはパットデータとの一組を選択
して両書間の距離を算出し、 この算出された距離か設定された一定値内にあるか否か
を演算処理することにより、前記パターンフィルム作成
用データのエラー蔀分を算出するようにしたことにその
特徴があり、これにより、従来の表面実装用のプリント
配線板上に形成される導体回路のためのパターンフィル
ムの元になるパターンフィルム形成用データを検査する
場合の信頼性の低さ及び効率の悪さを解決して、既にあ
る簡単な設備を使用して効率良くかつ低いコストでパタ
ーンフィルム形成用データを検査することのできる方法
を提供することかできるのである。
Arithmetic processing is performed to determine whether the line data is in the non-masked area, and the line data is newly decomposed into true line data that is not in the non-masked area and pad data that is in the non-masked area. At the same time, the pattern design drawing is divided into predetermined sections, and the land data, true line data, and pad data that fall within this section are stored for each section, and one piece of land data that falls within this section, Select a set of true line data or pad data and one other runt data, true line data or putt data that falls within the same section, calculate the distance between the two books, and calculate the calculated distance. The feature is that the error amount of the pattern film creation data is calculated by calculating whether or not it is within a set constant value. Solve the low reliability and inefficiency when inspecting the pattern film forming data that is the basis of the pattern film for conductor circuits formed on printed wiring boards, and use the simple equipment that already exists. Therefore, it is possible to provide a method for inspecting pattern film forming data efficiently and at low cost.

また特に1本発明はパターンフィルム作成用データのチ
ェック作業が容易となり、チェック時間を短縮すること
ができて、しかも完成品の信頼性を向上させるプリント
配線板用のパターンフィルム作成用データの検査方法を
提供することができるのである。
In particular, one aspect of the present invention is a method for inspecting pattern film creation data for printed wiring boards that facilitates the checking of pattern film creation data, reduces checking time, and improves the reliability of the finished product. can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る方法を説明するための手順を示し
たフローチャート、第2図は回路図からパターンフィル
ムを作成するまでの手順を示したフローチャート、第3
図はパターンフィルム作成用データの検査を行う手順を
示したフローチャートである。 また、第4図は完成後のパターンフィルムの一部を示す
平面図、第5図は第4図の一部を拡大しランドと真正ラ
イン及びバラ1ζに分割して示した平面図、第6図の(
イ)〜(ハ〕はランドと真正ライン及びパッドの概略構
成を示す平面図、第7図はランドと真正ラインが正常に
位置している状態を示す平面図、第8図は真正ラインと
真正ラインか正常に位こしている状態を示す平面図、第
9図(イ)〜(ハ)のそれぞれは真正ラインとパッドが
正常に位置している状ぷを示す平面図、第1O図は一組
のランド、真正ラインまたはパッドか正常に位こしてい
ない状態を示す平面図である。 さらに、第11図は回路図の一例を示す平面図、第12
図は第11図の回路図を元にして形成したパターン設計
図、第13図は第12図のパターン設計図から形成した
パターンフィルムの平面図、第14図はプリント配線板
上のパターンを被覆するために作成されたソルダーマス
クフィルムの平面図、第15図は真正ラインと真正ライ
ンとの関係を例示する平面図、第16図はランドと真正
ラインとの関係を例示する平面図、第17図はランドと
ランドの関係を例示する平1面図、第18図は真正ライ
ンとパッドの関係を例示する平面図、第19図はパッド
とパッドの国保を例示する平面図、第20図はランドと
パッドの関係を例示する平面図である。 符  号  の  説  明 1(1−・・回路図、20−パターン設計図、30−・
パターンフィルム、40ランド、41−・・ランドの中
心座標、S O−・・真正ライン、51−・・真正ライ
ンの端点、60−・・パッド、61・・−パッドの端点
、 70−・非マスク領域。 (以 上)
FIG. 1 is a flowchart showing the procedure for explaining the method according to the present invention, FIG. 2 is a flowchart showing the procedure from creating a pattern film from a circuit diagram, and FIG.
The figure is a flowchart showing a procedure for inspecting pattern film creation data. Furthermore, FIG. 4 is a plan view showing a part of the pattern film after completion, FIG. 5 is a plan view showing a part of FIG. (
A) to (C) are plan views showing the schematic configuration of the land, true line, and pad, Figure 7 is a plan view showing the land and true line in the normal position, and Figure 8 is the true line and true line. Figures 9(a) to 9(c) are plan views showing the correct line and pad position, respectively. FIG. 11 is a plan view showing a state in which a set of lands, true lines or pads are not properly positioned.Furthermore, FIG. 11 is a plan view showing an example of a circuit diagram,
The figure shows a pattern design diagram formed based on the circuit diagram in Figure 11, Figure 13 is a plan view of a pattern film formed from the pattern design diagram in Figure 12, and Figure 14 covers the pattern on the printed wiring board. 15 is a plan view illustrating the relationship between the true lines and the true line, FIG. 16 is a plan view illustrating the relationship between the land and the true line, and FIG. 17 is a plan view illustrating the relationship between the lands and the true line. The figure is a plan view illustrating the relationship between the lands, FIG. 18 is a plan view illustrating the relationship between the true line and the pad, FIG. 19 is a plan view illustrating the national insurance of the pad and the pad, and FIG. FIG. 3 is a plan view illustrating the relationship between lands and pads. Explanation of symbols 1 (1-... circuit diagram, 20- pattern design diagram, 30-...
Pattern film, 40 land, 41--center coordinates of land, SO--true line, 51--end point of true line, 60--pad, 61--end point of pad, 70--non- mask area. (that's all)

Claims (1)

【特許請求の範囲】 与えられた回路図からプリント配線板上のランド、ライ
ン及びパッドからなるパターンを形成するためのパター
ン設計図を作成し、このパターン設計図からパターンフ
ィルム作成用データを形成して、このパターンフィルム
作成用データの正誤を検査して修正した後、前記プリン
ト配線板上のパターンを形成するためのパターンフィル
ムを作成するにあたって、 前記パターンフィルム作成用データを、前記ランドの中
心座標と半径とからなるランドデータと、前記ライン及
びパッドの端点の座標とその半径及びこれら端点が連続
していることを示すデータとからなるラインデータとに
分解して形成し、前記プリント配線板上のソルダーマス
クを形成するためのソルダーマスクフィルム作成用デー
タから、前記プリント配線板のマスクされない非マスク
領域を算出し、 前記ラインデータが前記非マスク領域内にあるか否かを
演算処理して、前記ラインデータを非マスク領域内にな
い真正ラインデータと、非マスク領域内にあるパッドデ
ータとに新たに分解して形成するとともに、 前記パターン設計図を所定の区画に分解して、この区画
内に入る前記ランドデータ、真正ラインデータ及びパッ
ドデータを当該区画毎に記憶し、この区画内に入る1つ
の前記ランドデータ、真正ラインデータまたはパッドデ
ータと、同じ区画内に入る他の1つの前記ランドデータ
、真正ラインデータまたはパッドデータとの一組を選択
して両者間の距離を算出し、 この算出された距離が設定された一定値内にあるか否か
を演算処理することにより、前記パターンフィルム作成
用データのエラー部分を検出するようにしたことを特徴
とするプリント配線板用のパターンフィルム作成用デー
タの検査方法。
[Claims] A pattern design drawing for forming a pattern consisting of lands, lines, and pads on a printed wiring board is created from a given circuit diagram, and data for creating a pattern film is created from this pattern design drawing. After inspecting and correcting the correctness of this pattern film creation data, when creating a pattern film for forming a pattern on the printed wiring board, the pattern film creation data is changed to the center coordinates of the land. and a radius, and line data consisting of the coordinates of the end points of the line and pad, their radii, and data indicating that these end points are continuous, and are formed on the printed wiring board. calculating a non-masked area of the printed wiring board from data for creating a solder mask film for forming a solder mask, and calculating whether or not the line data is within the non-masking area; The line data is newly decomposed and formed into true line data that is not in the non-masked area and pad data that is in the non-masked area, and the pattern design drawing is decomposed into predetermined sections, and The land data, true line data, and pad data entering the section are stored for each section, and one land data, true line data, or pad data entering the section and another land data entering the same section are stored. data, true line data, or pad data, calculates the distance between them, and performs arithmetic processing to determine whether the calculated distance is within a set constant value. A method for inspecting data for creating a pattern film for a printed wiring board, characterized in that an error portion of the data for creating the film is detected.
JP61313814A 1986-12-26 1986-12-26 Method of inspecting data for forming pattern film for printed wiring board Granted JPS63164487A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61313814A JPS63164487A (en) 1986-12-26 1986-12-26 Method of inspecting data for forming pattern film for printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61313814A JPS63164487A (en) 1986-12-26 1986-12-26 Method of inspecting data for forming pattern film for printed wiring board

Publications (2)

Publication Number Publication Date
JPS63164487A true JPS63164487A (en) 1988-07-07
JPH0451868B2 JPH0451868B2 (en) 1992-08-20

Family

ID=18045834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61313814A Granted JPS63164487A (en) 1986-12-26 1986-12-26 Method of inspecting data for forming pattern film for printed wiring board

Country Status (1)

Country Link
JP (1) JPS63164487A (en)

Also Published As

Publication number Publication date
JPH0451868B2 (en) 1992-08-20

Similar Documents

Publication Publication Date Title
US7430729B2 (en) Design rule report utility
JPH0434951A (en) Method of inspecting printed wiring board
CN111737945A (en) Back drilling design method, system, terminal and storage medium of PCB
JPS63164487A (en) Method of inspecting data for forming pattern film for printed wiring board
CN114266219B (en) Layout design optimization method and device suitable for PCBA (printed Circuit Board Assembly) process
JPH11143917A (en) Check device and method for printed board
TW200538919A (en) System and method for checking split plane of motherboard layout
JPS63188267A (en) Method for inspecting pattern film generating data for printed circuit board with plating lead
TWI830565B (en) Automatic inspection method for through hole vias and connector pins of pcb
JPS62241392A (en) Inspection of data for forming pattern film for printed wiring board
JPH0773238A (en) Unwanted land deletion system
CN114004193A (en) Identification method of PCB tin-coating risk and related device
JP2940213B2 (en) Check area setting method for solder appearance inspection
CN117252002A (en) Gerber file-based BGA automatic identification method and device
JPH05335706A (en) Printed circuit substrate with part position recognizing mark
JP2932569B2 (en) Wiring net division processing equipment
JPH0355995B2 (en)
JPH0550028B2 (en)
JP2003186931A (en) Automatic ground guard wiring system
CN116205170A (en) Integrated circuit engineering data processing method and system
Jones et al. Schematics and electrical and electronic drawing
JPS62178973A (en) Inspection method for pattern design drawing for printed circuit board
JP2005174014A (en) Component clearance check apparatus
JPH05256909A (en) Test-pad arranging method for printed wiring board
JPS62119692A (en) Wiring pattern error detecting system

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term