JPS63161864A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的］ （産業上の利用分野） 本発明はＰＮＰＮ型半導体スイッチにおいて。

点弧位相を制御することにより電力制御を行なう半導体
装置に関する。

（従来の技術） 第７図は従来の複合型半導体スイッチであり。

５ＣＲＩのゲート・カソード間に抵抗２およびＭＯＳト
ランジスタ３を接続し、前記５ＣＲＩのアノード電圧を
コンデンサ４．５で分圧して前記ＭｏＳトランジスタ３
のゲートに加えて前記５ＣＲ１の点弧をゼロクロス制御
している。しかしながら、このように電源電圧を分圧し
て５ＣＲ１の点弧制御を行なっていた為０点弧位相を可
変することはできなかった。

（発明が解決しようとする問題点） 本発明は、従来技術では点弧位相を可変することができ
ない点に鑑みてなされたもので、入力信号レベルを点弧
位相角へ変換することにより点弧位相を可変し得る集積
化に好適する半導体装置を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段と作用）本発明は上記目
的を達成するために。

ＰＮＰＮ型半導体スイッチのゲート・カソード間に抵抗
及びＭｏＳトランジスタが並列に接続された半導体装置
において、前記ＭｏＳトランジスタの駆動を、センサへ
の入力により制御される時定数回路により制御すること
を特徴とするものであり、入力信号レベルを点弧位相角
へ変換することを利用して０部品数の少ない積分回路で
ソフトスタート機能を実現することができる。

（実施例） 以下図面を参照して本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示し、ＰＮＰＮ型半導体ス
イッチ例えば５ＣＲ１１のゲート・カソード間には抵抗
１２ｆ′３よび短絡用ＭｏＳトランジスタ１３が並列に
接続される。前記５ＣＲ１１の７ノード・カソード間に
はバイアス回路１４を介して充電制御用ＭＯＳトランジ
スタ１５およびコンデンサ１６が直列に接続され、この
コンデンサ１６および前記トランジスタ１５の接続点と
前記トランジスタ１３のゲートとの間にはインバータ回
路１７が接続される。前記トランジスタ１５のゲートに
は増幅回路１８を介してセンサ回路１９が接続される。

前記トランジスタ１５およびコンデンサ１６は時定数回
路を構成し、この時定数回路はセンサ回路１９および増
幅回路１８により制御される。

即ち、センサ回路１９の出力によりＭＯＳトランジスタ
１５のドレイン電流が制御され、コンデンサ１６の充電
時間が可変される。このコンデンサ１６の端子電圧が高
くなり０次段のインバータ回路１７のしきい値を越える
と、インバータ回路１７の出力が反転し、ＭＯＳトラン
ジスタ１３かオフとなり５ＣＲＩＩが点弧可能となる。

したがって、入力信号レベルの変化により０点弧位相を
制御することができる。この場合、５ＣＲ１１を制御す
る制御回路はＴｉ源雷電圧低い領域から動作し、このと
きＭＯＳトランジスタ１３は素早く。

低インピーダンスになる為、ｄｖＸｄｔ酎最の向耐にも
役立つ。

尚、バイアス回路１４は制御回路の動作を安定させる為
に存在しており、場合によってはなくてもよい。

又、コンデンサ１６は回路の配線容量及び次段のＭＯＳ
トランジスタ１３のゲート入力？ｆｆｌを含み、場合に
よってはこれらの容置のみでもよい。

第２図は本発明の具体的回路例であり、第１図と同一部
分は同一符号を付してその説明を省略する。すなわち、
ＭＯ８ｔ−ランジスタ２０，２１はインバータ回路１７
を構成し０Ｍ０Ｓトランジスタ２２，２３．２４．２５
．２６およびｊ氏抗２７゜２８よりなる差動増幅器は増
幅回路１８を構成し。

フォトダイオード２つおよび暗電流補正用ダイオード３
０はセンサ回路１９を構成し、ＭＯＳトランジスタ３１
．３２．３３およびトランジスタ３４およびツェナーダ
イオード３５および抵抗３６はバイアス回路１４を構成
する。

この実施例では、光入力を想定して、フォトダイオード
と差動増幅器により時定数を制御する構成となっている
。この場合、レベルの異なる光入力電流１ｐ１．　　ｒ
ｐ２（１ｐ１＞Ｉｔ）２）に対して、コンデンサ１６の
端子電圧ＶＣは第３図に示すような関係になっており、
短絡用ＭＯＳトランジスタ１３の動作時間（短絡期間）
すなわち５ＣＲＩＩの点弧禁止期間は光入力が大きい方
が短くしである。ＴＴＨはインバータのしきい値である
。又。

この回路の場合、５ＣＲ１１の点弧は光で直接行なうよ
うになっている為、実際の素子の点弧動作は、５ＣＲ１
１の光トリガ動作とＭｏＳトランジスタ１３の短絡機能
の競合点で起こると考えられる。すなわち、第４図に示
すように、５ＣＲ１１の点弧開始入力レベル（ＩＦＴ）
と０時定数による点弧遅れ位相φが１８０゛になる入力
レベル（ＩＩＮ）が一致するようにしておくと電力の連
続制御において、非常に都合がよい。第４図中。

ＩＦは光入力電流、ｌＦＴは５ＣＲ１１の最小トリガ入
力電流、　ｔ８Ｔは５ＣＲ１１のゲート・カソード間短
絡時間、Ｖへには５ＣＲ１１のアノード・カソード間電
圧である。

こういった回路の場合、入力レベルが回路のしきい値の
近傍であると、動作が不安定になることがあり、一般的
にはヒステリシス特性を持たせる場合が多い。しかし０
本構成の場合１点弧特性は５ＣＲ１１の受光感度に依存
しており、一度点弧すると、主電流による接合温度上昇
の為、受光感度が高くなる。すなわち８本質的にヒステ
リシス特性を持っている為、ゲート１１皿回路で考慮す
る必要はない。

第５図は本発明の応用例であり、第６図はその動作波形
の一例を示す。すなわち、双方向型半導体スイッチに適
用したもので、それぞれ第１図に示すような１１１０回
路４３を接続した５ＣＲ１１が双方向型になるように並
列接続して受光素子４２を構成し、この受光素子４２を
交流電源３９および負荷４０と直列に接続したものであ
る。前記受光素子４２は発光ダイオード４４と光結合さ
れて光リレーの形態をとった複合型半導体スイッチ４１
が構成される。前記ダイオード４４のアノード・カソー
ド間にはコンデサ４６が接続され、このコンデンサ４６
とダイオード４４の接続点には抵抗４５を介して入力端
子３７．３８が接続される。すなわち、第６図（ａ＞に
示す様に入力信号ＶＩＮが加えられると９発光ダイオー
ド４４の入力１流Ｉｒは抵抗４５とコンデンサ４６の時
定数により第６図（ｂ）に示すようになり、その為。

５ＣＲ１１の点弧位相角φは第６図（Ｃ）に示すように
変化する。Ｓはソフトスタートのかかる期間であり、こ
のように入力レベルにより点弧位相が可変できる素子を
用いる時、その入力信号を積分回路を通すことにより、
少ない部品で点弧位相を徐々に上げるソフトスタートの
機能を持たせることも可能である。

尚、上記実施例ではＳＣＲの制旧回路を動作するセンサ
回路として光の検出回路を用いる場合について説明した
が、これに限らず、熱、電圧等の検出回路を用いてもよ
い。又、上記実施例によれば、全ての回路構成要素を主
半導体スイッチと同一基板上に形成することができるの
で集積化に好適するものである。

［発明の効果］ 以上述べたように本発明によれば、入力信号レベルを点
弧位相角へ変換することにより点弧位相を可変すること
ができ、集積化に好適する半導体装置を提供することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は第１図の具体例を示す回路図、第３図および第
４図は第２図の動作を説明するための図。 第５図は本発明の応用例を示すブロック図、第６図は第
５図の動作を説明するための図、第７図は従来の半導体
装置を示す回路図である。 １１・・・ＳＣＲ，１２・・・抵抗、１３・・・ＭＯＳ
トランジスタ、１５・・・充電制御用ＭＯＳトランジス
タ。 １６・・・コンデンサ、１９・・・センサ回路。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 Ｕ 第４図 第５図 ＩＮ 第６図 第７図

Claims (3)

【特許請求の範囲】
1. （１）ＰＮＰＮ型半導体スイッチのゲート・カソード間
   に抵抗及びＭＯＳトランジスタが並列に接続された半導
   体装置において、前記ＭＯＳトランジスタの駆動を、セ
   ンサへの入力により制御される時定数回路により制御す
   ることを特徴とする半導体装置。
2. （２）時定数回路として、可変インピーダンスによる容
   量の充放電による時定数回路を用いることを特徴とする
   特許請求の範囲第１項記載の半導体装置。
3. （３）ＰＮＰＮ型半導体スイッチとして、双方向型半導
   体スイッチを用いることを特徴とする特許請求の範囲第
   １項記載の半導体装置。