JPS63161637A - Recognizer for position of semiconductor wafer - Google Patents

Recognizer for position of semiconductor wafer

Info

Publication number
JPS63161637A
JPS63161637A JP61307736A JP30773686A JPS63161637A JP S63161637 A JPS63161637 A JP S63161637A JP 61307736 A JP61307736 A JP 61307736A JP 30773686 A JP30773686 A JP 30773686A JP S63161637 A JPS63161637 A JP S63161637A
Authority
JP
Japan
Prior art keywords
section
semiconductor wafer
information storage
stage
scattering plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61307736A
Other languages
Japanese (ja)
Other versions
JPH047104B2 (en
Inventor
Hideaki Hayashi
英明 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61307736A priority Critical patent/JPS63161637A/en
Publication of JPS63161637A publication Critical patent/JPS63161637A/en
Publication of JPH047104B2 publication Critical patent/JPH047104B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Control Of Position Or Direction (AREA)

Abstract

PURPOSE:To release an operator from simple labor by automatically recognizing the quantity of positional displacement consisting of the x and y directions and thetatransfer components of respective semiconductor wafer and correcting positions so that mutual semiconductor wafers relatively coincide, using either one of wafers as a reference. CONSTITUTION:A flat surface 4 is formed to a support section (a chuck) 3 fixing a semiconductor wafer 2 for joining, and a scattering plate 5 is mounted adjacent to the flat surface 4 besides the arrangement of a stage section 8 moving the support section 3. A light source 7 irradiating the scattering plate 5 and a photoconductive conversion mechanism image-sensing the light source 7 and capable of inputting the silhouette of the semiconductor wafer 2 are prepared, and control mechanisms 10, 10' connected to the photoconductive conversion mechanism and a measuring section 11 incorporating a picture memory 15 to which outputs from the control mechanisms are input are fitted. A bus 12 is connected to the measuring section 11, an information storage section 14 receiving and transmitting a signal from the measuring section 11 and an arithmetic operation section 13 are set up through the bus 12, a power section transmitting the result of arithmetic operation is connected to the stage 8, and a controller 19 is arranged between the information storage section 14 and the power section. Accordingly, productivity is improved.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は2枚の半導体ウェーハを密着して単一の半導体
ウェーハを形成する(以後接合技術と記載する)際に適
用する半導体ウェーハの認識装置に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention is applicable to forming a single semiconductor wafer by closely bonding two semiconductor wafers (hereinafter referred to as bonding technology). The present invention relates to a semiconductor wafer recognition device.

(従来の技術) 従来からダイオード、バイポーラトランジスタ等のコレ
クタ接合や2重拡散MO5FETのドレイン接合等はP
N接合を逆バイアス状態として使用しており、その際発
生する直列抵抗を減らすのにN音生導体基板を下地にし
たN−半導体基板との積層構造を採用し、このN−半導
体基板に反対導電型の不純物等を導入して半導体素子を
設け、更にN音生導体基板の厚さを充分に採って耐圧向
上ならびに機械的強度の増大を図っている。しかもこの
不純物導入によって得られるPN接合底部とN音生導体
基板までの距離を充分確保してこのPN接合動作時に発
生する空乏層によって発生する’Rearch 丁hr
ough”による降伏現象を防止するのが一般的である
。この積層構造を達成するのにはいわゆるエピタキシャ
ル成長法が広く利用されているが、含有不純物に濃度差
があると下地の半導体基板に含有する不純物の外方拡散
(Auto Diffusion)によってその境界部
分に止まらず厳格な濃度制御が得られないのが実情であ
る。
(Conventional technology) Conventionally, the collector junction of diodes, bipolar transistors, etc., and the drain junction of double diffusion MO5FET, etc. have been connected to P.
The N-junction is used as a reverse bias state, and in order to reduce the series resistance that occurs at that time, a stacked structure with an N-semiconductor substrate with an N-acoustic conductor substrate as the base is used, and the N-semiconductor substrate is A semiconductor element is provided by introducing conductive type impurities, and the thickness of the N-tone conductor substrate is increased to improve the withstand voltage and mechanical strength. Moreover, by ensuring a sufficient distance between the bottom of the PN junction obtained by introducing this impurity and the N sound conductor substrate, the 'Research Dhr.
It is common to prevent the breakdown phenomenon caused by "rough". The so-called epitaxial growth method is widely used to achieve this layered structure, but if there is a difference in concentration of impurities contained in the underlying semiconductor substrate. The reality is that due to auto-diffusion of impurities, it is not possible to achieve strict concentration control beyond the boundaries.

しかし、含有不純物に濃度差があり、導電型の相違に拘
らずこの半導体基板を一体にする接合技術が開発されて
いる。
However, there are differences in the concentration of impurities contained, and bonding techniques have been developed to integrate these semiconductor substrates regardless of the difference in conductivity type.

即ち、多少湿り気のある半導体基板表面を密着すると機
械的強度が充分にあり、恰も一枚の半導体基板として取
扱うことが可能な複合半導体基板を得る技術である。こ
の密着面には元(bulk)の結晶と多少異なるものが
形成すると想定されるが。
That is, this is a technique for obtaining a composite semiconductor substrate that has sufficient mechanical strength and can be handled as a single semiconductor substrate by closely contacting the surface of a semiconductor substrate that is somewhat moist. It is assumed that crystals that are somewhat different from the original (bulk) crystals are formed on this contact surface.

熱ならびに電気的な障壁とならず、しかもこへに設ける
PN接合を利用する機能素子は必要な電気的特性を充分
に発揮でき、更には酸化珪素層ならびに多結晶珪素層に
も適用できる。
A functional element that does not act as a thermal or electrical barrier and utilizes a PN junction provided here can sufficiently exhibit the necessary electrical characteristics, and can also be applied to silicon oxide layers and polycrystalline silicon layers.

この半導体ウェーハの密着に当ってはその位置合わせが
必要がとなるので工業用TVカメラにより撮像しこれを
モニタに写して目視可能な状態としてから、作業者が一
方の半導体ウェーハを基準にして平行移動量ならびに傾
き成分を測定する。この結果を前記半導体ウェーハを載
せたX−Y−eステージに供給して作業者の目視判断と
手作業即ちマニュアル(Manual)操作によって位
置合わせを実施している。
In order to bring the semiconductor wafers into close contact with each other, it is necessary to align them, so the image is captured using an industrial TV camera and displayed on a monitor to make it visible. Measure the amount of movement and tilt component. This result is supplied to the X-Y-e stage on which the semiconductor wafer is placed, and positioning is performed by the operator's visual judgment and manual operation.

この工業用TVカメラによって撮像する場合半導体ウェ
ーハの上方に位置するリング照射装置もしくは電球が利
用されている。
When imaging with this industrial TV camera, a ring irradiation device or a light bulb located above the semiconductor wafer is used.

(発明が解決しようとする問題点) このようなマニュアル操作による位置合せ方式では必要
な位置補正成分である平行移動量ならびに傾き量を人手
に頼って判断した上、これに対応する補正作業を行うた
めに、単純な長時間作業を強いられて作業者の眼精疲労
をもたらすと同時に、生産性の低下を招いている。これ
に加えて作業者の熟練度が生産性に与える影響も大きく
、一定のインデックス確保を目指す現場では問題となり
ひいては製品の品質を損う頻度が高くなる難点は避けら
れない。
(Problem to be Solved by the Invention) In such a manual alignment method, the amount of parallel movement and the amount of tilt, which are necessary position correction components, are manually determined and then the corresponding correction work is performed. As a result, workers are forced to perform simple tasks for long periods of time, causing eye strain and reducing productivity. In addition, the proficiency level of workers has a large impact on productivity, which becomes a problem in workplaces aiming to secure a certain index, and the difficulty of increasing the frequency of product quality loss is unavoidable.

前述のように工業用TVカメラを利用する場合には光源
をミラー半導体ウェーハの上方より照明する方式を採用
していたので、この半導体ウェーへの鏡面に光源が映し
出されてしまい肝心の半導体ウェーハは一部しか照明で
きず画像処理には問題となる。
As mentioned above, when using an industrial TV camera, a method was adopted in which the light source was illuminated from above the mirror semiconductor wafer, so the light source was reflected on the mirror surface of the semiconductor wafer, and the important semiconductor wafer was Only part of the light can be illuminated, which poses a problem for image processing.

本発明は上記難点を除去する新規な半導体ウェーハ位置
認識装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a novel semiconductor wafer position recognition device that eliminates the above-mentioned difficulties.

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) この目的を達成するために本発明では照明手段に改良を
加えると共に接合用半導体ウェーハの位置を自動的に認
識するものである。
(Means for Solving the Problems) In order to achieve this object, the present invention improves the illumination means and automatically recognizes the position of the semiconductor wafer for bonding.

接合用半導体ウェーハを固定する支持部(チャック)に
は平担面を設け、この支持部を可動とするステージ部を
配置するほかにこの平担面に沿って近接して散乱板を設
置する。この散乱板を照射する光源ならびにこの光源を
撮像して半導体ウェーハのシルエットを入力可能にする
光導電変換機構を準備し、これに接続する制御機構と、
この出力を入力する画像メモリを内蔵する計測部を設け
る。この計測部にはバスを接続し、これを介して前記計
測部の信号を受授する情報蓄積部ならびに演算部を設け
、演算結果を伝達する動力部を前記ステージに接続し、
前記情報蓄積部とこの電力部間にはコントローラを配置
する。
A support part (chuck) for fixing a semiconductor wafer for bonding is provided with a flat surface, and in addition to disposing a stage part that makes this support part movable, a scattering plate is installed adjacently along this flat surface. A control mechanism that prepares and connects a light source that illuminates the scattering plate and a photoconductive conversion mechanism that images the light source and makes it possible to input the silhouette of the semiconductor wafer;
A measuring section is provided that includes a built-in image memory for inputting this output. A bus is connected to the measurement section, and an information storage section and a calculation section are provided for receiving and receiving signals from the measurement section via the bus, and a power section for transmitting calculation results is connected to the stage,
A controller is disposed between the information storage section and the power section.

(作 用) 二枚の半導体ウェーハを密着するのにはこの各半導体ウ
ェーハを固定する支持部に被接合する半導体ウェーハを
配置し、接合する半導体ウェーハは180° 廻転可能
なアーム端に設ける支持部に設置して、移動可能なステ
ージ部に配置する半導体ウェーハの位置を補正後180
° 廻転する接合される半導体ウェーハを接合する半導
体ウェーハに密着して接合工程を実施する。
(Function) To bring two semiconductor wafers into close contact, the semiconductor wafers to be bonded are placed on the support part that fixes each semiconductor wafer, and the semiconductor wafers to be bonded are placed on the support part provided at the end of the arm that can rotate 180 degrees. After correcting the position of the semiconductor wafer placed on the movable stage section,
° The rotating semiconductor wafer to be bonded is brought into close contact with the semiconductor wafer to be bonded to carry out the bonding process.

この二枚の半導体ウェーハ位置を補正する方法としては
夫々の位置座標を正確に算出してITVカメラの中心か
らのズレ量を求め、このズレ量を相殺して差分を求める
考え方があるが、符号変換が必要となるので所要時間が
増すと推定される。
One way to correct the positions of these two semiconductor wafers is to accurately calculate the positional coordinates of each, find the amount of deviation from the center of the ITV camera, and calculate the difference by canceling out this amount of deviation. It is estimated that the required time will increase because conversion is required.

これに対して本発明ではITVカメラ中心がら接台用半
導体ウェーハのズレ量による補正に必要な情報を算出後
、接合する半導体ウェーハ(転送される)の情報即ち座
標値を接合される(位置補正により位置を調整する)半
導体ウェーハの座標値に変換することによって差分を求
めて補正値を算出する手法を採用して生産性向上を図る
ものである。
In contrast, in the present invention, after calculating the information necessary for correction based on the amount of deviation of the semiconductor wafer for mounting from the center of the ITV camera, the information, that is, the coordinate values of the semiconductor wafer to be bonded (transferred) is used for bonding (position correction). This method aims to improve productivity by adopting a method of calculating a correction value by calculating the difference by converting it into the coordinate value of the semiconductor wafer (adjusting the position by).

具体的には接合する半導体ウェーハならびに接合される
半導体ウェーハを光導電変換手段を利用するITVカメ
ラで撮像し、この画像は制御部でビデオ信号に変換して
画像メモリを内蔵した計測部に送られる。この計測部は
バスを介して演算部ならびに情報蓄積部に接続しており
、これはマシンコントローラ、モータドライバー、動力
源と連結し、更にこの動力源は半導体ウェーハの支持部
を搭載するステージに接続する。又この装置では平担な
面をもつ支持部底面に沿って散乱板を設けこれに付属す
る光源をITVカメラで撮像して被接合用半導体ウェー
ハのシルエットを画像として取り込んで1反転2値化し
てその中心即ち半導体ウェーハに対応する位置が黒くそ
の周囲を白くなった画面が得られるので、種々の演算に
必要なこの円周に選択的に設ける領域が明瞭なコントラ
ストを持つ画面を利用することによって誤差を少なくで
きて極めて好都合になる。
Specifically, the semiconductor wafers to be bonded and the semiconductor wafers to be bonded are imaged by an ITV camera that uses photoconductive conversion means, and this image is converted into a video signal by a control unit and sent to a measurement unit with built-in image memory. . This measurement unit is connected to a calculation unit and an information storage unit via a bus, and this is connected to a machine controller, a motor driver, and a power source, and this power source is further connected to the stage on which the semiconductor wafer support is mounted. do. In addition, in this device, a scattering plate is installed along the bottom of the support part, which has a flat surface, and the attached light source is imaged by an ITV camera, and the silhouette of the semiconductor wafer to be bonded is captured as an image, and the image is converted into 1-inversion and binary data. By using a screen where the center, that is, the position corresponding to the semiconductor wafer, is black and the surrounding area is white, the area selectively provided around this circumference, which is necessary for various calculations, has a clear contrast. This is extremely convenient as it can reduce errors.

このようなシステムの優先度は前記マシンコントローラ
にあり、その命令(コマンド)によって演算部は計測部
に内蔵した画像メモリの画像処理を行い、これは情報蓄
積部に設置するパラレルインターフェイス(PIO)に
より設定する画像処理条件に基づくもので、2値化信号
をこの画像メモリならびに情報蓄積部に設けるメモリに
も記憶させる。一方、半導体ウェーハの直径の相違によ
って生ずる分解能変化に対応するにはこのPIOにより
設定条件を決め、システム内に設ける表示にもとすいて
作業者がTVカメラに設置するズームに合せる。
The priority of such a system is given to the machine controller, and in response to its instructions, the arithmetic unit performs image processing on the image memory built into the measurement unit, which is processed by the parallel interface (PIO) installed in the information storage unit. This is based on the set image processing conditions, and the binarized signal is stored in this image memory as well as in the memory provided in the information storage unit. On the other hand, in order to cope with changes in resolution caused by differences in the diameter of semiconductor wafers, setting conditions are determined by this PIO, and the display provided in the system is adjusted to match the zoom installed on the TV camera by the operator.

更に演算部からの指令によって計測部に内蔵する画像メ
モリを走査して半導体ウェーハの中心位置座標、オリフ
ラ部の位置座標更には傾きを求めて情報蓄積部のメモリ
に記憶させる。次いで、2枚の半導体ウェーへの算出値
のうち一方の座標値を他の座標値に変換して差分を求め
て相対的位置補正量を求めてから、マシンコントローラ
等を経て半導体ウェーハを載置するステージ部を移動す
る。このようにして位置補正を完了してから2枚のウェ
ーハを密着して接合を完了する。
Furthermore, the image memory built in the measurement section is scanned in response to a command from the calculation section to determine the center position coordinates of the semiconductor wafer, the position coordinates of the orientation flat section, and the inclination, and these are stored in the memory of the information storage section. Next, one of the coordinate values calculated for the two semiconductor wafers is converted to the other coordinate value, the difference is determined, and the amount of relative position correction is determined, and then the semiconductor wafer is placed via a machine controller etc. move the stage section. After completing the positional correction in this way, the two wafers are brought into close contact to complete the bonding.

(実施例) 第1図乃至第14図により本発明に係る実施例を詳述す
る。
(Example) An example according to the present invention will be described in detail with reference to FIGS. 1 to 14.

前述のように接合工程を施す半導体ウェー八表面には鏡
面を形成するが、その工程について説明すると、接合面
を構成する多結晶珪素層、M化物層ならびにシリコン半
導体ウェーハ表面を研摩して粗さ500Å以下の鏡面を
設け、その研摩工程後の表面状態によっては油脂分等を
酸類による前処理工程によって除去する。次に清浄な水
で数分程洗滌してから室温の許でスピンナー処理のよう
な脱水工程を施してこの鏡面に吸着していると想定され
る水分はそのま−残し過剰な水分は除去するが、この吸
着水分が殆んど揮散する100℃以上の加熱乾燥は避け
る。
As mentioned above, a mirror surface is formed on the surface of the semiconductor wafer subjected to the bonding process. To explain this process, the polycrystalline silicon layer, the Mide layer, and the surface of the silicon semiconductor wafer that make up the bonding surface are polished to reduce roughness. A mirror surface with a thickness of 500 Å or less is provided, and depending on the surface condition after the polishing process, oils and fats are removed by a pretreatment process using acids. Next, wash with clean water for a few minutes and then perform a dehydration process such as a spinner treatment at room temperature to remove excess moisture while leaving the moisture that is assumed to have been adsorbed on the mirror surface as it is. However, avoid heating and drying at temperatures above 100°C, where most of this adsorbed moisture will evaporate.

この処理を終えた半導体ウェーハは例えばクラス1以下
の清浄な大気雰囲気に設定して、前記鏡面間に異物(ゴ
ミ)が果実的に介在しない状態で相互に密着接合して複
合半導体基板を設ける。この接合強度を増すのには20
0℃以上好ましくは1000℃乃至1200℃に加熱処
理することが可能であり、雰囲気としては接合工程なら
びに前記加熱工程ともに、大気のほかに酸素もしくは両
者の混合雰囲気も適用可能である。
The semiconductor wafers that have undergone this treatment are placed in a clean atmosphere of class 1 or below, for example, and are closely bonded to each other without any foreign matter (dust) intervening between the mirror surfaces to form a composite semiconductor substrate. To increase this joint strength, 20
Heat treatment can be performed at a temperature of 0° C. or higher, preferably 1000° C. to 1200° C., and as the atmosphere, oxygen or a mixed atmosphere of both, in addition to the atmosphere, can be used in both the bonding step and the heating step.

ところで、この接合工程では前記鏡面に対する水洗工程
によって極性基が得られ、これによる結合によって元(
+3ulk)の組成と異なる接合層を生じて複合半導体
基板が得られると想定される。
By the way, in this bonding process, a polar group is obtained by washing the mirror surface with water, and the bonding caused by this polar group causes the original (
It is assumed that a composite semiconductor substrate can be obtained by forming a bonding layer having a composition different from that of +3ulk).

さて、本発明に係る半導体ウェーハの位置認識装置では
被接合する半導体ウェーハ2.2′ を第2図に示すよ
うな平担な底面3をもつ支持部4に設置するが、この平
担な底面3に沿って散乱板5を配置し、これらをステー
ジ部8に係止し、この状態を第1図のブロック図に示す
。半導体ウェーハ2,2′ にはオリフラ部1.1′ 
を設は更に表面は前述の通り鏡面仕上げを施してあり、
散乱板5の周縁にはカバー6を取着けその遊端附近には
白熱電球等の光源7を設置する。又散乱板5は例えばア
ルミ板で構成しかつ銀梨地処理を施して光源から照射し
た光が散乱するように配慮する。
Now, in the semiconductor wafer position recognition device according to the present invention, the semiconductor wafer 2.2' to be bonded is placed on the support part 4 having a flat bottom surface 3 as shown in FIG. A scattering plate 5 is disposed along the line 3 and is locked to the stage part 8, and this state is shown in the block diagram of FIG. The semiconductor wafers 2, 2' have an orientation flat part 1.1'
In addition, the surface has a mirror finish as mentioned above,
A cover 6 is attached to the periphery of the scattering plate 5, and a light source 7, such as an incandescent light bulb, is installed near its free end. The scattering plate 5 is made of, for example, an aluminum plate and is treated with a silver satin finish so that the light emitted from the light source is scattered.

第3図は第2図の上面図を示しており、光源7はカバー
6の対称的な位置に設は又第4図にはこの光源等の配置
を変更した照明設備を示した。
FIG. 3 shows a top view of FIG. 2, and the light source 7 is installed at a symmetrical position on the cover 6, and FIG. 4 shows an illumination equipment in which the arrangement of the light source, etc. is changed.

この例は支持部4内に光源7を直接埋込んだもので、半
導体ウェーハ自身がカバー6の代りを果しており、何れ
の場合も半導体ウェーハを均一に浮き出させるものであ
る。半導体ウェーハ2′ はX、Yおよびθ方向に移動
可能なステージ部8に載置し、これらを撮像するのには
ズーム機構を備えた2台の工業用TVカメラ9,9′ 
を配置し、その信号を制御機構10.10’に送ってビ
ディオ信号に変換後針測部11に入力する。
In this example, the light source 7 is directly embedded in the support portion 4, and the semiconductor wafer itself serves as the cover 6. In either case, the semiconductor wafer is uniformly exposed. The semiconductor wafer 2' is placed on a stage section 8 movable in the X, Y, and θ directions, and two industrial TV cameras 9, 9' equipped with a zoom mechanism are used to take images of the semiconductor wafer 2'.
The signal is sent to the control mechanism 10, 10', converted into a video signal, and then input to the needle measuring section 11.

この計測部11は走査!!518 X 518をもつ画
像メモ(図示せず)を内蔵しており、ローカルCPUバ
ス12によって演算部13及び情報蓄積部4に接続し、
これら3部門間で信号の受授を行う。
This measurement unit 11 scans! ! It has a built-in image memo (not shown) having a size of 518 x 518, and is connected to the calculation unit 13 and the information storage unit 4 via the local CPU bus 12.
Signals are exchanged between these three departments.

情報蓄積部υ、はメモリ15、タイマユニット16、シ
リアルインターフェイス17及びパラレルインターフェ
イス18で構成し、夫々を8ビツトCPUバス12に接
続し、更にシリアルインターフェイス12にはマシンコ
ントローラR5−232C(JIS標準製品型番)19
に接続する。この計測部11、演算部13及び情報蓄積
部用で算出する半導体ウェーハ2,2′ の相対位置補
正量Δ工、Δy及びΔθはコントローラ15から動力部
を構成するモータ駆動(ドライブ)20・・・を経てモ
ータ21・・・に伝達してステージ部8に付設する駆動
機構(図示せず)を稼動して半導体ウェーハの位置を調
整し、又計測部11からはモニターテレビ22.22に
接続して作業者を援助する。
The information storage section υ consists of a memory 15, a timer unit 16, a serial interface 17, and a parallel interface 18, each connected to an 8-bit CPU bus 12, and the serial interface 12 is equipped with a machine controller R5-232C (JIS standard product). Model number) 19
Connect to. The relative position correction amounts Δf, Δy, and Δθ of the semiconductor wafers 2, 2' calculated by the measurement unit 11, calculation unit 13, and information storage unit are calculated from the controller 15 to the motor drive (drive) 20 constituting the power unit. The signal is transmitted to the motor 21... to operate a drive mechanism (not shown) attached to the stage section 8 to adjust the position of the semiconductor wafer, and is also connected to the monitor television 22, 22 from the measurement section 11. and assist the worker.

ところで、演算部13は後述する手法によって相対位置
補正板を算出し、その基礎資料を得るのにITVカメラ
9.9′ から得る信号を制御部1o、10′に送って
ビディオ信号に変換して計測部11に入力する。こ−に
は前述のように画像メモリを内蔵しており、演算部13
からのコマンドによって2値化、反転2値化、画像表示
、画面への文字出力等の画像入力ならびに画像処理など
を行う。
By the way, the calculation section 13 calculates the relative position correction plate using the method described later, and in order to obtain the basic data, it sends the signals obtained from the ITV cameras 9 and 9' to the control sections 1o and 10' and converts them into video signals. Input to the measuring section 11. As mentioned above, this has a built-in image memory, and a calculation section 13.
Image input and image processing such as binarization, inversion binarization, image display, and character output to the screen are performed according to commands from .

情報蓄積部■を構成するメモ1月5はROM及びRAM
で構成して画像メモリの2値化信号等を記憶し、タイマ
ユニット16は演算部13に対するマシンコントローラ
19からの命令によって一定時間後に別の処理を行わせ
る等の内部割込みを行う。シリアルインターフェイス1
7はパラレル信号を時系列信号に変換する機能をもって
おり、又演算部13の演算結果をマシンコントローラ1
9に転送するが、パラレルインターフェイス18はプロ
グラマブルROMで構成しているのでソフト変更によっ
ては演算部13で得られる演算結果をマシンコントロー
ラに転送することも可能である。
The memo January 5 that constitutes the information storage section ■ is ROM and RAM.
The timer unit 16 stores the binary signals of the image memory, etc., and the timer unit 16 performs an internal interrupt to cause the calculation unit 13 to perform another process after a certain period of time in response to a command from the machine controller 19. Serial interface 1
7 has a function of converting parallel signals into time series signals, and also transmits the calculation results of the calculation section 13 to the machine controller 1.
However, since the parallel interface 18 is composed of a programmable ROM, it is also possible to transfer the calculation results obtained in the calculation section 13 to the machine controller by changing the software.

次に半導体ウェーハの位置認識手段について説明すると
、演算部13は計測部11に対して接着用の半導体ウェ
ーハ2に対応するITVカメラ9を選択させて撮a後、
画像を制御部1oに入力してビディオ信号に変換して計
測部7に入力して反転2値化後画像メモリに取込むと共
にメモリ15でも記憶する。この2値化された画像を第
4図に示しており、又反転2値化後の画像を第5図に示
した。次に演算部13はこの計測部ll内の画像メモリ
に得られる反転2値化画像2に第6図に示すような領域
23〜27を設定し、この領域内を走査して第11図に
示すP□〜P、を検出する。
Next, to explain the semiconductor wafer position recognition means, the calculation unit 13 causes the measurement unit 11 to select the ITV camera 9 corresponding to the semiconductor wafer 2 for bonding, and after photographing a,
The image is input to the control unit 1o, converted into a video signal, inputted to the measurement unit 7, and after inversion and binarization is taken into the image memory and also stored in the memory 15. This binarized image is shown in FIG. 4, and the image after inversion and binarization is shown in FIG. Next, the arithmetic unit 13 sets areas 23 to 27 as shown in FIG. 6 in the inverted binarized image 2 obtained in the image memory in the measuring unit 11, and scans this area to obtain the image shown in FIG. 11. Detect P□ to P shown in FIG.

このP□〜P、の検出方法を示すと、第7図は第6図に
おける領域23を拡大して示したもので、図の左上から
矢印方向に走査して半導体ウェーハ2の左上端を見付け
たらそこからのビット数を数え。
To show the method of detecting P□ to P, FIG. 7 shows an enlarged view of the region 23 in FIG. Count the number of bits from there.

図中斜線部分はビット数が0″であり、白い部分がビッ
ト数′″1”を示している。計数したビット数を2で割
り、左上端の工座標値に加えたものがP□の座標値であ
り、y座標は走査したライン数から求められる。P2の
検出は領域24を拡大して示す第8図の左上端から矢印
方向に走査して画像の白い部分(ビットが′″1″の部
分)の数をカウントして白い部分の最大値の座標を記憶
しこの最大ライン数をカウントする。
In the diagram, the shaded area indicates the bit number 0'', and the white area indicates the bit number '''1''.The counted bit number is divided by 2 and added to the engineering coordinate value at the upper left corner of P□. The coordinate value is the y-coordinate, and the y-coordinate is obtained from the number of scanned lines.P2 is detected by scanning in the direction of the arrow from the upper left corner of FIG. '' part), memorize the coordinates of the maximum value of the white part, and count this maximum number of lines.

こNで求めたライン数を2で割り白い部分の最大値のy
座標に加えてP2の座標値とする。P3に関しては第9
図に示す領域25の拡大図に明らかなように左上端から
矢印方向に走査して以下Pユ、2と全く同様な方法で座
標値を求める。P4とP5については第10図の拡大図
に示すように縦方向の1ラインだけを走査してビットが
初めて1′0”になる点を記憶し、この位置がオリフラ
部に相当する。このような操作を演算部13が行ってP
工〜P、検出して半導体ウェーハ2の中心位置座標を求
め、これを情報蓄積部月−のメモ1月5に記憶する。次
にこの半導体ウェーハ2の傾きを求めるが、第12図に
示すようにオリフラ部1と工軸の平行線との成す角度に
等しいので、P4及びPsの工y方向距離のjan””
θ を求めることによって傾きθを算出できるのでその
結果も前述のようにメモリ15に記憶する。
Divide the number of lines calculated by N by 2 and get the maximum value of y in the white part.
In addition to the coordinates, let it be the coordinate value of P2. Regarding P3, the 9th
As is clear from the enlarged view of the region 25 shown in the figure, the coordinate values are obtained by scanning from the upper left end in the direction of the arrow and in the same manner as in Pyu.2. As for P4 and P5, as shown in the enlarged view of Fig. 10, only one line in the vertical direction is scanned and the point where the bit becomes 1'0'' for the first time is memorized, and this position corresponds to the orientation flat part. The arithmetic unit 13 performs the operations P
Process ~P detects and determines the coordinates of the center position of the semiconductor wafer 2, and stores this in the memo January 5 of the information storage unit. Next, the inclination of this semiconductor wafer 2 is determined.As shown in FIG. 12, since it is equal to the angle formed by the orientation flat part 1 and the parallel line of the machine axis, jan"" of the distance of P4 and Ps in the machine direction y direction.
Since the slope θ can be calculated by determining θ, the result is also stored in the memory 15 as described above.

次に支持部3に配置する半導体ウェーハ2′ について
も演算部13の指令によってITVカメラ9′を選択さ
せその画像を制御部6′ でビデイオ信号に変換して計
測部11に入力してから前述のように2値化、反転2値
化画像を画像メモリに取込み更に半導体ウェーハ2と全
く同様な操作手順によって前記P1〜P5を求めてから
その中心位置座標ならびに傾き量を算出してその結果を
メモリ15に記憶する。
Next, regarding the semiconductor wafer 2' to be placed on the support section 3, the ITV camera 9' is selected according to a command from the calculation section 13, and the image is converted into a video signal by the control section 6' and inputted to the measurement section 11, and then the above-mentioned The binarized and inverted binarized images are taken into the image memory as shown in FIG. It is stored in the memory 15.

更に、この2枚の半導体ウェーハ2.2′ に関する相
対位置補正量の算出手段を述べる。この半導体ウェーハ
を接合する設備については第14図に概略を示したよう
にアーム28を回転して半導体ウェーハ2即ち接合され
るウェーハを接合する半導体ウェーハ2′ に密着して
接合工程を施すので、接合される半導体ウェーハ2の座
標値を基準として接合する半導体ウェーハ2′ の座標
値に変換する。
Furthermore, the means for calculating the relative position correction amount regarding these two semiconductor wafers 2.2' will be described. Regarding the equipment for bonding semiconductor wafers, as shown schematically in FIG. 14, the arm 28 is rotated to perform the bonding process while bringing the semiconductor wafer 2, that is, the wafer to be bonded, into close contact with the semiconductor wafer 2'. The coordinate values of the semiconductor wafer 2 to be bonded are converted into the coordinate values of the semiconductor wafer 2' to be bonded as a reference.

この場合y/InはそのまNとして工座標だけを工軸を
中心を反転させ1次にオリフラを相対的に合致するため
にθ補正値を計算する。θ補正量は接合される半導体ウ
ェーハ2の傾きと接合する半導体ウェーハ2′ の値か
ら算出できるが、第13図に示すように接合する半導体
ウェーハ2′ はカメラ中心(この場合ステージ部内に
設けるθステージ29の中心とITVカメラ9′ の中
心が一致しているものとする)を中心として回転すると
、半導体ウーハ2′ の中心は偏心する。この偏心後の
半導体ウェーハ2′ の中心座標は下式で求められる。
In this case, y/In is left unchanged as N, and only the construction coordinate is reversed around the construction axis, and a θ correction value is calculated in order to relatively match the primary orientation flat. The θ correction amount can be calculated from the inclination of the semiconductor wafer 2 to be bonded and the value of the semiconductor wafer 2' to be bonded, but as shown in FIG. It is assumed that the center of the stage 29 and the center of the ITV camera 9' coincide with each other), the center of the semiconductor woofer 2' becomes eccentric. The center coordinates of the semiconductor wafer 2' after this eccentricity are determined by the following formula.

(村、t > =(C?・0−5ina)  OC冬)
3’ l     sxnθ cosθ  ylこ−で
(工1yyx)は接合する半導体ウェーハの中心位置座
標、CxLyi)はθ回転後の接合する半導体ウェーハ
の中心座標である。この回転後の接合する半導体ウェー
ハの中心位置座標と、接着する半導体ウェーハの座標系
に変換した接着される半導体ウェーへの中心位置座標と
の差を求めることによって工、yの相対位置補正量が算
出できる。
(Village, t > = (C?・0-5ina) OC winter)
3'l sxnθ cosθ yl Here, (Step 1yyx) is the center position coordinate of the semiconductor wafer to be bonded, and CxLyi) is the center coordinate of the semiconductor wafer to be bonded after θ rotation. By finding the difference between the center position coordinates of the semiconductor wafers to be bonded after this rotation and the center position coordinates of the semiconductor wafers to be bonded converted into the coordinate system of the semiconductor wafers to be bonded, the relative position correction amounts of machining and y can be calculated. It can be calculated.

このような手順が演算部13が実行し、これをシリアル
インターフェイス17と前述のようにパラレルインター
フヱイス18を介してマシンコントローラ19に送り、
更にモータドライバ16・・・、モータ17・・・を稼
動してステージ部8のΔχ、ΔyΔθステージ29.3
0.31を移動して接合する半導体ウェーハ2′ の位
置補正完了後アーム32の稼動によって前述の接合工程
を完了する。
Such a procedure is executed by the calculation unit 13 and sent to the machine controller 19 via the serial interface 17 and the parallel interface 18 as described above.
Further, the motor driver 16..., motor 17... is operated to control the Δχ, ΔyΔθ stage 29.3 of the stage section 8.
After the position of the semiconductor wafer 2' to be bonded is corrected by moving the semiconductor wafer 2' by 0.31 mm, the arm 32 is operated to complete the bonding process.

〔発明の効果〕〔Effect of the invention〕

このように本発明では個々の半導体ウェーハの工、y方
向移動成分ならびにθ移動成分からなる位置ずれ量を目
動的に認識し、何れか一方のウェーハを基準にして相互
の半導体ウェーハが相対的に合致するように位置補正す
るので、作業者を長時間にわたる単純労働から解放でき
る。
In this way, the present invention visually recognizes the amount of positional deviation of each semiconductor wafer, consisting of the y-direction movement component and the θ movement component, and determines whether the semiconductor wafers are relative to each other based on one of the wafers. Since the position is corrected to match the above, workers can be freed from long hours of simple labor.

このために作業者の眼精疲労による生産性低下あるいは
品質低下更には作業者の熟練度の相違から起る品質のバ
ラツキを著るしく改善できるので量産上の効果は極めて
大きい。
For this reason, it is possible to significantly improve productivity and quality deterioration due to eye strain of workers, as well as variations in quality caused by differences in skill level of workers, and this has an extremely large effect on mass production.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る半導体ウェーハの位置認識装置の
概略を示すブロック図第2図は、撮像時に適用す照明装
置の要部を示す断面図第3図はこの第2図の上面図第4
図は撮像した2値化画像を示す図第5図はこの画像を反
転2値化した図第6図乃至第10図は半導体ウェーハ及
びオリフラ部の検出を説明する図第11図乃至第13図
は補正値の計算を説明する図第14図は接合工程用設備
の要部を示す断面図である。
FIG. 1 is a block diagram schematically showing a semiconductor wafer position recognition device according to the present invention. FIG. 2 is a sectional view showing the main parts of an illumination device used during imaging. FIG. 4
The figure shows the captured binarized image. Figure 5 is the inverted and binarized image of this image. Figures 6 to 10 are diagrams explaining the detection of the semiconductor wafer and the orientation flat part. FIG. 14 is a cross-sectional view showing the main parts of the equipment for the joining process.

Claims (1)

【特許請求の範囲】[Claims] 接合用半導体ウェーハを固定する平担面をもつ支持部と
、この支持部を可動にするステージ部と、この支持部平
担面に沿って近接して配置する散乱板と、この散乱板を
照射する光源と、この光源を撮像して前記半導体ウェー
ハのシルエットを入力可能にする光導電変換機構と、こ
れに接続する制御機構と、この制御機構出力を入力する
画像メモリを内蔵する計測部と、これに接続するバスと
、このバスを介して前記計測部の信号を受授する情報蓄
積部ならびに演算部と、前記ステージ部に連結する動力
部と、前記情報蓄積部からの出力を前記動力部に伝達す
るコントローラとを具備することを特徴とする半導体ウ
ェーハの位置認識装置。
A support part with a flat surface that fixes a semiconductor wafer for bonding, a stage part that makes this support part movable, a scattering plate arranged close to the flat surface of this support part, and a scattering plate that irradiates this scattering plate. a photoconductive conversion mechanism capable of capturing an image of the light source to input a silhouette of the semiconductor wafer; a control mechanism connected to the photoconductive conversion mechanism; and a measurement unit incorporating an image memory for inputting the output of the control mechanism; A bus connected to this, an information storage section and a calculation section that receive and receive signals from the measurement section via this bus, a power section that is connected to the stage section, and a power section that receives the output from the information storage section. A semiconductor wafer position recognition device comprising: a controller for transmitting information to a semiconductor wafer;
JP61307736A 1986-12-25 1986-12-25 Recognizer for position of semiconductor wafer Granted JPS63161637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61307736A JPS63161637A (en) 1986-12-25 1986-12-25 Recognizer for position of semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61307736A JPS63161637A (en) 1986-12-25 1986-12-25 Recognizer for position of semiconductor wafer

Publications (2)

Publication Number Publication Date
JPS63161637A true JPS63161637A (en) 1988-07-05
JPH047104B2 JPH047104B2 (en) 1992-02-07

Family

ID=17972641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61307736A Granted JPS63161637A (en) 1986-12-25 1986-12-25 Recognizer for position of semiconductor wafer

Country Status (1)

Country Link
JP (1) JPS63161637A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252203A (en) * 1988-08-16 1990-02-21 Toshiba Corp Noncontact detecting device for wafer center position
JP2010092619A (en) * 2008-10-03 2010-04-22 Nissin Ion Equipment Co Ltd Ion implanting device
CN103579064A (en) * 2012-08-02 2014-02-12 株式会社迪思科 Method for detecting center of plate-shaped workpiece
CN109945779A (en) * 2017-12-21 2019-06-28 汉辰科技股份有限公司 Correction system and correlation method with an at least video camera

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252203A (en) * 1988-08-16 1990-02-21 Toshiba Corp Noncontact detecting device for wafer center position
JP2010092619A (en) * 2008-10-03 2010-04-22 Nissin Ion Equipment Co Ltd Ion implanting device
CN103579064A (en) * 2012-08-02 2014-02-12 株式会社迪思科 Method for detecting center of plate-shaped workpiece
JP2014033049A (en) * 2012-08-02 2014-02-20 Disco Abrasive Syst Ltd Planar work center detection method
TWI596316B (en) * 2012-08-02 2017-08-21 Disco Corp Plate work center test method
CN109945779A (en) * 2017-12-21 2019-06-28 汉辰科技股份有限公司 Correction system and correlation method with an at least video camera
CN109945779B (en) * 2017-12-21 2023-09-05 汉辰科技股份有限公司 Correction system with at least one camera and corresponding method

Also Published As

Publication number Publication date
JPH047104B2 (en) 1992-02-07

Similar Documents

Publication Publication Date Title
TWI413206B (en) A center of the wafer detection method and a recording medium on which the method is recorded
KR100838684B1 (en) Apparatus and method for bonding substrates
JP2851151B2 (en) Wire bonding inspection equipment
JP6368766B2 (en) Automatic alignment method of object and automatic alignment detection apparatus thereof
JPS63161637A (en) Recognizer for position of semiconductor wafer
JP3235008B2 (en) Method and apparatus for detecting ball in wire bonding section
JPH07221164A (en) Alignment method of semiconductor wafer and pick up method of semiconductor pellet
JPS63249349A (en) Detection of inclination of semiconductor wafer
JPS63157435A (en) Position recognition method for semiconductor wafer and its equipment
JPH11307567A (en) Manufacture of semiconductor device containing bump inspection process
JPH0682377A (en) Appearance inspecting device of semiconductor
JPH06308040A (en) Foreign matter inspection device
JPS6132539A (en) Positioning device of wafer
US20230249284A1 (en) Alignment method
JPS6043663B2 (en) automatic position control device
JPH0547901A (en) Alignment method of wafer
CN116682888B (en) Chip flip interconnection failure repairing method
JP2001041897A (en) Apparatus and method for inspecting bump bonded part
JP2644263B2 (en) Position recognition device
JPH0435846A (en) Positioning of semiconductor wafer
JP3779118B2 (en) Method for detecting displacement of camera in imaging apparatus, method for detecting tilt of camera in imaging apparatus, and method for correcting movement amount of camera in imaging apparatus
JP2001099788A (en) Automatic macro-appearance inspecting device
TWI565927B (en) Measurement system
JPS6393129A (en) Process and device for alignment control of semiconductor wafer
JP2000258744A (en) State detection mechanism and method therefor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees