JPS63161633A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS63161633A JPS63161633A JP61310985A JP31098586A JPS63161633A JP S63161633 A JPS63161633 A JP S63161633A JP 61310985 A JP61310985 A JP 61310985A JP 31098586 A JP31098586 A JP 31098586A JP S63161633 A JPS63161633 A JP S63161633A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- leads
- semiconductor device
- pad
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims description 12
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
Description
【発明の詳細な説明】
座ｌユ迎ｍはＬ
本発明は半導体装置に関する。特に、転写バンプ方式に
よって製造される半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device. In particular, the present invention relates to a semiconductor device manufactured by a transfer bump method.
従米勿且」−
フィルムキャリアに形成されたリードにＩｃチップを取
り付けるＴＡＢ方式、つまりＡｕ等で形成されたバンプ
によってリードをＩＣチップの電極であるパッドに取り
付ける方式として、予めパッド上にバンプを形成する方
式（第５図、第６図参照）と、リード上にバンプを形成
する転写バンプ方式（第３図、第４図参照）との２種類
の方式が知られている。- The TAB method attaches the IC chip to the leads formed on the film carrier, that is, the method attaches the leads to the pads, which are the electrodes of the IC chip, using bumps made of Au, etc., by forming bumps on the pads in advance. Two types of methods are known: a method in which bumps are formed on the leads (see FIGS. 5 and 6), and a transfer bump method in which bumps are formed on the leads (see FIGS. 3 and 4).
渚】（９）ＩＵ支しｂξ支五肌■点
両方式とも、リードがパッドに取り付けられた際に、リ
ードがパッドから図示するようにＬだけはみ出して素子
領域にリードの先端が近接したり、あるいは素子領域ま
で突出することがある。ここでＬの長さは通常５０〜１
００μｍ程度である。[Nagisa] (9) IU support b ξ support 5 skin ■ For both types, when the lead is attached to the pad, the lead protrudes from the pad by L as shown in the figure, and the tip of the lead approaches the element area. , or may protrude into the element region. Here, the length of L is usually 50 to 1
It is about 00 μm.
予めパッド上にバンプが形成された方式を採用した半導
体装置では、リード６０の表面が予めずずメッキされて
いるため、リード６０をバンプ５１に加圧して取り付け
てもバンプ５１が潰れることがない。In a semiconductor device that employs a method in which bumps are formed on pads in advance, the surface of the lead 60 is plated in advance, so even if the lead 60 is attached to the bump 51 under pressure, the bump 51 will not be crushed. .
従って、リード６０がＩＣチップ５０の素子領域５２ま
で突出していても、リード６０と素子領域５２０表面と
の間には、バンプ５１の厚さ分（約１５〜２０μｍ）だ
け隙間が存在する（第５図、第６図参照）、従って、リ
ード６０と素子領域５２との間でショートが発生するこ
とはない。Therefore, even if the leads 60 protrude to the element region 52 of the IC chip 50, a gap equal to the thickness of the bump 51 (approximately 15 to 20 μm) exists between the leads 60 and the surface of the element region 520. 5 and 6), therefore, no short circuit occurs between the lead 60 and the element region 52.
転写バンブ方式を採用した半導体装置では、バンプ３１
が転写されたリード３０をＩＣチップ４０のバット４１
に取り付ける際に、バンプ３１が第４図にて図示するよ
うに変形しり一ド３０を包み込むようにして漬れる。従
って、リード３０とＩＣチップ４０の素子領域４２の表
面との間隔は、はとんどゼロに等しくなる（第３図、第
４図参照）。場合によっては、素子領域４２の表面に形
成された保護膜（図示省略）がリード３０によって破壊
される。保護膜が破壊されると、リード３０と素子領域
４２との間でショートが発生し、半導体装置が誤動作す
る原因となる。In a semiconductor device that uses the transfer bump method, bumps 31
The lead 30 onto which has been transferred is placed on the butt 41 of the IC chip 40.
When the bump 31 is attached to the deformed edge 30 as shown in FIG. Therefore, the distance between the lead 30 and the surface of the element region 42 of the IC chip 40 is almost equal to zero (see FIGS. 3 and 4). In some cases, a protective film (not shown) formed on the surface of the element region 42 is destroyed by the leads 30. If the protective film is destroyed, a short circuit will occur between the lead 30 and the element region 42, causing the semiconductor device to malfunction.
本発明は上記事情に鑑みて創案されたもので、転写バン
ブ方式を採用する半導体装置においてもリードと素子領
域との間でショートが発生することのない半導体装置を
提供することを目的としている。The present invention was devised in view of the above circumstances, and an object of the present invention is to provide a semiconductor device in which short circuits do not occur between leads and element regions even in semiconductor devices employing the transfer bump method.
、１ｔ！占 ｎ′監 るための一
本発明に係る半導体装置は、フィルムキャリアのインナ
ーリードに予めバンプが形成され、ＩＣチップのパッド
に前記バンプを介して前記インナーリードを取り付ける
転写バンプ方式によって型造される半導体装置であって
、前記インナーリードが前記パッドに取り付けられた際
に、前記インナーリードの先端が前記パッド内に位置す
る構成とする。, 1t! A semiconductor device according to the present invention is molded by a transfer bump method in which bumps are formed in advance on the inner leads of a film carrier, and the inner leads are attached to pads of an IC chip via the bumps. In the semiconductor device, when the inner lead is attached to the pad, the tip of the inner lead is located within the pad.
皿
インナーリードがＩＣチップのパッドから突出しないた
め、インナーリードがＩＣチップの素子領域の保護膜を
破壊することがない。Since the countersunk inner leads do not protrude from the pads of the IC chip, the inner leads do not destroy the protective film in the element area of the IC chip.
、実」１医
以下、図面を参照して本発明に係る一実施例を説明する
。An embodiment of the present invention will now be described with reference to the drawings.
第１図は本発明に係る半導体装置のリードとパッドとの
模式的拡大平面図、第２図は第１図のＡ−Ａ線断面図で
ある。FIG. 1 is a schematic enlarged plan view of leads and pads of a semiconductor device according to the present invention, and FIG. 2 is a sectional view taken along line A--A in FIG. 1.
ＩＣチップｌＯは、その周辺にＡ１等によっ゛ζ複数個
（図面では１個のみを示す）のパッド１１が形成されて
おり、パッド１１は素子領域１２に形成されたトランジ
スタ、ダイオード等の図示しない構成素子とＩＣチップ
１０の内部で接続されている。The IC chip IO has a plurality of pads 11 (only one is shown in the drawing) made of A1 etc. formed around it, and the pads 11 are used for transistors, diodes, etc. formed in the element region 12. It is connected inside the IC chip 10 to components that are not connected to each other.
パッド１１は平面視略正方形状をなしており、パッド１
１の周りは、素子領域１２に形成された構成素子を保護
するために、パッシベーション１１１が形成されている
。The pad 11 has a substantially square shape in plan view.
Passivation 111 is formed around 1 in order to protect the constituent elements formed in the element region 12 .
図示しないフィルムキャリアに形成された例えばＣｕか
らなるリード２０は、インナーリード２１と図示しない
アウターリードとからなる。A lead 20 made of, for example, Cu and formed on a film carrier (not shown) includes an inner lead 21 and an outer lead (not shown).
インナーリード２１は、ＩＣチップ１０にリード２０を
取り付けた場合に、ＩＣチップ１０のパッド１１から突
出しないように形成されている。インナーリード２１の
先端には、転写バンプ用基板によって予めＡｕで形成さ
れたバンプ２１１が転写されている。The inner leads 21 are formed so as not to protrude from the pads 11 of the IC chip 10 when the leads 20 are attached to the IC chip 10. A bump 211 formed of Au in advance is transferred to the tip of the inner lead 21 using a transfer bump substrate.
インナーリード２１の先端に転写されているバンプ２１
１と、ＩＣチップ１０の周辺に形成されているパッド１
１とを一致させた後、パッド１１とインナーリード２１
とをバンプ２１１を介して接続する。その際、Ａｕで形
成されたバンプ２１１は軟らかいのでインナーリード２
１によって潰されて、インナーリード２１の両側からは
み出る。また、インナーリード２１を形成しているＣｕ
は、バンプ２１１を形成しているＡｕよりも僅かに固い
だけなので、インナーリード２１はバンプ２１１によっ
て若干凹む。Bump 21 transferred to the tip of inner lead 21
1 and pad 1 formed around the IC chip 10
1, then pad 11 and inner lead 21
and are connected via bumps 211. At this time, since the bumps 211 made of Au are soft, the inner leads 211
1 and protrude from both sides of the inner lead 21. In addition, Cu forming the inner lead 21
is only slightly harder than the Au forming the bumps 211, so the inner leads 21 are slightly depressed by the bumps 211.
しかし、インナーリード２１は、ＩＣチップ１０のパッ
ド１１に取り付けられた際に、パッド１１から突出しな
いように形成されているため、パッド１１から突出する
ことがない。However, since the inner leads 21 are formed so as not to protrude from the pads 11 when attached to the pads 11 of the IC chip 10, they do not protrude from the pads 11.
交ユ辺剥釆
本発明に係る半導体装置によると、インナーリードをＩ
Ｃチップに取り付けても、ＩＣチップのパッドからイン
ナーリードの先端が突出しないので、インナーリードと
素子領域間の間隔が狭くとも、インナーリードと素子領
域との間でショートが発生することがなく、半導体装置
の誤動作が発生しない。According to the semiconductor device according to the present invention, the inner lead is
Even when attached to a C chip, the tips of the inner leads do not protrude from the pads of the IC chip, so even if the distance between the inner leads and the element area is narrow, short circuits will not occur between the inner leads and the element area. Malfunctions of semiconductor devices do not occur.
また、インナーリードと素子領域との間でショートが発
生することがないので、素子領域を大きくすることが可
能になる。従って、半導体装置の小型化が図れるという
効果を奏する。Further, since no short circuit occurs between the inner lead and the element region, it becomes possible to enlarge the element region. Therefore, it is possible to reduce the size of the semiconductor device.
第１図は本発明に係る半導体装置のリードとパッドとの
模式的拡大平面図、第２図は第１図のＡ−Ａ線断面図、
第３図は従来の転写バンプ方式を採用した半導体装置の
リードとパッドとの模式的拡大平面図、第４図は第３図
のＢ−Ｂ線断面図、第５図は予めＩＣチップのパッド上
にバンプを形成してお〈従来の方式を採用した半導体装
置の半導体装置のリードとパッドとの模式的拡大平面図
、第６図は第５図のｃ −ｃ ｉ、ｓｔ断面図である。
１０・ ・・ＩＣチップ、１１・・ ・パッド、２１・
・・インナーリード、２１１ ・・・バンプ。FIG. 1 is a schematic enlarged plan view of leads and pads of a semiconductor device according to the present invention, FIG. 2 is a cross-sectional view taken along line A-A in FIG.
FIG. 3 is a schematic enlarged plan view of leads and pads of a semiconductor device using the conventional transfer bump method, FIG. 4 is a sectional view taken along the line B-B in FIG. 3, and FIG. A schematic enlarged plan view of the leads and pads of a semiconductor device using a conventional method with bumps formed thereon. FIG. 6 is a c-c i, st sectional view of FIG. . 10... IC chip, 11... Pad, 21...
...Inner lead, 211 ...Bump.
Claims (1)
が形成され、ＩＣチップのパッドに前記バンプを介して
前記インナーリードを取り付ける転写バンプ方式によっ
て製造される半導体装置において、前記インナーリード
が前記パッドに取り付けられた際に、前記インナーリー
ドの先端が前記パッド内に位置する構成とすることを特
徴とする半導体装置。(1) In a semiconductor device manufactured by a transfer bump method in which bumps are formed in advance on inner leads of a film carrier and the inner leads are attached to pads of an IC chip via the bumps, the inner leads are attached to the pads. 1. A semiconductor device according to claim 1, wherein the tip of the inner lead is located within the pad when the inner lead is opened.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61310985A JPS63161633A (en) | 1986-12-25 | 1986-12-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61310985A JPS63161633A (en) | 1986-12-25 | 1986-12-25 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63161633A true JPS63161633A (en) | 1988-07-05 |
Family
ID=18011761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61310985A Pending JPS63161633A (en) | 1986-12-25 | 1986-12-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63161633A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477086A (en) * | 1993-04-30 | 1995-12-19 | Lsi Logic Corporation | Shaped, self-aligning micro-bump structures |
| US5767580A (en) * | 1993-04-30 | 1998-06-16 | Lsi Logic Corporation | Systems having shaped, self-aligning micro-bump structures |
-
1986
- 1986-12-25 JP JP61310985A patent/JPS63161633A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477086A (en) * | 1993-04-30 | 1995-12-19 | Lsi Logic Corporation | Shaped, self-aligning micro-bump structures |
| US5767580A (en) * | 1993-04-30 | 1998-06-16 | Lsi Logic Corporation | Systems having shaped, self-aligning micro-bump structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850004174A (en) | Semiconductor device | |
| KR930009026A (en) | Semiconductor package and its mounting method | |
| KR950004464A (en) | Manufacturing method of chip bump | |
| KR19990036876A (en) | Semiconductor device and manufacturing method thereof | |
| JPS6353959A (en) | Lead frame for semiconductor device and manufacture thereof | |
| JPS63161633A (en) | Semiconductor device | |
| JPS57197838A (en) | Semiconductor flip chip element | |
| JPS63283044A (en) | Semiconductor integrated circuit device | |
| JP2004207293A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JPH0357248A (en) | Resin-sealed semiconductor device according to tape carrier system | |
| JPS63124433A (en) | Film carrier | |
| JPH0357223A (en) | Semiconductor device | |
| JPS5844593Y2 (en) | Beam lead type semiconductor device | |
| JPS6239820B2 (en) | ||
| JPH04206768A (en) | Protecting circuit of semiconductor | |
| JPH01278751A (en) | Semiconductor device | |
| JPH0547847A (en) | Semiconductor device | |
| JP2749124B2 (en) | Lead frame | |
| TWI595574B (en) | Electronic apparatus and ic packaging object thereof | |
| JPH0224376B2 (en) | ||
| JPH0511661B2 (en) | ||
| GB1102292A (en) | Improvements in and relating to methods of manufacturing semi-conductor devices | |
| JPH0547848A (en) | Semiconductor device | |
| JPH03273673A (en) | Semiconductor device | |
| JPS6468935A (en) | Face-down bonding of semiconductor integrated circuit device |