JPS63157584A - Teletext receiver - Google Patents
Teletext receiverInfo
- Publication number
- JPS63157584A JPS63157584A JP30485786A JP30485786A JPS63157584A JP S63157584 A JPS63157584 A JP S63157584A JP 30485786 A JP30485786 A JP 30485786A JP 30485786 A JP30485786 A JP 30485786A JP S63157584 A JPS63157584 A JP S63157584A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- character data
- error
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 238000013075 data extraction Methods 0.000 claims abstract description 19
- 239000000284 extract Substances 0.000 claims description 5
- 102100029968 Calreticulin Human genes 0.000 abstract description 18
- 101100326671 Homo sapiens CALR gene Proteins 0.000 abstract description 2
- 238000000605 extraction Methods 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はデータ抜取回路によって映像信号から文字デー
タを抜き取り、この抜き取った文字データ中の誤りを誤
り訂正回路で訂正し、訂正された文字データを表示部で
表示するようにした文字放送受信機に関するものである
。[Detailed Description of the Invention] [Industrial Application Field] The present invention extracts character data from a video signal using a data extraction circuit, corrects errors in the extracted character data using an error correction circuit, and produces corrected character data. This invention relates to a teletext receiver that displays on a display unit.
［従来の技術］
従来、この種の文字放送受信機では、データ抜取口路の
調整や点検は文字信号発生器、ロジックアナライザー、
オシロス゛コープなどの特殊な専用測定器を用いて行わ
れていた。[Prior Art] Conventionally, in this type of teletext receiver, the adjustment and inspection of the data extraction port has been carried out using a character signal generator, logic analyzer,
This was done using special dedicated measuring instruments such as oscilloscopes.
〔発明が解決しようとする問題点］
このように特殊な専用測定器を用いていたので、データ
抜取回路の調整や点検にかなりの熟練が要求され、製造
時や市場へ出回った後のサービス時におけるデータ抜取
回路の調整や点検が煩雑になるという問題点があった。[Problems to be solved by the invention] Since a special dedicated measuring instrument was used in this way, considerable skill was required to adjust and inspect the data sampling circuit, and this required considerable skill during manufacturing and during servicing after being released on the market. There was a problem in that the adjustment and inspection of the data extraction circuit in the system became complicated.
本発明は上述の問題点に鑑みなされたもので、特殊な専
用測定器を用いずにデータ抜取回路の調整や点検を簡単
に行うことのできる機能を具備した文字放送受信機を得
ることを目的とするものである。The present invention was made in view of the above-mentioned problems, and an object of the present invention is to obtain a teletext receiver equipped with a function that allows easy adjustment and inspection of the data sampling circuit without using special dedicated measuring equipment. That is.
［問題点を解決するための手段］
本発明による文字放送受信機は、映像信号から文字デー
タを抜き取るデータ抜取回路と、前記データ抜取回路で
抜き取られた文字データ中の誤りを訂正する誤り訂正回
路と、前記誤り訂正回路で訂正された文字データを記憶
する番組メモリと、前記番組メモリの内容を表示部に表
示せしめる第１表示制御手段と、前記誤り訂正回路を用
いて前記データ抜取回路で抜き取られた文字データ中の
ＦＣ抜け数と誤り訂正不可のパケット数とエラービット
数とを検出する検出手段と、前記検出手段によって検出
された検出データを記憶する受信状態メモリと、前記受
信状態メモリの内容を前記表示部に表示せしめる第２表
示制御手段と、前記第１表示制御手段と第２表示制御手
段との一方を選択する選択手段とを具備してなることを
特徴とするものである。[Means for Solving the Problems] A teletext receiver according to the present invention includes a data extraction circuit that extracts character data from a video signal, and an error correction circuit that corrects errors in the character data extracted by the data extraction circuit. a program memory for storing character data corrected by the error correction circuit; a first display control means for displaying the contents of the program memory on a display; and a program memory for storing character data corrected by the error correction circuit; a detection means for detecting the number of FC omissions, the number of error-correctable packets, and the number of error bits in the received character data; a reception state memory for storing the detection data detected by the detection means; and a reception state memory for storing the detection data detected by the detection means; The present invention is characterized by comprising a second display control means for displaying contents on the display section, and a selection means for selecting one of the first display control means and the second display control means.
［作用コ
選択手段によって第１表示制御手段が選択されたときは
、データ抜取回路で抜き取られた文字データは誤り訂正
回路で誤り訂正され、番組メモリに記憶される。番組メ
モリに所定量（例えば一画面分）の文字データが記憶さ
れると、その内容が第１表示制御手段によって表示部で
表示される。[When the first display control means is selected by the action selection means, the character data extracted by the data extraction circuit is error-corrected by the error correction circuit and stored in the program memory. When a predetermined amount (for example, one screen worth) of character data is stored in the program memory, the content is displayed on the display section by the first display control means.
選択手段によって第２表示制御手段が選択されたときは
、誤り訂正回路を用いて検出手段によってデータ抜取回
路で抜き取られた文字データ中のＦＣ抜け数と誤り訂正
不可のパケット数とエラービット数とが検出される。こ
の検出データは受信状態メモリに記憶され、ついで第２
表示制御手段によって受信状態メモリの内容が表示部で
表示される。したがって１表示部の表示内容を児ながら
データ抜取回路の調整や点検を行うことができる。When the second display control means is selected by the selection means, the detection means uses the error correction circuit to detect the number of FC omissions, the number of error-correctable packets, and the number of error bits in the character data extracted by the data extraction circuit. is detected. This detection data is stored in the reception state memory and then in the second
The contents of the reception state memory are displayed on the display section by the display control means. Therefore, it is possible to adjust and inspect the data extraction circuit while observing the display contents of one display section.
［実施例コ
第１図は本発明の一実施例を示すもので、この図におい
て、（１）は映像信号入力端子である。前記映像信号入
力端子（１）には、映像信号から文字データを抜き取っ
て出力するとともにクロックパルスを出力するデータ抜
取回路（２）が結合されている。前記データ抜取回路（
２）の出力側にはＢＥＳＴ方式誤り訂正回路（以下、単
に誤り訂正回路という）（３）を介して制御手段として
のマイコン（４）が結合されている。前記誤り訂正回路
（３）は、前記データ抜取回路（２）で抜き取られた文
字データ中のＦＣ（フレーミングコード）抜け数を検出
するＦＣ抜け数検出部（５）と、誤り訂正不可のパケッ
ト数を検出する訂正不可のパケット数検出部（６）と、
エラービット数を検出するエラービット数検出部（７）
とを具備している。前記マイコン（４）には選択スイッ
チ（８）を具備したキーボード（９）、番組メモリ（１
０）および受信状態メモリ（１１）が結合されるととも
に、ＣＲＴ Ｃ（１２）を介して表示部としてのＣＲＴ
（１３）が結合されている。前記受信状態メモリ（１
１）は、ＦＣ抜け数積算メモリ（１５）と、訂正不可の
パケット数積算メモリ（１６）と、エラービット数積算
メモリ（１７）と、割込回数カウンタ（１８）とコメン
トデータメモリ（１９）とを具備している。前記マイコ
ン（４）は、前記キーボード（９）の選択スイッチ（８
）からの選択信号に基づいて前記データ抜取回路（２）
で抜き取った文字データを表示する表示モードと、前記
データ抜取回路（２）を調整、点検するためにＦＣ抜け
数等を表示する調整・点検モードとの一方を選択する選
択手段を具備している。Embodiment FIG. 1 shows an embodiment of the present invention. In this figure, (1) is a video signal input terminal. The video signal input terminal (1) is coupled with a data extraction circuit (2) that extracts and outputs character data from the video signal and also outputs a clock pulse. The data extraction circuit (
A microcomputer (4) as a control means is connected to the output side of the circuit 2) via a BEST error correction circuit (hereinafter simply referred to as an error correction circuit) (3). The error correction circuit (3) includes an FC omission number detection unit (5) that detects the number of FC (framing code) omissions in the character data extracted by the data extraction circuit (2), and an FC omission number detection unit (5) that detects the number of packets that cannot be error corrected. an uncorrectable packet number detection unit (6) that detects
Error bit number detection unit (7) that detects the number of error bits
It is equipped with. The microcomputer (4) includes a keyboard (9) equipped with a selection switch (8) and a program memory (1).
0) and reception state memory (11), and a CRT as a display section via CRT C (12).
(13) are combined. The reception state memory (1
1) is a memory for accumulating the number of FC omissions (15), a memory for accumulating the number of uncorrectable packets (16), a memory for accumulating the number of error bits (17), an interrupt counter (18), and a comment data memory (19). It is equipped with. The microcomputer (4) controls the selection switch (8) of the keyboard (9).
) based on the selection signal from the data sampling circuit (2).
A selection means is provided for selecting one of a display mode for displaying the character data extracted by , and an adjustment/inspection mode for displaying the number of FC omissions, etc. for adjusting and inspecting the data extraction circuit (2). .
前記マイコン（４）は、前記表示モードにおいては、前
記データ抜取回路（２）で抜き取られ、前記誤り訂正回
路（３）で誤りを訂正された文字データを前記番組メモ
リ（１０）に記憶せしめる第１記憶制御手段と、前記番
組メモリ（１０）に所定量（例えば１画面分）の文字デ
ータが記憶されたら、その内容を前記ＣＲＴ Ｃ（１２
）を介して前記ＣＲＴ （１３）に表示せしめる第１表
示制御手段とを具備し、前記調整・点検モードにおいて
は、前記誤り訂正回路（３）の検出部（５） （６）
（７）に、前記データ抜取回路（２）で抜き取られた文
字データ中のＦＣ抜け数と誤り訂正不可のパケット数と
エラービット数とをそれぞれ検出せしめる検出手段と、
この検出手段によって検出された検出データのそれぞれ
を前記受信状態メモリ（１１）内の対応する積算メモリ
（１５） （１６） （１７）に記憶せしめる第２記憶
制御手段と、前記積算メモリ（１５） （１６） （１
７）に所定回数（例えばデータパケットの３０ケ分）の
検出データが加算されると、その内容を前記ＣＲＴＣ（
１２）を介して前記ＣＲＴ（１３）に表示せしめる第２
表示制御手段とを具備している。In the display mode, the microcomputer (4) is configured to store character data extracted by the data extracting circuit (2) and having errors corrected by the error correcting circuit (3) in the program memory (10). When a predetermined amount (for example, one screen worth) of character data is stored in the program memory (10) and the program memory (10), the contents are stored in the CRT C (12).
), and in the adjustment/inspection mode, the detection unit (5) (6) of the error correction circuit (3)
(7) detecting means for respectively detecting the number of FC omissions, the number of error-correctable packets, and the number of error bits in the character data extracted by the data extraction circuit (2);
a second storage control means for storing each of the detection data detected by the detection means in a corresponding integration memory (15) (16) (17) in the reception state memory (11); and the integration memory (15). (16) (1
When detection data is added a predetermined number of times (for example, 30 data packets) to 7), the contents are added to the CRTC (
12) to be displayed on the CRT (13).
and display control means.
つぎに前記実施例の作用について説明する。Next, the operation of the above embodiment will be explained.
（Ａ）まず、キーボード（９）の選択スイッチ（８）に
よって表示モード（第１表示制御手段）が選択された場
合について説明する。(A) First, the case where the display mode (first display control means) is selected by the selection switch (8) of the keyboard (9) will be described.
キーボード（９）によって所定の文字放送番組が選択さ
れると（例えば垂直帰線期間の走査線番号１４Ｈに重畳
された文字信号の受信が選択されると）、データ抜取回
路（２）によって映像信号から抜き取られ、誤り訂正回
路（３）によって誤り訂正された文字データ中の所定の
文字データ（例えば１４Ｈ）がマイコン（４）によって
選択され、番組メモリ（１０）に記憶される。番組メモ
リ（１０）に所定量（例えば１画面分）の文字データが
記憶されると、マイコン（４）の第１表示制御手段に基
づいて番組メモリ（１０）の内容が読み出され、ＣＲＴ
Ｃ（１２）を介してＣＲＴ （１３）で表示される。When a predetermined teletext program is selected using the keyboard (9) (for example, when reception of a character signal superimposed on scanning line number 14H during the vertical blanking period is selected), the data sampling circuit (2) extracts the video signal from the video signal. Predetermined character data (for example, 14H) in the character data extracted from the program and error-corrected by the error correction circuit (3) is selected by the microcomputer (4) and stored in the program memory (10). When a predetermined amount (for example, for one screen) of character data is stored in the program memory (10), the contents of the program memory (10) are read out based on the first display control means of the microcomputer (4), and the contents are read out from the CRT.
It is displayed on CRT (13) via C (12).
（Ｂ）つぎに、キーボード（９）の選択スイッチ（８）
によって調整・点検モード（第２表示制御手段）が選択
された場合について第２図および第３図を併用して説明
する。(B) Next, select switch (8) on keyboard (9)
The case where the adjustment/inspection mode (second display control means) is selected will be explained using FIG. 2 and FIG. 3 together.
（イ）まず、キーボード（９）によって所定の文字放送
番組（例えば１４Ｈと１５Ｈと１６Ｈと２１Ｈ）を指定
し、ついでマイコン（４）からのクリア信号によって受
信状態メモリ（１１）内の積算メモリ（１５） （１６
） （１７）と割込回数カウンタ（１８）の内容がクリ
アされ、ついで読み出し信号によってコメントデータメ
モリ（１９）のコメントデータが読み出され、その内容
がＣＲＴ Ｃ（１２）を介しテＣＲＴ （１３） ヘ送
出され、ＣＲＴ（１３）は第２図に示すように、最上段
ニｒＰＡｃＫＥＴ Ｃ）ＩＥＣＫＥＲＪ、次段にｒＦＣ
Ｃ０ＲＲＥＣＴ ＥＲＲＯＲＪ、最下段に「１４Ｈ１５
１（１６Ｈ２１ＨＪのコメントを表示する。ここでｒＦ
ＣＪはＦＣ抜け数を、ｒｃＯＲＲＥｃＴＪは誤り訂正不
可のパケット数を、 ｒＥＲＲＯＲＪはエラービット数
を表わすものとする。(b) First, specify a predetermined teletext program (for example, 14H, 15H, 16H, and 21H) using the keyboard (9), and then use the clear signal from the microcomputer (4) to select the integrated memory (11) in the reception status memory (11). 15) (16
) (17) and the contents of the interrupt counter (18) are cleared, and then the comment data of the comment data memory (19) is read out by the read signal, and the contents are transferred to the CRT C (13) via the CRT C (12). ), and the CRT (13) is sent to the top stage rPAcKET C) IECKERJ, and the next stage is rFC as shown in Figure 2.
C0RRECT ERRORJ, "14H15" at the bottom
1 (Display comments for 16H21HJ. Here rF
CJ represents the number of FC omissions, rcORREcTJ represents the number of packets whose error cannot be corrected, and rERRORJ represents the number of error bits.
（ロ）ついで、マイコン（４）からのリセット信号によ
って誤り訂正回路（３）がリセットされ、初期化される
。(b) Next, the error correction circuit (3) is reset and initialized by a reset signal from the microcomputer (4).
（ハ）ついで、１垂直走査線に１回の割合（上砂毎）で
発生する割込信号によって誤り訂正回路（３）内の各検
出部（５） （６） （７）は、それぞれデータ抜取回
路（２）から送出される文字データ中のＦＣ抜け数、誤
り訂正不可のパケット数、エラービット数を検出し、こ
れらの検出データは受信状態メモリ（１１）内の対応す
る積算メモリ（１５） （１６） （１７）に加算され
ていく。すなわち１割込回数が設定値（例えば３０）に
達するまでは「割込回数設定値以上か？」が「ＮＯ」と
なり、カウンタ（１８）の内容が順次「＋１」され、誤
り訂正回路（３）内の検出部（５） （６） （７）で
検出された検出データはそれぞれ受信状態メモリ（１１
）内の対応する積算メモリ（１５） （１６） （１７
）に加算される。(C) Next, each detection section (5), (6), and (7) in the error correction circuit (3) is sent to the respective data The number of FC omissions, the number of uncorrectable packets, and the number of error bits are detected in the character data sent from the sampling circuit (2), and these detected data are stored in the corresponding integration memory (15) in the reception status memory (11). ) (16) will be added to (17). That is, until the number of interrupts reaches a set value (for example, 30), "Is the number of interrupts greater than or equal to the set value?" becomes "NO", the contents of the counter (18) are sequentially incremented by "+1", and the error correction circuit (30) is sequentially incremented by "+1". ) The detection data detected by the detection units (5), (6), and (7) are respectively stored in the reception state memory (11).
) corresponding integration memory (15) (16) (17
) is added to
（ニ）設定時間（例えば０．５秒）経過すると、まず、
カウンタ（１８）の「計数値設定値（例えば３０）以上
か？」がｒＹＥｓＪとなり、マイコン（４）内のフラグ
がセットされ、最後の検出データが積算メモリ（１５）
（１６） （１７）に加算される。ついで、「割込回
数設定値以上か？」がｒＹＥｓＪとなり、積算メモリ（
１５） （１６） （１７）の内容が読み出され、ＣＲ
Ｔ Ｃ（１２）を介してＣＲＴ（１３）へ送出される。(d) After the set time (for example, 0.5 seconds) has elapsed, first,
"Is the count value set value (for example, 30) or more?" of the counter (18) becomes rYEsJ, a flag in the microcomputer (4) is set, and the last detected data is stored in the integration memory (15).
(16) Added to (17). Next, "Is the number of interrupts greater than or equal to the set value?" becomes rYEsJ, and the total memory (
15) The contents of (16) and (17) are read and CR
It is sent to the CRT (13) via the TC (12).
このため、ＣＲＴ （１３）は、第２図に示すように、
文字放送の各番組（１４Ｈ，１５Ｈ。Therefore, as shown in Fig. 2, the CRT (13)
Each teletext program (14H, 15H.
１６Ｈ２２１Ｈ）毎に、ＦＣ抜け数（Ｆｃ）、誤り訂正
不可のパケット数（Ｃｏ）、エラービット数（Ｅｒ）を
棒グラフ表示する。ついで、積算メモリ（１５） （１
６） （１７）およびカウンタ（１８）がクリアされる
とともにフラグもクリアされ前記（ハ）に戻る。このた
め、棒グラフ表示は設定時間（例えば０．５秒）毎に更
新される。この設定時間は短かすぎるとチラッキが生じ
、長すぎるとリアルタイムでなくなるので適当に設定さ
れる。16H221H), the number of FC omissions (Fc), the number of error-correctable packets (Co), and the number of error bits (Er) are displayed in a bar graph. Next, integrate memory (15) (1
6) (17) and the counter (18) are cleared, the flag is also cleared, and the process returns to (c). Therefore, the bar graph display is updated every set time (for example, 0.5 seconds). If this setting time is too short, flickering will occur, and if it is too long, it will not be real-time, so it is set appropriately.
（ホ）したがって、ＣＲＴ （１３）の表示をみながら
、ＦＣ抜け数（Ｆｃ）、誤り訂正不可のパケット数（Ｃ
Ｏ）を零にして、エラービット数（Ｅｒ）が最小になる
ようにデータ抜取回路（２）をリアルタイムで調整、点
検できる。(e) Therefore, while looking at the display on the CRT (13), check the number of FC omissions (Fc), the number of packets that cannot be error corrected (C).
By setting O) to zero, the data extraction circuit (2) can be adjusted and inspected in real time so that the number of error bits (Er) is minimized.
前記実施例では、番組メモリと受信状態メモリは別個に
設けたが、本発明はこれに限るものでなく、同一のメモ
リで両者を兼用しく例えば番組メモリで受信状態メモリ
を兼用し）、選択スイッチからの選択信号によって番組
メモリ用と受信状態メモリ用に切り換えるようにしても
よい。In the embodiment described above, the program memory and the reception state memory are provided separately, but the present invention is not limited to this.The same memory can be used for both (for example, the program memory and the reception state memory are also used), and a selection switch is provided. It may be possible to switch between the program memory and the reception status memory by a selection signal from the memory.
［発明の効果］ 本発明による文字放送受信機は、上記のように。[Effect of the invention] The teletext receiver according to the invention is as described above.
受信モード選択時には従来と同様に表示部に文字データ
を表示し、調整・点検モード選択時には、文字放送受信
機が本来具備している誤り訂正回路を用いてＦＣ抜け数
と誤り訂正不可のパケット数とエラービット数を検出し
、その検出データを表示部で表示するように構成した。When the reception mode is selected, character data is displayed on the display as before, and when the adjustment/inspection mode is selected, the number of FC omissions and the number of packets whose errors cannot be corrected are displayed using the error correction circuit that the teletext receiver is equipped with. The system is configured to detect the number of error bits and display the detected data on the display.
このため、文字放送受信機の表示部を見ながらデータ抜
取回路の￥Ａ整、点検を行うことができるので、従来の
ように特殊な専用測定器を用いる必要がなくなり、製造
時やサービス時における調整１点検がきわめて簡単にな
る。As a result, it is possible to perform adjustments and inspections on the data sampling circuit while looking at the display of the teletext receiver, eliminating the need for special dedicated measuring instruments as in the past. Adjustment 1 inspection becomes extremely easy.
第１図は本発明による文字放送受信機の一実施例を示す
ブロック図、第２図は第１図のＣＲＴの表示画面を示す
正面図、第３図は本発明の詳細な説明するフローチャー
トである。
（２）・・・データ抜取回路、（３）・・・誤り訂正回
路、（４）・・・マイコン（制御手段）、 （５）（６
）（７）・・・検出部、（８）・・・選択スイッチ、
（１０）・・・番組メモリ、（１１）・・・受信状態メ
モリ、（１３）・・・ＣＲＴ（表示部）、（１５） （
１６） （１７）・・・積算メモリ。FIG. 1 is a block diagram showing an embodiment of a teletext receiver according to the present invention, FIG. 2 is a front view showing the display screen of the CRT shown in FIG. 1, and FIG. 3 is a flowchart explaining the present invention in detail. be. (2)...Data extraction circuit, (3)...Error correction circuit, (4)...Microcomputer (control means), (5)(6
)(7)...detection section, (8)...selection switch,
(10)...Program memory, (11)...Reception status memory, (13)...CRT (display unit), (15) (
16) (17)... Integration memory.
Claims (2)
路と、前記データ抜取回路で抜き取られた文字データ中
の誤りを訂正する誤り訂正回路と、前記誤り訂正回路で
訂正された文字データを記憶する番組メモリと、前記番
組メモリの内容を表示部に表示せしめる第１表示制御手
段と、前記誤り訂正回路を用いて前記データ抜取回路で
抜き取られた文字データ中のＦＣ抜け数と誤り訂正不可
のパケット数とエラービット数とを検出する検出手段と
、前記検出手段によって検出された検出データを記憶す
る受信状態メモリと、前記受信状態メモリの内容を前記
表示部に表示せしめる第２表示制御手段と、前記第１表
示制御手段と第２表示制御手段との一方を選択する選択
手段とを具備してなることを特徴とする文字放送受信機
。(1) A data extraction circuit that extracts character data from a video signal, an error correction circuit that corrects errors in the character data extracted by the data extraction circuit, and a program that stores the character data corrected by the error correction circuit. a memory, a first display control means for displaying the contents of the program memory on a display section, and the number of FC omissions and the number of error-correctable packets in the character data extracted by the data extraction circuit using the error correction circuit. and a detection means for detecting the number of error bits; a reception state memory for storing the detection data detected by the detection means; a second display control means for displaying the contents of the reception state memory on the display section; A teletext receiver comprising a selection means for selecting one of the first display control means and the second display control means.
兼用してなり、選択手段によって前記同一のメモリを前
記受信状態メモリ用と番組メモリ用に切り換えるように
してなる特許請求の範囲第１項記載の文字放送受信機。(2) The reception state memory and the program memory are the same memory, and the same memory is switched between the reception state memory and the program memory by a selection means, claim 1. Teletext receiver as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30485786A JPS63157584A (en) | 1986-12-20 | 1986-12-20 | Teletext receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30485786A JPS63157584A (en) | 1986-12-20 | 1986-12-20 | Teletext receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63157584A true JPS63157584A (en) | 1988-06-30 |
Family
ID=17938115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30485786A Pending JPS63157584A (en) | 1986-12-20 | 1986-12-20 | Teletext receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63157584A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04313982A (en) * | 1991-04-11 | 1992-11-05 | Sharp Corp | Data broadcast receiver |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139922A (en) * | 1977-05-13 | 1978-12-06 | Nec Home Electronics Ltd | Cross hatch generating unit for character broadcast receiver |
| JPS5651176A (en) * | 1979-10-03 | 1981-05-08 | Matsushita Electric Ind Co Ltd | Signal processor |
| JPS57142089A (en) * | 1981-02-27 | 1982-09-02 | Matsushita Electric Ind Co Ltd | Error rate detector |
| JPS60212093A (en) * | 1984-04-04 | 1985-10-24 | Nippon Hoso Kyokai <Nhk> | Measuring device of encoding error |
-
1986
- 1986-12-20 JP JP30485786A patent/JPS63157584A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53139922A (en) * | 1977-05-13 | 1978-12-06 | Nec Home Electronics Ltd | Cross hatch generating unit for character broadcast receiver |
| JPS5651176A (en) * | 1979-10-03 | 1981-05-08 | Matsushita Electric Ind Co Ltd | Signal processor |
| JPS57142089A (en) * | 1981-02-27 | 1982-09-02 | Matsushita Electric Ind Co Ltd | Error rate detector |
| JPS60212093A (en) * | 1984-04-04 | 1985-10-24 | Nippon Hoso Kyokai <Nhk> | Measuring device of encoding error |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04313982A (en) * | 1991-04-11 | 1992-11-05 | Sharp Corp | Data broadcast receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652465B2 (en) | No dead time data acquisition | |
| US6281929B1 (en) | Testing arrangement for decoders | |
| JPH02115774A (en) | Method of measuring jitter-timing | |
| JPS61269073A (en) | Logic analyzer | |
| JPS63157584A (en) | Teletext receiver | |
| US20060294441A1 (en) | Logic analyzer data retrieving circuit and its retrieving method | |
| JPS60212093A (en) | Measuring device of encoding error | |
| JP2004242130A (en) | Signal generating device and method for measuring video/audio transmission time difference, and signal analysis device and method therefor | |
| JP3378973B2 (en) | Control console | |
| JPH06187800A (en) | Analyzing device for defective mode of storage element | |
| JP3224651B2 (en) | Digital output device with inspection output | |
| JPH05119070A (en) | Digital oscilloscope | |
| JPS59284A (en) | Framing code detecting device of character broadcasting | |
| JP2611230B2 (en) | Digital VTR | |
| JPH0756535A (en) | Liquid crystal display device | |
| JPH06180732A (en) | Measuring data storing system for comprehensive ratio in logical simulation | |
| JPS60262218A (en) | Monitor device of sequence controller | |
| JPH04138374A (en) | Logic analyzer | |
| JPH0160995B2 (en) | ||
| KR19980023170A (en) | High-definition TV's self diagnostic circuit | |
| JPH0294847A (en) | Faulty station detecting method | |
| JPH08116498A (en) | Detecting device for write of erroneous into nonvolatile memory and television receiver provided with the device | |
| KR20010064132A (en) | Apparatus for detecting and displaying image data in plasma display panel device | |
| JPH06268975A (en) | Closed caption signal receiver | |
| JPS62252286A (en) | Teletext receiver |