JP2611230B2 - Digital VTR - Google Patents

Digital VTR

Info

Publication number
JP2611230B2
JP2611230B2 JP62146627A JP14662787A JP2611230B2 JP 2611230 B2 JP2611230 B2 JP 2611230B2 JP 62146627 A JP62146627 A JP 62146627A JP 14662787 A JP14662787 A JP 14662787A JP 2611230 B2 JP2611230 B2 JP 2611230B2
Authority
JP
Japan
Prior art keywords
error
signal
level
output
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62146627A
Other languages
Japanese (ja)
Other versions
JPS63310288A (en
Inventor
和男 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62146627A priority Critical patent/JP2611230B2/en
Publication of JPS63310288A publication Critical patent/JPS63310288A/en
Application granted granted Critical
Publication of JP2611230B2 publication Critical patent/JP2611230B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルVTR、特に、再生時に発生し
たエラーの状態を目視するためのエラー表示に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital VTR, and more particularly, to an error display for visually checking an error state generated during reproduction.

〔従来の技術〕[Conventional technology]

ディジタルVTRでは、記録/再生の過程で生じた符号
誤り(エラー)の状態を画面と対応させて知り、或いは
監視することが行われる。従来、画像モニタの画面上
で、エラーの状態を監視する場合には、次の二つの方法
が使用されていた。
In a digital VTR, a state of a code error (error) generated in a recording / reproducing process is known or monitored in association with a screen. Conventionally, the following two methods have been used to monitor an error state on a screen of an image monitor.

その一つは、再生された画像信号の誤り訂正及び誤り
修整を中止し、エラーを含んだ画像を画像モニタに表示
する方法である。
One method is to stop error correction and error correction of a reproduced image signal and display an image containing an error on an image monitor.

第2の方法は、再生されたディジタル画像信号を遮断
し、エラーの画素のデータが白にされた信号を画像モニ
タに供給して表示する方法である。
The second method is a method in which a reproduced digital image signal is cut off, and a signal in which data of an error pixel is turned white is supplied to an image monitor and displayed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

前者の方法は、最上位ビットが誤った画像データは、
表示画面上で良く分るが、最下位ビット側の誤りになる
に従い、エラーかどうかの判別が困難にある欠点があ
る。また、エラーが少ない場合には、エラーが分りにく
く、更に、画像の内容によって、エラー状態の見え方に
差異が生じやすい問題がある。
In the former method, image data with the wrong most significant bit is
As can be clearly seen on the display screen, there is a disadvantage that it becomes difficult to determine whether or not an error occurs as the least significant bit becomes an error. Further, when the number of errors is small, there is a problem that it is difficult to recognize the errors, and furthermore, the appearance of the error state tends to be different depending on the content of the image.

後者の方法は、再生ディジタル画像信号を一旦、切
り、背景を黒にした上で、エラーを白として表示するの
で、エラーが見にくいという欠点は、解消される。しか
しながら、エラーが発生している時点の再生画像がモニ
タできない不都合があった。更に、両者の方法とも、機
器の通常の運用中には、エラー表示を行えない欠点があ
った。
In the latter method, the reproduced digital image signal is once cut, the background is set to black, and the error is displayed as white, so that the disadvantage that the error is difficult to see is eliminated. However, there is a disadvantage that the reproduced image at the time when the error occurs cannot be monitored. Further, both methods have a drawback that an error cannot be displayed during normal operation of the device.

従って、この発明の目的は、エラーの表示が見易く、
また、再生中の画像を同時にモニタすることができ、更
に、運用中においても、本来の画像に影響を与えないよ
うにできるディジタルVTRを提供することにある。
Therefore, an object of the present invention is to make it easy to see the error display,
Another object of the present invention is to provide a digital VTR that can simultaneously monitor an image being reproduced and that does not affect the original image even during operation.

〔問題点を解決するための手段〕[Means for solving the problem]

この発明は、再生画像信号が供給され、再生画像信号
の画素単位のエラーを検出し、検出されたエラーを訂正
し、訂正できないエラーを修整するようにしたディジタ
ル信号処理回路と、 ディジタル信号処理回路からエラー訂正およびエラー
修整された画像信号が出力される第1の出力端子と、 ディジタル信号処理回路によってエラーが検出された
画像の情報を高レベルの信号に変換する第1のレベル変
換手段と、 ディジタル信号処理回路からの画像信号のレベルを減
衰させた低レベルの信号を出力する第2のレベル変換手
段と、 モニタが接続される第2の出力端子と、 ディジタル信号処理回路からのエラー情報がエラーで
あることを示す画素の情報として第1のレベル変換手段
により高レベルに変換された信号を第2の出力端子に出
力し、ディジタル信号処理回路からのエラー情報がエラ
ーでないことを示す画素の情報として第2のレベル変換
手段により低レベルに変換された信号を第2の出力端子
に出力する手段と を備えたことを特徴とするディジタルVTRである。
The present invention relates to a digital signal processing circuit which receives a reproduced image signal, detects an error in a pixel unit of the reproduced image signal, corrects the detected error, and corrects an uncorrectable error. A first output terminal from which an error-corrected and error-corrected image signal is output, and first level conversion means for converting information of an image in which an error has been detected by the digital signal processing circuit into a high-level signal; A second level conversion means for outputting a low-level signal obtained by attenuating the level of the image signal from the digital signal processing circuit; a second output terminal connected to the monitor; and error information from the digital signal processing circuit. A signal converted to a high level by the first level conversion means is output to a second output terminal as pixel information indicating an error. Means for outputting, to a second output terminal, a signal converted to a low level by the second level conversion means as pixel information indicating that error information from the digital signal processing circuit is not an error. Digital VTR.

〔作用〕[Action]

再生された画像信号は、遮断されず、減衰器により、
減衰される。この減衰された画像信号中で、エラーが検
出された画素の情報のみが高レベルに変換される。従っ
て、再生画像が低レベルであるが、エラーと共にモニタ
することができ、また、エラーは、高レベル例えば白に
変換されているので、画面上で明瞭に見ることができ
る。一方、再生画像信号は、減衰されずに、別の出力端
子に取り出される。従って、この再生画像信号を運用に
供することができ、運用中でも、エラー状態を表示でき
る。
The reproduced image signal is not cut off,
Attenuated. In the attenuated image signal, only the information of the pixel in which the error is detected is converted to a high level. Thus, although the reproduced image is at a low level, it can be monitored with errors, and the errors can be seen clearly on the screen since they have been converted to a high level, eg, white. On the other hand, the reproduced image signal is taken out to another output terminal without being attenuated. Therefore, the reproduced image signal can be used for operation, and an error state can be displayed even during operation.

〔実施例〕〔Example〕

以下、この発明の一実施例について第1図を参照して
説明する。第1図に示す実施例は、主たる画像信号及び
エラー表示用の画像信号がアナログ出力として取り出さ
れる例である。
Hereinafter, an embodiment of the present invention will be described with reference to FIG. The embodiment shown in FIG. 1 is an example in which a main image signal and an image signal for error display are extracted as analog outputs.

第1図において、1がディジタル信号処理回路を示
す。このディジタル信号処理回路1には、例えば回転ヘ
ッドにより、磁気テープから再生された信号をディジタ
ル復調する復調回路、再生ディジタル信号に対して、エ
ラー訂正を行うエラー訂正回路、エラー訂正できないエ
ラーを周辺の正しいデータにより補間するエラー修整回
路等が含まれている。
In FIG. 1, reference numeral 1 denotes a digital signal processing circuit. The digital signal processing circuit 1 includes, for example, a demodulation circuit that digitally demodulates a signal reproduced from a magnetic tape by a rotary head, an error correction circuit that performs error correction on a reproduced digital signal, and an error that cannot be corrected. An error correction circuit for interpolating with correct data is included.

ディジタル信号処理回路1からの8ビットパラレルの
出力信号がD/A変換器2に供給される。この例では、1
画素(サンプルデータ)が8ビットと対応している。D/
A変換器2からのアナログ画像信号がローパスフィルタ
3を介して、ビデオアンプ4に供給される。ビデオアン
プ4からのアナログ画像信号が出力用バッファ回路5を
介して、出力端子6に主たるアナログ出力信号として取
り出される。
An 8-bit parallel output signal from the digital signal processing circuit 1 is supplied to the D / A converter 2. In this example, 1
A pixel (sample data) corresponds to 8 bits. D /
An analog image signal from the A converter 2 is supplied to a video amplifier 4 via a low-pass filter 3. An analog image signal from the video amplifier 4 is taken out via an output buffer circuit 5 as a main analog output signal at an output terminal 6.

ビデオアンプ4の出力側と接地間に、抵抗7と抵抗8
とスイッチ回路9との直列回路が挿入される。抵抗7及
び抵抗8の接続点がスイッチ回路10の一方の入力端子a
に接続される。このスイッチ回路10の他方の入力端子b
は、電源端子11及び接地間に挿入された抵抗12及び抵抗
13の接続点と接続される。スイッチ回路10の出力端子c
は、出力用バッファ回路14を介して出力端子15として導
出される。この出力端子15は、エラー表示用の副次的出
力信号である。出力端子15には、図示せずも、画像モニ
タが接続されている。
A resistor 7 and a resistor 8 are connected between the output side of the video amplifier 4 and the ground.
And a switch circuit 9 in series. The connection point between the resistors 7 and 8 is one input terminal a of the switch circuit 10.
Connected to. The other input terminal b of the switch circuit 10
Is the resistor 12 and the resistor inserted between the power terminal 11 and the ground.
Connected to 13 connection points. Output terminal c of switch circuit 10
Is output as an output terminal 15 via an output buffer circuit 14. This output terminal 15 is a secondary output signal for error display. An image monitor (not shown) is connected to the output terminal 15.

スイッチ回路9は、端子16からの制御信号により、ON
/OFFされる。この制御信号は、エラー表示を行う時にハ
イレベルとされ、スイッチ回路9は、ハイレベルでONと
なる。また、スイッチ回路10は、ANDゲート17の出力信
号により、ON/OFFされる。このANDゲート17の出力信号
がローレベルの時に、スイッチ回路10は、入力端子aを
選択し、ANDゲート17の出力信号がハイレベルの時に、
スイッチ回路10は、入力端子bを選択する。ANDゲート1
7には、端子16からの制御信号と端子18からのエラーパ
ルスとが供給される。エラーパルスは、ディジタル信号
処理回路1で形成された信号であって、再生信号中のエ
ラーとして検出された画素のタイミングでハイレベルと
なる。
The switch circuit 9 is turned on by a control signal from the terminal 16.
/ OFF. This control signal is set to a high level when an error display is performed, and the switch circuit 9 is turned on at the high level. The switch circuit 10 is turned on / off by an output signal of the AND gate 17. When the output signal of the AND gate 17 is at a low level, the switch circuit 10 selects the input terminal a, and when the output signal of the AND gate 17 is at a high level,
The switch circuit 10 selects the input terminal b. AND gate 1
7 is supplied with a control signal from a terminal 16 and an error pulse from a terminal 18. The error pulse is a signal formed by the digital signal processing circuit 1 and goes high at the timing of a pixel detected as an error in the reproduced signal.

エラー表示をする時に、端子16からの制御信号がハイ
レベルとされ、スイッチ回路9がONすると、抵抗7及び
抵抗8により分圧された画像信号が発生する。この減衰
された画像信号がスイッチ回路10の入力端子aに供給さ
れる。
When an error is displayed, the control signal from the terminal 16 is set to a high level, and when the switch circuit 9 is turned on, an image signal divided by the resistors 7 and 8 is generated. The attenuated image signal is supplied to the input terminal a of the switch circuit 10.

抵抗12及び抵抗13の各々の値と電源端子11からの直流
電圧は、抵抗12及び抵抗13の接続点即ち、スイッチ回路
10の入力端子bに供給されるレベルが白レベルとなるよ
うに選定されている。従って、エラー表示動作時に、エ
ラーの画素と対応して、ANDゲート17の出力信号がハイ
レベルとなると、スイッチ回路10が入力端子bからの白
レベルを選択する。また、エラーでない画素では、スイ
ッチ回路10が入力端子aを選択するので、減衰されたレ
ベルの画像信号が選択される。
The value of each of the resistors 12 and 13 and the DC voltage from the power supply terminal 11 are the connection point of the resistors 12 and 13, that is, the switch circuit.
The level supplied to the ten input terminals b is selected to be a white level. Therefore, during the error display operation, when the output signal of the AND gate 17 becomes high level corresponding to the error pixel, the switch circuit 10 selects the white level from the input terminal b. In a pixel having no error, since the switch circuit 10 selects the input terminal a, an image signal having an attenuated level is selected.

従って、エラー表示状態では、出力端子15に取り出さ
れるアナログ画像信号は、レベルが減衰された再生画像
信号に対してエラーの画素で白レベルとなる信号が重畳
されたものである。この出力端子15からの画像信号が画
像モニタに供給されるので、画像モニタの表示は、低レ
ベルの再生画像に対して白いドット状のエラー表示が重
畳されたものになる。
Therefore, in the error display state, the analog image signal taken out to the output terminal 15 is a signal in which a signal having a white level in a pixel having an error is superimposed on the reproduced image signal whose level has been attenuated. Since the image signal from the output terminal 15 is supplied to the image monitor, the display on the image monitor is obtained by superimposing a white dot error display on the low-level reproduced image.

第2図は、この発明の他の実施例を示す。他の実施例
は、画像モニタがD/A変換器を有しており、ディジタルV
TRと画像モニタとのインターフェースがディジタルでな
される場合にこの発明を適用したものである。
FIG. 2 shows another embodiment of the present invention. In another embodiment, the image monitor has a D / A converter and the digital V
The present invention is applied when the interface between the TR and the image monitor is digital.

上述の一実施例と同様のディジタル信号処理回路1か
らのエラー訂正後のディジタル画像信号が出力用バッフ
ァ回路21を介して出力端子22に主たるディジタル出力信
号として取り出される。これと共に、ディジタル信号処
理回路からのディジタル画像信号がスイッチ回路23の入
力端子a及びレベル圧縮回路24に供給される。このレベ
ル圧縮回路24の出力信号がスイッチ回路23の入力端子b
に供給される。レベル圧縮回路24は、ディジタル画像信
号のレベルを圧縮するもので、例えばビットシフト回路
の構成とされている。
An error-corrected digital image signal from the digital signal processing circuit 1 similar to that of the above-described embodiment is taken out as a main digital output signal at an output terminal 22 via an output buffer circuit 21. At the same time, the digital image signal from the digital signal processing circuit is supplied to the input terminal a of the switch circuit 23 and the level compression circuit 24. The output signal of the level compression circuit 24 is input to the input terminal b of the switch circuit 23.
Supplied to The level compression circuit 24 compresses the level of the digital image signal, and is configured, for example, as a bit shift circuit.

スイッチ回路23の出力端子cから得られた信号がORゲ
ート25に供給される。このORゲート25の出力信号が出力
端子26にエラー表示用の副次的出力信号として取り出さ
れる。出力端子26には、図示せずも、D/A変換器が内蔵
された画像モニタが接続される。
The signal obtained from the output terminal c of the switch circuit 23 is supplied to the OR gate 25. The output signal of the OR gate 25 is output to an output terminal 26 as a secondary output signal for displaying an error. Although not shown, an image monitor having a built-in D / A converter is connected to the output terminal 26.

スイッチ回路23は、端子27からの制御信号によりON/O
FFされる。この制御信号は、エラー表示状態でハイレベ
ルとなり、エラー表示状態以外でローレベルとなる。ス
イッチ回路23は、制御信号がローレベルの時には、入力
端子aに供給される再生ディジタル画像信号を選択し、
制御信号がハイレベルの時には、入力端子aに供給され
るレベル圧縮回路24の出力信号を選択する。
The switch circuit 23 is turned ON / O by a control signal from the terminal 27.
FF. This control signal becomes high level in the error display state, and becomes low level in other than the error display state. The switch circuit 23 selects the reproduced digital image signal supplied to the input terminal a when the control signal is at a low level,
When the control signal is at the high level, the output signal of the level compression circuit 24 supplied to the input terminal a is selected.

端子27からの制御信号と端子28からのエラーパルスと
がANDゲート29に供給される。このANDゲート29の出力信
号がORゲート25に供給される。エラーパルスは、前述の
一実施例と同様に、エラーの画素と同期したタイミング
でハイレベルとなるパルスである。ORゲート25は、スイ
ッチ回路23から出力される8ビットパラレルの1サンプ
ルのデータの全部又は一部のビットをANDゲート29の出
力により、ハイレベルに変換する。
The control signal from the terminal 27 and the error pulse from the terminal 28 are supplied to the AND gate 29. The output signal of the AND gate 29 is supplied to the OR gate 25. The error pulse is a pulse that goes high at a timing synchronized with the error pixel, as in the above-described embodiment. The OR gate 25 converts all or some bits of the 8-bit parallel one-sample data output from the switch circuit 23 to a high level by the output of the AND gate 29.

例えば8ビットの全てをハイレベルに変換するには、
8個のORゲートによりORゲート25が構成され、各ORゲー
トに1サンプルのデータの各ビットが供給され、8個の
ORゲートに共通にANDゲート29の出力が供給される。こ
の場合、最上位ビットを含む上位側の一部のビットのみ
をハイレベルに変換しても良い。
For example, to convert all 8 bits to high level,
An OR gate 25 is constituted by eight OR gates, each bit of one sample of data is supplied to each OR gate, and eight OR gates are provided.
The output of the AND gate 29 is supplied commonly to the OR gate. In this case, only some upper bits including the most significant bit may be converted to a high level.

上述のこの発明の他の実施例では、エラー表示状態で
は、出力端子22に再生ディジタル画像信号が発生すると
共に、出力端子26にエラーの画素のデータのみが高いレ
ベルのデータとされ、再生画像のレベルが低いレベルに
変換された出力信号が得られる。従って、画像モニタに
より、低いレベルの再生画像に白のように高輝度のドッ
トのエラー表示が重畳された表示が得られる。
In the other embodiment of the present invention described above, in the error display state, a reproduced digital image signal is generated at the output terminal 22, and only the data of the erroneous pixel is set to high-level data at the output terminal 26. An output signal whose level has been converted to a lower level is obtained. Therefore, a display in which an error display of a high-brightness dot such as white is superimposed on a low-level reproduced image by the image monitor is obtained.

〔発明の効果〕〔The invention's effect〕

この発明においては、エラーパルスにより、エラーの
画素(サンプルデータ)が強制的に白のような高輝度の
信号にされるので、表示画面上でエラーの状態が見易い
ものとなる。また、この発明では、輝度が低下した再生
中の画像が表示されている画面にエラー表示が重畳され
るので、エラー状態の把握と同時いに、再生画像の内容
を知ることができる。更に、この発明では、エラー訂正
或いはエラー修整が常に動作しており、主たる出力信号
としては、エラーの無い高品質の再生信号が出力されて
いるので、機器の運用中においても、エラーを監視する
ことができる。
According to the present invention, the error pixel (sample data) is forcibly converted into a high-brightness signal such as white by the error pulse, so that the error state can be easily seen on the display screen. Further, according to the present invention, since the error display is superimposed on the screen on which the image being reproduced whose luminance has been reduced is displayed, it is possible to know the content of the reproduced image at the same time as grasping the error state. Furthermore, according to the present invention, error correction or error correction is always in operation, and a high-quality reproduced signal without error is output as a main output signal. Therefore, the error is monitored even during operation of the device. be able to.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例のブロック図、第2図はこ
の発明の他の実施例のブロック図である。 図面における主要な符号の説明 1:ディジタル信号処理回路、2:D/A変換器、6:主たるア
ナログ再生画像信号の出力端子、9,10:スイッチ回路、1
5:エラー表示用の出力信号の出力端子、18:エラーパル
スの入力される端子。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG. 2 is a block diagram of another embodiment of the present invention. Explanation of main symbols in the drawings 1: digital signal processing circuit, 2: D / A converter, 6: output terminal of main analog reproduced image signal, 9, 10: switch circuit, 1
5: Output terminal for output signal for error display, 18: Terminal to which error pulse is input.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】再生画像信号が供給され、上記再生画像信
号の画素単位のエラーを検出し、検出されたエラーを訂
正し、訂正できないエラーを修整するようにしたディジ
タル信号処理回路と、 上記ディジタル信号処理回路からエラー訂正およびエラ
ー修整された画像信号が出力される第1の出力端子と、 上記ディジタル信号処理回路によってエラーが検出され
た画像の情報を高レベルの信号に変換する第1のレベル
変換手段と、 上記ディジタル信号処理回路からの画像信号のレベルを
減衰させた低レベルの信号を出力する第2のレベル変換
手段と、 モニタが接続される第2の出力端子と、 上記ディジタル信号処理回路からのエラー情報がエラー
であることを示す画素の情報として上記第1のレベル変
換手段により高レベルに変換された信号を上記第2の出
力端子に出力し、上記ディジタル信号処理回路からのエ
ラー情報がエラーでないことを示す画素の情報として上
記第2のレベル変換手段により低レベルに変換された信
号を上記第2の出力端子に出力する手段と を備えたことを特徴とするディジタルVTR。
A digital signal processing circuit for supplying a reproduced image signal, detecting an error in a pixel unit of the reproduced image signal, correcting the detected error, and correcting an error that cannot be corrected; A first output terminal from which an error-corrected and error-corrected image signal is output from the signal processing circuit, and a first level for converting information of an image in which an error has been detected by the digital signal processing circuit into a high-level signal Conversion means; second level conversion means for outputting a low-level signal obtained by attenuating the level of the image signal from the digital signal processing circuit; second output terminal to which a monitor is connected; A signal converted to a high level by the first level conversion means as pixel information indicating that the error information from the circuit is an error. A signal output to the second output terminal and converted to a low level by the second level conversion means as pixel information indicating that error information from the digital signal processing circuit is not an error is output to the second output terminal. And a means for outputting to a terminal.
JP62146627A 1987-06-12 1987-06-12 Digital VTR Expired - Fee Related JP2611230B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62146627A JP2611230B2 (en) 1987-06-12 1987-06-12 Digital VTR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62146627A JP2611230B2 (en) 1987-06-12 1987-06-12 Digital VTR

Publications (2)

Publication Number Publication Date
JPS63310288A JPS63310288A (en) 1988-12-19
JP2611230B2 true JP2611230B2 (en) 1997-05-21

Family

ID=15412010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62146627A Expired - Fee Related JP2611230B2 (en) 1987-06-12 1987-06-12 Digital VTR

Country Status (1)

Country Link
JP (1) JP2611230B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58163017U (en) * 1982-04-23 1983-10-29 日立電子株式会社 Digital magnetic recording and reproducing device
JPS6295772A (en) * 1985-10-22 1987-05-02 Sony Corp Error display device

Also Published As

Publication number Publication date
JPS63310288A (en) 1988-12-19

Similar Documents

Publication Publication Date Title
EP0613309A2 (en) Detection, correction and display of digital video information
US5731922A (en) Image recording system performing error correction repeatedly with the same check fields
EP0137721B1 (en) Digital data recording and reproducing devices
US5122876A (en) Image signal restoring apparatus
US4451920A (en) PCM Signal processing apparatus
US6055664A (en) Encoding device and decoding device suitable for dubbing
JP2537181B2 (en) Video signal correction device
JP2611230B2 (en) Digital VTR
KR940009555B1 (en) Error compensation method of image data
US6522831B2 (en) Reproducing apparatus
US4872171A (en) Method for recording digital data so as to avoid operational error on reproduction
JP2937512B2 (en) Decoded signal error correction device
JP2521434B2 (en) Digital magnetic recording / reproducing device
US6507695B2 (en) Digital information signal recording apparatus for recording a digital information signal to a record medium and digital information signal reproducing apparatus for reproducing a digital information signal from a record medium
JP3282425B2 (en) Digital signal recording device
JPH04370583A (en) Digital signal recording and reproducing device
JP2801290B2 (en) Signal playback device
JP3040081B2 (en) Digital video signal processor
KR100227973B1 (en) Apparatus for recording and reproducing of video signal
JP3534600B2 (en) Digital signal recording / playback device
EP0624977A2 (en) Digital data processing apparatus
JPH01144872A (en) Still image transmission device
JPS6454981A (en) Digital signal recording and reproducing device
JPH05242613A (en) Address protection circuit
JPH07274038A (en) Clamping circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees