JPS63157524A - System for processing data decoding - Google Patents

System for processing data decoding

Info

Publication number
JPS63157524A
JPS63157524A JP30509786A JP30509786A JPS63157524A JP S63157524 A JPS63157524 A JP S63157524A JP 30509786 A JP30509786 A JP 30509786A JP 30509786 A JP30509786 A JP 30509786A JP S63157524 A JPS63157524 A JP S63157524A
Authority
JP
Japan
Prior art keywords
decoding
decoding processing
encoded data
register
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30509786A
Other languages
Japanese (ja)
Inventor
Hikari Niimura
新村 光
Aritoshi Shirae
白江 有利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
PFU Ltd
Original Assignee
Fujitsu Ltd
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, PFU Ltd filed Critical Fujitsu Ltd
Priority to JP30509786A priority Critical patent/JPS63157524A/en
Publication of JPS63157524A publication Critical patent/JPS63157524A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

PURPOSE:To speed up a processing by bringing a data train to a division processing, by using plural decoding processors provided with a function for detecting a row number for starting a decoding processing, from plural coding data trains. CONSTITUTION:When a decoding processing is started in accordance with the instruction of a CPU 1, the coding data in a main memory device 31 is transferred to each decoding processor 2-i through a system bus 33, by a DMA operation by the control of a DMA controller 32. The data brought to a decoding processing by each decoding processor 2-i is outputted to an image memory 36 through an image bus 34. This data is brought to an arbitration by a bus arbiter 35, and the simultaneous parallel operation of the decoding processing is controlled. The data on the image memory 36 is transferred to a frame memory 37, and displayed on a display device 38. In such a way, the decoding processing is executed at high speed, and decoding from a desired position is executed easily.

Description

【発明の詳細な説明】 〔概要〕・ 本発明は符号化データの復号化処理装置に於て。[Detailed description of the invention] 〔overview〕· The present invention relates to a decoding processing device for encoded data.

処理速度に係る問題を解決すべく、符号化データ列より
指定の行を検出する機能を具備する複数の復号化処理装
置を用いることにより、復号化処理の分割処理を可能と
したものである。
In order to solve problems related to processing speed, the decoding process can be divided into two parts by using a plurality of decoding apparatuses each having a function of detecting a specified row from an encoded data string.

〔産業上の利用分野〕[Industrial application field]

本発明は符号化データの復号化処理に係り、特に複数の
復号化処理装置を用い、各々の復号化処理装置に指定行
の検出手段を備え、符号化データ列を分割して処理する
データ復号化処理方式に関するものである。
The present invention relates to decoding processing of encoded data, and in particular, data decoding that uses a plurality of decoding processing devices, each decoding processing device is equipped with means for detecting a specified row, and processes an encoded data string by dividing it. This is related to the conversion processing method.

〔従来の技術〕[Conventional technology]

従来の復号化処理方式ブロック図を第6図に示す。 A block diagram of a conventional decoding processing method is shown in FIG.

第6図に於て2例えば符号化された画像データを復号し
表示するものとすると、ファイル装置30は符号化デー
タが予め記憶されているものである。主記憶31はファ
イル装置30より読み出された符号化データを一時記憶
保持するものであり。
In FIG. 6, for example, if coded image data is to be decoded and displayed, the file device 30 stores the coded data in advance. The main memory 31 temporarily stores and holds encoded data read from the file device 30.

復号化処理装置3は、主記憶31にて記憶・保持された
符号化データを復号処理し、復号されたデータをイメー
ジメモリ36に出力し転送するものである。
The decoding processing device 3 decodes the encoded data stored and held in the main memory 31, and outputs the decoded data to the image memory 36 for transfer.

この結果、イメージメモリ36上の復号化データはフレ
ームメモリ37に転送され2表示装置38での表示が行
われる。この様に従来の技術に於ては、ある符号化デー
タ列を復号処理するにあたり該符号化データ列を行頭よ
り逐次復号化処理するものであった。
As a result, the decoded data on the image memory 36 is transferred to the frame memory 37 and displayed on the two display devices 38. As described above, in the conventional technology, when decoding a certain encoded data string, the encoded data string is sequentially decoded from the beginning of the row.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術によれば、ある符号化データ列を復号化す
るにあたり、一つの復号化処理装置を用い符号化データ
列の行頭より逐次処理を行うものであるため、符号化デ
ータ列の量に従い処理時間が増大し、また符号化データ
列内の特定の行番号のデータのみを必要とする場合であ
っても1行頭より逐次処理を行うため無用な処理を行う
ものであった。
According to the above conventional technology, when decoding a certain encoded data string, one decoding processing device is used to sequentially process the encoded data string from the beginning of the row, so processing is performed according to the amount of the encoded data string. This increases the time required, and even if only data of a specific row number in the encoded data string is required, unnecessary processing is performed since the processing is performed sequentially from the beginning of the first row.

本発明は、上記問題点の解決を図り、指定行を検出し復
号化処理を開始せしむる手段を具備した複数の復号化処
理装置を用い、復号化処理の分割処理を実現するもので
ある。
The present invention aims to solve the above-mentioned problems, and realizes split processing of decoding processing using a plurality of decoding processing devices equipped with means for detecting a designated line and starting decoding processing. .

〔問題点を解決するための手段〕[Means for solving problems]

第1図に本発明に用いる復号化処理装置ブロック図を示
す。
FIG. 1 shows a block diagram of a decoding processing device used in the present invention.

第1図に於て、コードレジスタ10は符号化データ列の
各行の区切りを検出する任意のコード。
In FIG. 1, a code register 10 is an arbitrary code that detects the break between each row of an encoded data string.

例えばEOL (End Of Line :行末)コ
ードを記1、りするものであり、有効ビット長レジスタ
11はコードレジスタ10が示すコードのデータについ
て。
For example, the EOL (End Of Line) code is recorded, and the effective bit length register 11 is for the data of the code indicated by the code register 10.

有効とするビット長を指定するものである。This specifies the valid bit length.

検出手段12は符号化データ列を行頭より逐次読み取る
場合、読み取られた符号化データのコードとコードレジ
スタ10の示すコードとの比較を行い。
When the detection means 12 reads the encoded data string sequentially from the beginning of the line, it compares the code of the read encoded data with the code indicated by the code register 10.

有効ビット長レジスタ11の示すビット長について一致
したか否かを検出するものである。
This is to detect whether or not the bit lengths indicated by the effective bit length register 11 match.

行番号レジスタ13は、復号化処理を開始する行番号を
指定するものであり、制御部14は検出手段12が目的
とする符号化コードを検出する度にこれを計数し1行番
号レジスタ13が示す数と等しくなることで指定した行
番号の符号化データと判断し。
The line number register 13 specifies the line number at which to start the decoding process, and the control unit 14 counts this every time the detection means 12 detects the target encoded code, and the line number register 13 specifies the line number. If it is equal to the number shown, it is determined that it is the encoded data of the specified line number.

復号化処理部15を起動するものである。This is to start the decryption processing section 15.

これらのコードレジスタ10.有効ビット長レジスタ1
1.検出手段121行番号レジスタ13.制御部14、
復号化処理部15を具備する復号化処理装置を複数個用
い、制御手段により各々の復号化処理装置のコードレジ
スタ10並びに有効ビット長レジスタ11に対しては同
一のコード並びに有効ビット長のデータを与えるととも
に行番号レジスタ13に対しては復号化すべき符号化デ
ータ列を分割し、各々の符号化データ列の行番号を与え
ることにより復号化処理の分割処理が可能となる。
These code registers10. Effective bit length register 1
1. Detection means 121 line number register 13. control unit 14,
A plurality of decoding processing devices each having a decoding processing unit 15 are used, and the same code and data of effective bit length are sent to the code register 10 and effective bit length register 11 of each decoding processing device by a control means. At the same time, the encoded data string to be decoded is divided into row numbers to the row number register 13, and the row number of each encoded data string is given, thereby making it possible to divide the decoding process.

〔作用〕[Effect]

第2図に本発明に用いる復号化処理≠千の動作説明図を
示す。
FIG. 2 shows an explanatory diagram of the decoding process≠1,000 used in the present invention.

第2図に於て9例えばコードレジスタ10には行末を示
すEOLコードが記憶され、有効ビット長レジスタ11
には、コードレジスタ10の全ビット長が指定され1行
番号行レジスタ13にはm行目が指定されているものと
する。
In FIG. 2, for example, a code register 10 stores an EOL code indicating the end of a line, and an effective bit length register 11
It is assumed that the total bit length of the code register 10 is specified in , and the m-th line is specified in the 1st line number line register 13.

ここで、外部の制御手段に従い、符号化データ列を行頭
から読み取ることにより、目的とするEOLコードが検
出する度にこれを計数し9行番号レジスタ13と等しい
回数のコードが検出された後、即ちm番目のEOLコー
ドを検出した後、制御部14の制御により復号化処理部
15が起動され復号化処理が開始する。
Here, by reading the encoded data string from the beginning of the line according to the external control means, each time the target EOL code is detected, it is counted, and after the number of codes equal to the number of 9 row number registers 13 has been detected, That is, after detecting the m-th EOL code, the decoding processing section 15 is activated under the control of the control section 14 to start the decoding process.

また、有効ビット長レジスタ11は、第3図有効ビット
長説明図で示すよう、符号化コードの一致判断に用いる
ビット数を示すものである。
Further, the effective bit length register 11 indicates the number of bits used for determining whether the encoded codes match, as shown in the effective bit length explanatory diagram of FIG.

この様に復号化処理を開始する行番号を検出する動作、
即ちサーチ動作を行う機能を復号化処理装置に備え、複
数の復号化処理装置にて符号化データ列を分割して処理
することにより処理速度の向上が可能となる。
In this way, the operation of detecting the line number to start the decoding process,
That is, the processing speed can be improved by providing a decoding processing device with a function of performing a search operation and dividing and processing the encoded data string by a plurality of decoding processing devices.

〔実施例〕〔Example〕

第4図に本発明の一実施例を、第5図に復号化処理装置
の一実施例を示す。
FIG. 4 shows an embodiment of the present invention, and FIG. 5 shows an embodiment of a decoding processing device.

第5図に於て、第1図と同一の符号のものは同一の機能
ブロックとする。検出手段12はシフトレジスタ20.
EX−NOR21及びA N D 22で構成される。
In FIG. 5, the same reference numerals as in FIG. 1 are the same functional blocks. The detection means 12 is a shift register 20.
It is composed of EX-NOR 21 and AN D 22.

シフトレジスタ20は、逐次読み取る符号化コードを記
憶し、EX−NOR21にてコードレジスタ10の示す
コードとの各ビット単位での一致の検出が行われ、AN
D22にて有効ビット長レジスタ11が示すデータに合
わせマスク処理が行われる。
The shift register 20 stores the encoded code to be read sequentially, and the EX-NOR 21 detects whether it matches the code indicated by the code register 10 on a bit-by-bit basis.
At D22, mask processing is performed in accordance with the data indicated by the effective bit length register 11.

この結果、逐次読み取る符号化コードとコードレジスタ
10が示すコードとが、有効ビット長レジスタ11が示
すビット長について合致したときに信号が出力される。
As a result, a signal is output when the encoded code read sequentially and the code indicated by the code register 10 match with respect to the bit length indicated by the effective bit length register 11.

この信号を制御部14にて2例えばカウンタを用いて行
番号レジスタ13が示す値と等しくなるまで計数するこ
とにより、目的とする行番号の符号化データまでのサー
チ動作が実行される。
By counting this signal in the control unit 14 using, for example, a counter, until the signal becomes equal to the value indicated by the row number register 13, a search operation for the encoded data of the target row number is executed.

この様に構成される復号化処理装置を複数用いたシステ
ムを第4図に示す。
FIG. 4 shows a system using a plurality of decoding processing devices configured in this manner.

第4図に於て、復号化処理装置2−4−X’は、第5図
図示と同一のものでありCPUIは各々の復号化処理装
置2−tのコードレジスタ10.有効ビット長レジスタ
11及び行番号レジスタ13に対しデータをセットし、
システムを制御する機能を具備するものである。
In FIG. 4, the decoding processing device 2-4-X' is the same as that shown in FIG. 5, and the CPUI is the code register 10. Set data in the effective bit length register 11 and line number register 13,
It is equipped with a function to control the system.

例えば、第4図図示システムの動作をファイル装置4に
予め記憶されている符号化処理された文書を検索し2表
示装置36に表示するものとした場合を以下に示す。
For example, the operation of the system shown in FIG. 4 will be described below in which an encoded document stored in advance in the file device 4 is retrieved and displayed on the second display device 36.

まず、ファイル装置30から検索された文書の符号化デ
ータを記憶31にロードし、CPUIはこの符号化デー
タを各々の復号化処理装置2−iに分割処理させるべく
コードレジスタ10.有効ビット長レジスタ11及び行
番号レジスタ13の設定を行う。
First, the encoded data of the document retrieved from the file device 30 is loaded into the memory 31, and the CPUI loads the code register 10. The effective bit length register 11 and line number register 13 are set.

これは例えば文書が4行相当の符号化データで構成され
、復号化処理装置2−iがm個であるものとすると、C
PUIは各々の復号化処理装置2−するとともに、各々
のコードレジスタ11並びに有効ビット長レジスタ12
に対しては行末を示すEOLコード並びに該EOLコー
ドの有効ビット長を設定するものである。
For example, if a document is composed of encoded data equivalent to 4 lines and there are m decoding processing devices 2-i, then C
The PUI corresponds to each decoding processing unit 2, as well as each code register 11 and effective bit length register 12.
, the EOL code indicating the end of the line and the effective bit length of the EOL code are set.

続いて復号化処理を開始させることにより、主記憶装置
31内の符号化データをDMAコントローラ32の制御
によるDMA動作にて、システム33を介し各々の復号
化処理装置2−iに転送させる。
Subsequently, by starting the decoding process, the encoded data in the main storage device 31 is transferred to each decoding processing device 2-i via the system 33 by DMA operation under the control of the DMA controller 32.

この結果、復号化処理されたデータはイメージバス34
を介しイメージメモリ36に出力され、このデータをバ
ス゛・アービタ35にてアービトレーションを行うこと
により復号化処理の同時平行動作がコントロールされる
As a result, the decoded data is transferred to the image bus 34.
The data is outputted to the image memory 36 via the bus arbiter 35, and simultaneous parallel operations of the decoding process are controlled by arbitrating this data at the bus arbiter 35.

以上の動作にてイメージメモリ36上には検索ルた文書
を復号化処理されたデータが記憶され、最後にこのデー
タをフレームメモリ37に転送することにより表示装置
38での表示が行われる。
Through the above operations, the data obtained by decoding the retrieved document is stored in the image memory 36, and finally this data is transferred to the frame memory 37 to be displayed on the display device 38.

チすべきコードと復号化処理を開始する行番号を予め指
定し、目的とする行番号の符号化データより復号化処理
を行う復号化処理i置を複数台用い。
The code to be scanned and the line number at which to start decoding are specified in advance, and a plurality of decoding units are used to decode the encoded data of the target line number.

制御手段にて符号化データ列復号化処理の分割を行うこ
とにより、復号化処理の高速化が実現し。
By dividing the encoded data string decoding process by the control means, the speed of the decoding process can be increased.

また任意の位置より符号化データ列の復号化処理を開始
することが可能となった。
Furthermore, it has become possible to start decoding processing of an encoded data string from an arbitrary position.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、復号化処理装置ブロック図。 第2図は、復号化処理牙ジ働作説明図。 第3図は、有効ビット長説明図。 第4図は1本発明の一実施例。 第5図は、復号化処理装置の一実施例。 第6図は、従来の復号化処理方式である。 図面に於て。 1は、CPU。 2−1〜2−n、2−i、3は、復号化処理装置。 10は、コードレジスタ。 11は、有効ビット長レジスタ。 12は、検出手段。 13は1行番号レジスタ。 14は、制御部。 15は、復号化処理部。 20は、シフトレジスタ。 21は、EX−NOR。 22は、AND。 30は、ファイル装置。 31は、主記憶。 32は、DMAコントローラ。 33は、システムバス。 34は、イメージバス。 35は、バス・アービタ。 代理人 弁理士  井 桁  貞 − A夏号スヒ処理艦1tフ゛口、7フトろI又号化応理v
l咋玄兇朗回 名2 z 眉りカヒ゛、、/ ト、長貌」月 覆コ第3 目 本発馴n−笑ぶと、イ列 字 4 犯
FIG. 1 is a block diagram of a decoding processing device. FIG. 2 is an explanatory diagram of the operation of the decoding process. FIG. 3 is an explanatory diagram of effective bit length. FIG. 4 shows an embodiment of the present invention. FIG. 5 shows an embodiment of the decoding processing device. FIG. 6 shows a conventional decoding processing method. In the drawing. 1 is a CPU. 2-1 to 2-n, 2-i, and 3 are decoding processing devices. 10 is a code register. 11 is an effective bit length register. 12 is a detection means. 13 is the 1st line number register. 14 is a control unit. 15 is a decoding processing unit. 20 is a shift register. 21 is EX-NOR. 22 is AND. 30 is a file device. 31 is main memory. 32 is a DMA controller. 33 is a system bus. 34 is an image bus. 35 is a bus arbiter. Agent: Patent Attorney Sada Igeta - A Summer Suhi processing ship 1t, 7ft, I, refurbishment handling
L -Genku Ryoro 2 Z Eyebrows Rikahi, ... Long -face "3rd of Tsukitoko Moon, N -Laughing, 4 Criminals

Claims (2)

【特許請求の範囲】[Claims] (1)符号化データの復号化処理に於て、 複数の符号化データ列より復号化処理を開始する行番号
を指定する制御手段(1)と、 上記制御手段(1)に従い、指定された該符号化データ
列より復号化処理を行う複数の復号化処理装置(2−i
)を具備し、 上記複数の復号化処理装置(2−i)にて該符号化デー
タ列を分割処理することを特徴としたデータ復号化処理
方式。
(1) In the decoding process of encoded data, a control means (1) for specifying a line number from which the decoding process is to be started from a plurality of encoded data strings; A plurality of decoding processing devices (2-i
), wherein the encoded data string is divided and processed by the plurality of decoding processing devices (2-i).
(2)上記複数の復号化処理装置(2−i)は、上記符
号化データ列の各行を区分すべく、任意の符号化コード
を記憶せしむるコードレジスタ(10)と、 上記コードレジスタ(10)に記憶される該符号化コー
ドの有効ビット長を設定する有効ビット長レジスタ(1
1)と、 上記符号化データ列を逐次読み取り、得られたる符号化
コードと上記コードレジスタ(10)の示す該符号化コ
ードとを比較し、上記有効ビット長レジスタ(11)が
示すビットデータについて該符号化コードの一致を検出
する検出手段(12)と、復号化処理を開始すべく、該
符号化データ列の復号化処理開始位置を記憶せしめる行
番号レジスタ(13)と、 該符号化データ列を逐次読み取り、上記検出手段(12
)が検出した該符号化データ列の行が、上記行番号レジ
スタ(13)の示す行であるとき、復号化処理を開始せ
しむる制御部(14)とを備えることを特徴とする特許
請求の範囲第1項記載のデータ復号化処理方式。
(2) The plurality of decoding processing devices (2-i) include a code register (10) that stores an arbitrary encoded code in order to distinguish each row of the encoded data string; The effective bit length register (10) sets the effective bit length of the encoded code stored in
1), the encoded data string is read sequentially, the obtained encoded code is compared with the encoded code indicated by the code register (10), and the bit data indicated by the effective bit length register (11) is determined. a detection means (12) for detecting a match between the encoded codes; a line number register (13) for storing the decoding process start position of the encoded data string in order to start the decoding process; and the encoded data. The columns are sequentially read and the detection means (12
) A control unit (14) that starts decoding processing when the row of the encoded data string detected by the above-mentioned row number register (13) is the row indicated by the row number register (13). The data decoding processing method according to item 1.
JP30509786A 1986-12-20 1986-12-20 System for processing data decoding Pending JPS63157524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30509786A JPS63157524A (en) 1986-12-20 1986-12-20 System for processing data decoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30509786A JPS63157524A (en) 1986-12-20 1986-12-20 System for processing data decoding

Publications (1)

Publication Number Publication Date
JPS63157524A true JPS63157524A (en) 1988-06-30

Family

ID=17941066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30509786A Pending JPS63157524A (en) 1986-12-20 1986-12-20 System for processing data decoding

Country Status (1)

Country Link
JP (1) JPS63157524A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0686939A1 (en) * 1994-06-10 1995-12-13 Hitachi, Ltd. Image display apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59146266A (en) * 1983-02-09 1984-08-22 Hitachi Ltd Coding and decoding device
JPS60140979A (en) * 1983-12-27 1985-07-25 Matsushita Graphic Commun Syst Inc Parallel processor for encoding and decoding of picture signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59146266A (en) * 1983-02-09 1984-08-22 Hitachi Ltd Coding and decoding device
JPS60140979A (en) * 1983-12-27 1985-07-25 Matsushita Graphic Commun Syst Inc Parallel processor for encoding and decoding of picture signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0686939A1 (en) * 1994-06-10 1995-12-13 Hitachi, Ltd. Image display apparatus
US5657248A (en) * 1994-06-10 1997-08-12 Hitachi, Ltd. Image display apparatus

Similar Documents

Publication Publication Date Title
US3289171A (en) Push-down list storage using delay line
KR940008389A (en) Image signal processing device and information transmitting / receiving device using the same
EP0036483B1 (en) Information transfer between a main storage and a cyclic bulk memory in a data processing system
JPS63157524A (en) System for processing data decoding
JPH05145770A (en) Encoding/decoding device
CN111291240A (en) Method for processing data and data processing device
CN104064221B (en) Error correction method and memory device
JPH0319974B2 (en)
JPS5856872B2 (en) Expanded character pattern encoder
JPS6345976A (en) Picture decoder
JPS62179026A (en) Sort block forward looking system
JP2002077637A (en) Apparatus and method of image coding
JPH07184063A (en) Binary image compression system
JP2899284B2 (en) Image data encoding device
JPH0554303B2 (en)
JPH09246989A (en) Decoder and method therefor
JP2556160B2 (en) Compression code decompression device
JPS6047617B2 (en) information processing equipment
JPS5925264B2 (en) Vector instruction processing method
JPS60210065A (en) Picture synthesizer
JPH08221250A (en) Device, method, and system for receiving data
JPH05122537A (en) Two-dimensional encoder
JPH0522609A (en) Binary image data segmenting system
JPH06348549A (en) Software processor
JPS63284674A (en) Vector data processor