JPS63157424A - Manufacture of semiconductor element - Google Patents
Manufacture of semiconductor elementInfo
- Publication number
- JPS63157424A JPS63157424A JP30383286A JP30383286A JPS63157424A JP S63157424 A JPS63157424 A JP S63157424A JP 30383286 A JP30383286 A JP 30383286A JP 30383286 A JP30383286 A JP 30383286A JP S63157424 A JPS63157424 A JP S63157424A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxynitride
- oxynitride film
- emission spectrum
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 238000000295 emission spectrum Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 12
- 229920001721 polyimide Polymers 0.000 abstract description 8
- 239000009719 polyimide resin Substances 0.000 abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000012544 monitoring process Methods 0.000 abstract description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- 238000004020 luminiscence type Methods 0.000 abstract 2
- JNCMHMUGTWEVOZ-UHFFFAOYSA-N F[CH]F Chemical compound F[CH]F JNCMHMUGTWEVOZ-UHFFFAOYSA-N 0.000 abstract 1
- 108010081348 HRT1 protein Hairy Proteins 0.000 abstract 1
- 102100021881 Hairy/enhancer-of-split related with YRPW motif protein 1 Human genes 0.000 abstract 1
- 238000001514 detection method Methods 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、微細な構造を有する半導体素子の製造方法に
係り、特に、配線間の絶縁に用いられる中間絶縁膜の平
坦化方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method of manufacturing a semiconductor element having a fine structure, and particularly relates to a method of planarizing an intermediate insulating film used for insulation between wirings. be.
(従来の技術)
近年、半導体素子の微細化により、半導体素子を構成し
ている電極間隔は狭くなってきているが、電極材の膜厚
はあまり薄くならないため、上層の金属配線は、急峻な
断差に沿って配線されることになり、金属配線の被覆状
況が悪いと、断差部で断線したり、断線にいたらない場
合においても、膜厚が薄くなるため、抵抗値が増大した
り、エレクトロマイグレーションにより過大電流を流し
た時に断線することがある。そのため、電極部分と金属
配線部分の絶縁、多層の金属配線を用いる場合の上層と
下層の金偏配線間の絶縁に用いられる中間絶縁膜の平坦
化が重要となってきている。(Prior art) In recent years, due to the miniaturization of semiconductor devices, the spacing between the electrodes that make up semiconductor devices has become narrower, but the thickness of the electrode material has not become much thinner, so the upper layer metal wiring has to be If the metal wiring is wired along a gap, and the covering condition of the metal wiring is poor, the wire may break at the gap, or even if it does not break, the film thickness becomes thinner and the resistance value increases. , wires may break when excessive current is applied due to electromigration. Therefore, it has become important to planarize the intermediate insulating film used for insulating the electrode portion and the metal wiring portion, and for insulating between the uneven gold wiring in the upper layer and the lower layer when multilayer metal wiring is used.
ところで、中間絶縁膜の種類としては、気相成長法(C
VD法)により燐をドーピングした酸化膜(PSG膜)
、硼素と燐をドーピングした酸化膜(BPSG膜)、砒
素をドーピングした酸化膜(AsSG膜)等が用いられ
ている。By the way, as for the type of intermediate insulating film, vapor phase growth method (C
Oxide film (PSG film) doped with phosphorus by VD method)
, an oxide film doped with boron and phosphorus (BPSG film), an oxide film doped with arsenic (AsSG film), etc. are used.
また、第3図は従来の半導体素子の製造方法の一例を示
す製造工程断面図である。Further, FIG. 3 is a manufacturing process cross-sectional view showing an example of a conventional method for manufacturing a semiconductor element.
まず、第3図(a)に示されるように、シリコン半導体
基板l上に酸化被膜2を形成し、その上に配線電極3を
選択的に形成する。First, as shown in FIG. 3(a), an oxide film 2 is formed on a silicon semiconductor substrate l, and wiring electrodes 3 are selectively formed thereon.
次に、第3図(b)に示されるように、絶縁膜として、
プラズマCVD法によるシリコンナイトライド膜4を堆
積する。Next, as shown in FIG. 3(b), as an insulating film,
A silicon nitride film 4 is deposited by plasma CVD.
次に、第3図(c)に示されるように、反応性イオンエ
ツチングによりシリコンナイトライド膜4の表面をエッ
チバンクし、平坦化する。Next, as shown in FIG. 3(c), the surface of the silicon nitride film 4 is etched and planarized by reactive ion etching.
次に、第3図(d)に示されるように、熱処理によりシ
リコンナイトライド膜4の緻密化を行う。Next, as shown in FIG. 3(d), the silicon nitride film 4 is densified by heat treatment.
次に、第3図(e)に示されるように、そのシリコンナ
イトライド膜4の上に配線層5を形成する。Next, as shown in FIG. 3(e), a wiring layer 5 is formed on the silicon nitride film 4.
なお、この種の技術として、例えば、特開昭58−31
556号に示されるものがある。Note that as this type of technology, for example, Japanese Patent Application Laid-Open No. 58-31
There is one shown in No. 556.
(発明が解決しようとする問題点)
しかしながら、前記したように、中間絶縁膜としてPS
G膜、BPSG膜、As5G膜を用いた場合、平坦化を
行うためには、堆積後、熱処理を行う必要があり、拡散
層が深くなってしまう。また、前記したエッチバンクに
よる絶縁膜の平坦化では、凹凸の山の部分が狭い間隔で
並んでいる部分と、広い部分とでは平坦化率が異なるた
め、完全な平坦化を行うためにはエッチバンクする膜を
がなり厚くしな番)ればならない、また、エツチングの
終点検出が困難である等の問題があった。(Problem to be solved by the invention) However, as mentioned above, PS is used as the intermediate insulating film.
When a G film, a BPSG film, or an As5G film is used, heat treatment must be performed after deposition in order to planarize the film, resulting in a deep diffusion layer. In addition, when flattening an insulating film using the etch bank described above, the flattening rate differs between areas where the uneven peaks are arranged at narrow intervals and wide areas, so it is necessary to etch the insulating film to achieve complete planarization. There are other problems, such as the need to make the film to be banked very thick, and it is difficult to detect the end point of etching.
本発明は、上記問題点を除去し、制御性の優れた中間絶
縁膜の平坦化を図り得る高信鯨性の半導体素子の製造方
法を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for manufacturing a semiconductor element with high reliability, which eliminates the above-mentioned problems and allows flattening of an intermediate insulating film with excellent controllability.
(問題点を解決するための手段)
筆発明は、上記問題点を解決するために、半導体素子の
製造方法において、エッチバックによる絶縁膜を平坦化
するにあたり、プラズマCVD法により、屈折率の異な
る2種類のシリコンオキシナイトライド(Silico
n oxy−nitride)膜を形成し、レジスト又
はポリイミ樹脂を塗布後、レジスト層と上層のシリコン
オキシナイトライド膜のエッチ速度が等しい条件でエツ
チングを行う際、下層のシリコンオキシナイトライド膜
が現れることによるプラズマ発光中にみられる特定の波
長のスペクトルをとらえ終点検出を行えるようにしたも
のである。(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention aims to solve the above-mentioned problems by flattening an insulating film by etching back in a method of manufacturing a semiconductor element. Two types of silicon oxynitride (Silico
After forming a silicon oxy-nitride film and applying a resist or polyimide resin, when etching is performed under conditions where the etch rate of the resist layer and the upper silicon oxynitride film are equal, the underlying silicon oxynitride film may appear. The end point can be detected by capturing the spectra of specific wavelengths observed during plasma emission.
(作用)
本発明によれば、絶縁膜として屈折率の−なる2種類の
シリコンオキシナイトライド膜をプラズマCVD法によ
り連続して生成し、更に、レジスト又はポリイミド樹脂
を回転塗布し、表面を平坦化するため、エッチバックを
行う際、上層と下層のシリコンオキシナイトライド膜と
で窒素の含有量が異なるため、プラズマ発光中の発光ス
ペクトルの変化をモニターすることにより的確に終点検
出を行うことができ、絶縁膜の平坦化を行う際の制御性
の向上を図ることができる。(Function) According to the present invention, two types of silicon oxynitride films having a negative refractive index are successively produced as insulating films by plasma CVD, and then a resist or polyimide resin is spin-coated to flatten the surface. When performing etchback, the nitrogen content differs between the upper and lower silicon oxynitride films, so it is difficult to accurately detect the end point by monitoring changes in the emission spectrum during plasma emission. This makes it possible to improve the controllability when planarizing the insulating film.
(実施例)
以下、本発明の実施例について図面を参照しながら詳細
に説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第1図は本発明の半導体素子の製造方法を示す製造工程
断面図である。FIG. 1 is a manufacturing process sectional view showing a method for manufacturing a semiconductor device according to the present invention.
まず、第1図(a)に示されるように、Si基板ll上
に電極12を形成後、中間絶縁膜としてプラズマCVD
法により、5iHa150scco+ 5NZO3,S
LM 、圧力130Pa 、 RF150W、温度40
0℃の条件で屈折率1.5のシリコンオキシナイトライ
ド膜13を60oO人堆積する。なお、sccmはスタ
ンダード・キュービック・艶、SLMはスタンダード・
リッター7分を表し、いずれも1分間に流れる量を示し
ている。First, as shown in FIG. 1(a), after forming an electrode 12 on a Si substrate 11, an intermediate insulating film is formed by plasma CVD.
By the method, 5iHa150scco+ 5NZO3,S
LM, pressure 130Pa, RF150W, temperature 40
A silicon oxynitride film 13 having a refractive index of 1.5 is deposited at a thickness of 60 μm at 0° C. In addition, sccm is standard cubic gloss, and SLM is standard cubic.
It represents 7 minutes per liter, and both indicate the amount that flows per minute.
次に、第1図(b)に示されるように、同じ反応槽内で
5tHn 150SCCII+、、NK33SLM、
NzO500scem、圧力130Pa、 RF150
W、温度400℃の条件で屈折率1.8のシリコンオキ
シナイトライドIIg14を4000人連続して堆積す
る。Next, as shown in FIG. 1(b), in the same reaction tank, 5tHn 150SCCII+, NK33SLM,
NzO500scem, pressure 130Pa, RF150
Silicon oxynitride IIg14 having a refractive index of 1.8 is continuously deposited by 4,000 people at a temperature of 400°C.
次に、第1図(c)に示されるように、レジスト或いは
ポリイミド樹脂膜15を1.6μm回転塗布して、表面
を平坦にする。Next, as shown in FIG. 1(c), a resist or polyimide resin film 15 is spin-coated to a thickness of 1.6 μm to flatten the surface.
次に、CFtlOOsccm、 CHF320sccn
+ % tie 400secm。Next, CFtlOOsccm, CHF320sccn
+% tie 400sec.
RF700W、300Paの条件で、レジスト又はボリ
イミド樹脂膜15とシリコンオキシナイトライド膜14
が同じエツチング速度となる条件で、RIBによりエッ
チバンクを行う、この場合、エッチバックが進行して、
第1図(d)に示されるように、シリコンオキシナイト
ライド膜13が現れはじめると、そのwi13中に含ま
れる窒素によりプラズマ発光中の発光スペクトル強度が
変化するため、その変化をとらえて終点検出を行い、エ
ッチバックを終了する。Under the conditions of RF700W and 300Pa, the resist or polyimide resin film 15 and the silicon oxynitride film 14 are
Etch bank is performed by RIB under the conditions that the etching speed is the same.In this case, the etchback progresses and
As shown in FIG. 1(d), when the silicon oxynitride film 13 begins to appear, the emission spectrum intensity during plasma emission changes due to the nitrogen contained in the wi 13, so the end point can be detected by capturing this change. and finish the etchback.
次に、第1図(e)に示されるように、平坦化されたシ
リコンオキシナイトライド膜上に配線層15を形成する
。Next, as shown in FIG. 1(e), a wiring layer 15 is formed on the planarized silicon oxynitride film.
次に、エッチバックの終点検出する場合、例えば、第2
図に示されるように、336 nvsの発光スペクトル
の強度の変化をモニターする。即ち、この図に示される
ように、RFがオンすると、レジスト又はポリイミド樹
脂膜がエツチングされ、その発光スペクトルの強度は上
昇していき(a fil域)、シリコンオキシナイトラ
イド膜14が現れはじめると、その発光スペクトルの強
度は更に上昇しくbjffJjt)、シリコンオキシナ
イトライド膜13が現れはじめると、その発光スペクト
ルの強度は下降を始める(cti域)。そこで、RFを
オフにしてエッチバックを終了する。Next, when detecting the end point of etchback, for example, the second
As shown in the figure, the change in intensity of the emission spectrum of 336 nvs is monitored. That is, as shown in this figure, when RF is turned on, the resist or polyimide resin film is etched, the intensity of its emission spectrum increases (a fil region), and when the silicon oxynitride film 14 begins to appear. , the intensity of the emission spectrum further increases bjffJjt), and when the silicon oxynitride film 13 begins to appear, the intensity of the emission spectrum begins to decrease (cti region). Therefore, the RF is turned off and the etch-back is completed.
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。Note that the present invention is not limited to the above embodiments,
Various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
(発明の効果)
以上、詳細に説明したように、本発明によれば、絶縁膜
として屈折率の異なる2種類のシリコンオキシナイトラ
イド膜をプラズマCVD法により連続して生成し、更に
、レジスト又はポリイミド樹脂を回転塗布し、表面を平
坦化するため、エッチバックを行う際、上層と下層のシ
リコンオキシナイトライ−膜とで窒素の含を量が異なる
ため、プラズマ発光中の窒素の発光スペクトルの強度変
化をモニターすることで的確に終点検出を行うことがで
きる。そのため、絶縁膜の平坦化を行う際の制御性の向
上を図ることができる。(Effects of the Invention) As described above in detail, according to the present invention, two types of silicon oxynitride films having different refractive indexes are successively produced as an insulating film by a plasma CVD method, and a resist or When polyimide resin is spin-coated and etchback is performed to flatten the surface, the nitrogen content differs between the upper and lower silicon oxynitride films, so the emission spectrum of nitrogen during plasma emission changes. By monitoring changes in intensity, the end point can be accurately detected. Therefore, it is possible to improve the controllability when planarizing the insulating film.
また、シリコンオキシナイトライド膜はSi窒化膜の優
れたパンシベーシッン効果と、Si酸化膜の下地基板と
の適合性の両方の特性を備えており、信頷性の高い半導
体素子を提供することができる。In addition, the silicon oxynitride film has both the excellent pansibasing effect of the Si nitride film and the compatibility with the underlying substrate of the Si oxide film, making it possible to provide highly reliable semiconductor devices. .
更に、絶縁膜の平坦化が行われた上に配線層を形成する
ことにより、配線の被覆性を良好にする・ ことがで
き、前記した従来の問題を解消することができる。Further, by forming the wiring layer on the planarized insulating film, it is possible to improve the coverage of the wiring, and the above-described conventional problems can be solved.
第1図は本発明の半導体素子の製造方法を示す製造工程
断面図、第2図は発光スペクトルの強度の変化を示す図
、第3図は従来の半導体素子の製造方法を示す製造工程
断面図である。
11・・・Si基板、12・・・電極、13・・・第1
のシリコンオキシナイトライド膜、14・・・第2のシ
リコンオキシナイトライド膜、15・・・レジスト又は
ポリイミド樹脂膜。FIG. 1 is a cross-sectional view of the manufacturing process showing the method for manufacturing a semiconductor device of the present invention, FIG. 2 is a view showing changes in the intensity of the emission spectrum, and FIG. 3 is a cross-sectional view of the manufacturing process showing the conventional method of manufacturing a semiconductor device. It is. 11...Si substrate, 12...electrode, 13...first
14... second silicon oxynitride film, 15... resist or polyimide resin film.
Claims (1)
トライド膜を形成する工程と、 (b)該第1のシリコンオキシナイトライド膜と屈折率
が異なる第2のシリコンオキシナイトライド膜を連続し
て形成する工程と、 (c)無機膜又は有機膜を塗布し、表面を平坦化する工
程と、 (d)前記第2のシリコンオキシナイトライド膜と前記
無機膜又は有機膜を同等のエッチング速度でエッチング
を行い、該エッチングにより前記第1のシリコンオキシ
ナイトライド膜が現れることによる発光スペクトル強度
の変化を検出して、エッチングを終了する工程とを有す
ることを特徴とする半導体素子の製造方法。[Claims] (a) A step of forming a first silicon oxynitride film on an electrode of a semiconductor element; (b) A second silicon oxynitride film having a different refractive index from that of the first silicon oxynitride film. a step of continuously forming an oxynitride film; (c) a step of applying an inorganic film or an organic film and flattening the surface; and (d) a step of forming the second silicon oxynitride film and the inorganic film or Etching the organic film at the same etching rate, detecting a change in emission spectrum intensity due to the appearance of the first silicon oxynitride film due to the etching, and terminating the etching. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30383286A JPS63157424A (en) | 1986-12-22 | 1986-12-22 | Manufacture of semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30383286A JPS63157424A (en) | 1986-12-22 | 1986-12-22 | Manufacture of semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63157424A true JPS63157424A (en) | 1988-06-30 |
Family
ID=17925844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30383286A Pending JPS63157424A (en) | 1986-12-22 | 1986-12-22 | Manufacture of semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63157424A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005527A (en) * | 2005-06-23 | 2007-01-11 | Renesas Technology Corp | Semiconductor device |
-
1986
- 1986-12-22 JP JP30383286A patent/JPS63157424A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005527A (en) * | 2005-06-23 | 2007-01-11 | Renesas Technology Corp | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5435888A (en) | Enhanced planarization technique for an integrated circuit | |
US5399533A (en) | Method improving integrated circuit planarization during etchback | |
JPH05304213A (en) | Fabrication of semiconductor device | |
US4666553A (en) | Method for planarizing multilayer semiconductor devices | |
US5366850A (en) | Submicron planarization process with passivation on metal line | |
JP3827056B2 (en) | Method for forming interlayer insulating film and semiconductor device | |
JPS63157424A (en) | Manufacture of semiconductor element | |
US5981385A (en) | Dimple elimination in a tungsten etch back process by reverse image patterning | |
JP2560623B2 (en) | Method for manufacturing semiconductor device | |
JPH04245628A (en) | Forming method of insulating film | |
JPH0637069A (en) | Manufacture of semiconductor device | |
JPH0383342A (en) | Flattening method | |
JP2002289609A (en) | Semiconductor device and its manufacturing method | |
JPS63177537A (en) | Manufacture of semiconductor element | |
JPS60217644A (en) | Manufacture of semiconductor device | |
JPS61113236A (en) | Manufacture of semiconductor device | |
KR100265995B1 (en) | Method for surface planarization of semiconductor device | |
JPS6197945A (en) | Formation of multilayer interconnection | |
KR20000045888A (en) | Method for forming insulating layer having low dielectricity | |
GB2178896A (en) | A method of producing a layered structure | |
KR19980057125A (en) | Interlayer planarization method in semiconductor device manufacturing | |
JPH0669361A (en) | Semiconductor device and its manufacture | |
JP2003218116A (en) | Semiconductor device and its manufacturing method | |
JPH0273652A (en) | Manufacture of semiconductor device | |
JPH05218210A (en) | Semiconductor device and manufacture thereof |