JPS63156262A - メモリプロテクト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、同期式応答確認方式のバス構成に際し、メモ
リプロテクトを実現するため、バス信号としてメモリラ
イトアクセスを禁止させる信号を定義し、プロテクトを
行うマスタが各個にプロテクト領域をドライブする手段
を備えることにより、プロテクト領域の大きさ、設定方
法、管理方法。

検知方法等を各マスタの機能や実情に対応させ、汎用的
なプロテクト機能をバス規定に盛込むことを可能とする
。

〔産業上の利用分野〕

本発明は、同期式応答確認方式のバス構成におけるメモ
リプロテクト方式に関し、特に、マスタの機能や実情に
応じて汎用的なプロテクト機能をバス規定に盛込むこと
ができるメモリプロテクト方式に関するものである。

〔従来の技術〕

従来より、複数のマスタが同一バス上で動作する装置に
おいては、ソフトウェアもしくはハードウェアの障害等
によりメモリの内容が破壊されることがあり、システム
全体の動作が保障されなかった。近年、障害に強いコン
ピュータを求める声が強まり、障害による機能の低下を
最小限に抑え、運転を継続することが重要視されてるが
、これを実現する手段の一つとして、メモリの保護は重
要な位置を占めている。即ち、一方では、プログラムの
暴走等によってメモリの内容が障害を受けるのを防止す
るために、他方では、障害が発生した場合、障害解析の
ためにメモリがその状況を保存しておく目的で、いずれ
もアクセスを禁止する必要がある。

ところが、現在のコンピュータは、初期の如く１つのプ
ロセッサに演算手段や記憶手段が大系づけられた単純構
成ではなく、複数のマスタに複数の演算手段や記憶手段
が複雑に構成されることが多く、複数のマスタが１つの
メモリに対してそれぞれプロテクトしたい領域を有する
場合も多い。

それらを各マスタが管理するのは容易でなく、従来は、
特に共通のモジュールを設けて、各マスタのアクセスの
プロテクト処理を行っていた。

第５図は従来のバス構成の一例を示すブロック図で、複
数のマスタに対して１個のモジュールでプロテクトを一
括管理するように構成したバスを示している。第５図に
おいて、マスタ１，２及びメモリ３は同期式応答確認方
式のバス４に接続され、そのバス規定に従って動作する
。バス４にはライトプロテクトモジュール５が接続され
、マスタ１．２はそのライトプロテクトモジュール５に
対して、バス４を介して、プロテクト領域を設定する。

プロテクト領域が設定されると、バス４上のライトアド
レスとプロテクト領域のアドレスとの比較が行われ、そ
れらが一致したとき、メモリライト禁止信号がアサート
される。これを受けたアクセス元のマスタはライトアク
セスを集結し、割込み処理を行う。また、メモリ３内の
メモリ制御部３ａは、この信号がアサートされると、メ
モリライト信号を抑え、ライトを禁止する。

第６図は、従来のライトプロテクトモジュールの一例を
示すブロック図である。同図において、ライトプロテク
トモジュールは、バス上のライトアドレスとプロテクト
領域のアドレスを比較する領域比較手段６を所望の数だ
け備えている。複数　゛の領域比較手段６のそれぞれは
、プロテクト領域のアドレスを指すレジスタ６１及びそ
のレジスタ６１の値とバス上のライトアドレスの値を比
較するコンパレータ６２で構成され、それらの比較結果
はオアゲート６３で束ねられたのち、アンドゲート７で
タイミングをとられて、メモリライト禁止信号として出
力される。

〔発明が解決しようとする問題点〕

上記の如き従来のバス構成では、１つのモジュールがプ
ロチク）　ＳＲ域を専有しているため、個々のマスタは
プロテクトするメモリ領域をそのモジュールへ教えなけ
ればならず、しかも、その設定にバスを介するため、プ
ロテクト領域の設定方法や管理方法等をバス規定に盛込
まなければならず、バス規定の段階でモジュールの機能
に縛られることになり、プロテクト領域の拡張を要する
ような場合に柔軟性のないものとなる。更にプロテクト
領域の設定中はバスを占有するため、プロテクト領域が
変動する場合には、バス自体の転送効率の低下を招くこ
とにもなる。

本発明は、上記のような問題点に鑑みて創案されたもの
で、プロテクト領域の大きさ、設定方法。

管理方法、検知方法等をマスタの機能や実情に対応させ
、汎用的なプロテクト機能をバス規定に盛込むことの可
能なメモリプロテクト方式を提供することを目的として
いる。

〔問題点を解決するための手段〕

第１図は本発明の原理説明用のブロック図である。本発
明において上記問題点を解決するために講じられた手段
は、複数のマスタ１．２及びメモリ３をバス４に配設し
た同期式応答確認方式バスにおけるメモリプロテクト方
式であって、各マスタ１又は２がそれぞれ独自にメモリ
３のプロテクト領域を管理するとともに、バス４上のラ
イトアドレスと該プロテクト領域のアドレスとを比較す
る手段６と、前記ライトアドレスが前記プロテクト領域
のアドレスに該当する場合に、そのライトアクセスを起
動したマスタ１又は２及び該ライトアドレスにより選択
されたメモリ３ヘメモリライトの禁止を促す信号をアサ
ートする手段７とを備え、その信号によりメモリ３がラ
イトを禁止することを特徴とするメモリプロテクト方式
である。

〔作用〕

各マスタがそれぞれに、アドレスを比較する手段６とラ
イトの禁止を促す信号のアサート手段７とを有するプロ
テクトモジュールを備え、メモリライト禁止信号を定義
して、各個にプロチク）　９Ｍ域を管理する。プロテク
トモジュールの分割により、プロテクトモジュールは各
マスタの性能と実情に応じて設計を行う。プロテクト領
域の設定はマスタ内のローカルなバスで行うことになり
、バスを介して設定する必要はない。

〔実施例〕

以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第１図は、本発明を実施したバス領域の１例をも示すブ
ロック図である。第１図において、マスタ１．２及びメ
モリ３は同期式応答確認方式のバス４に接続され、該バ
ス４のバス規定に従って動作する。プロテクト機能を必
要とするマスタ１及び２は、それぞれライトプロテクト
モジュール５ａ及び５ｂを内蔵し、バス４上のライトア
ドレスとプロテクト領域のアドレスを頁単位で監視する
領域比較手段６とメモリライト禁止信号のアサート手段
７を備えるものとする。メモリ３はメ、モリ制御部３ａ
を備え、メモリ制御部３ａはメモリライト禁止信号を受
けて、ライトを中止するように構成されている。

第２図は、本発明を実施したライトプロテクトモジュー
ルの１例を示す構成図である。第２図において、ライト
プロテクトモジュールは領域比較手段６を備え、領域比
較手段６はレジスタ６１とコンパレータ６２とのペアで
成る回路を所望の数だけ組合わせて構成されている。レ
ジスタ６１はプロテクト領域のアドレスを指すレジスタ
で、各マスタ内のローカルバスに結合されている。又、
コンパレータ６２はバス４上のライトアドレスと前記レ
ジスタ６１の値との比較を行うもので、その比較結果は
オアゲート６３で束ねられたのち、信号アサート手段と
してのアンドゲート７でタイミングをとられ、ライト禁
止信号としてバス４上に出力される。

頁単位で設けられる各領域比較手段６は、例えば第１の
マスタ１は２個、第２のマスタ２は１個と異なる数でも
よく、又、各マスタ毎に使用に対応させて、例えば第１
のマスタｌでは４にバイトずつで、第２のマスタ２では
連続的にするなど自在に設定しても差支えない。更に、
設定を変更したい際には、マスタ内だけで容易に処理で
きバス４を介して行う必要はない。

第３図は、メモリ制御部の一例を示す構成図である。第
３図において、メモリ制御部は、メモリライト禁止信号
のタイミングをとるアンドゲート３１と、メモリライト
禁止信号とクロック信号とを対応させてライト禁止フラ
グを出力するＪ−にフリップフロップ３２と、そのフリ
ップフロップ３２の出力とメモリ制御回路３３からのラ
イト信号（ＷＥ）との論理和をとるアンドゲート３４と
で構成されている。例えば、メモリ制御回路３３から第
４図（イ）に示すようなライトイネーブル信号（ＷＥ）
が出力されている途中で、これより先だってフリップフ
ロップ３２のＪ入力端子にアンドゲート３１から第４図
（ロ）に示すようなタイミングでライト禁止信号が入力
されると、フリップフロップ３２の′０”フラグにより
第４図（イ）に示すようにマスタされてメモリライト信
号の送出が抑止される。即ちアンドゲート３４が閉鎖し
、メモリライト信号は第４図（ハ）に示すように禁止さ
れる。

本発明では、モジュールの分割により、ライトプロテク
トモジュールは各マスタの性能と実状に応じて設計を行
うことができ、汎用性の高いバス規定が実現される。又
、プロテクト領域の設定はマスタ内のローカルなバスで
行うことになり、特にバスを介して設定する必要はない
のでバスの転送効率の低下を招くことがない。

〔発明の効果〕

以上述べてきたように、本発明によれば、プロテクトモ
ジュールを各マスタ毎に分割することにより、プロテク
ト９Ｎ域の大きさ、設定方法、管理方法、検知方法等を
マスタの機能や実状に対応させ、汎用的なプロテクト機
能をバス規定に盛込むことの可能なメモリプロテクト方
式を提供することができ、極めて有用である。

【図面の簡単な説明】

第１図は本発明の原理説明用と１実施例の説明用ブロッ
ク図、 第２図は本発明のプロテクトモジュールの１例を示すブ
ロック図、 第３図はメモリ制御部のブロジク図、 第４図はそのタイミングチャート、 第５図と第６図は従来例のブロック図である。 図中、 １．２・・・マスタ、 ３・・・メモリ、 ４・・・バス、 ５ａ、５ｂ・・・プロテクトモジュール、６・・・領域
比較手段、 ７・・・信号アサート手段、 である。 →ロック回 第１図 ＄発明のプロテクトモジュールの１ｆｌＩ　ｊ子ガ櫃爪
回第２図 ＪＪ メ七り告］符Ｐ部の＃）成匝 第３図 〉近り佑１］イケＰのタイムチダート を泉のバス構瓜団 第す図

Claims (1)

1. 【特許請求の範囲】 複数のマスタ（１、２）及びメモリ（３）をバス（４）
   に配設した同期式応答確認方式バスにおけるメモリプロ
   テクト方式であって、 各マスタ（１又は２）がそれぞれ独自にメモリ（３）の
   プロテクト領域を管理するとともに、バス（４）上のラ
   イトアドレスと該プロテクト領域のアドレスとを比較す
   る手段（６）と、前記ライトアドレスが前記プロテクト
   領域のアドレスに該当する場合に、そのライトアクセス
   を起動したマスタ（１又は２）及び該ライトアドレスに
   より選択されたメモリ（３）へメモリライトの禁止を促
   す信号をアサートする手段（７）とを備え、 その信号によりメモリ（３）がライトを禁止することを
   特徴とするメモリプロテクト方式。