JPS63153684A - Picture drawing processing unit - Google Patents

Picture drawing processing unit

Info

Publication number
JPS63153684A
JPS63153684A JP29871786A JP29871786A JPS63153684A JP S63153684 A JPS63153684 A JP S63153684A JP 29871786 A JP29871786 A JP 29871786A JP 29871786 A JP29871786 A JP 29871786A JP S63153684 A JPS63153684 A JP S63153684A
Authority
JP
Japan
Prior art keywords
data
calculation
arithmetic operation
register
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29871786A
Other languages
Japanese (ja)
Inventor
Yoshikazu Yokota
善和 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29871786A priority Critical patent/JPS63153684A/en
Publication of JPS63153684A publication Critical patent/JPS63153684A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To draw a picture having an optional transparent rate at a high speed by using an arithmetic operation designation means to generate a picture drawn data while changing the content of the arithmetic operation so as to generate the drawn picture data thereby executing the arithmetic operation with different content for each picture element by one command. CONSTITUTION:The titled unit is provided with two arithmetic operation designation registers 15a, 15b to designate the type of arithmetic operation in a drawn picture data arithmetic unit 11. The arithmetic operation designated by the register 15a or 15b is executed by the drawn picture data arithmetic unit 11 in response to the bit information read out of a selection information RAM 16. Thus, a different arithmetic operation is executed alternately or once for plural times by one command and the picture drawing with a high degree of freedom is executed at a high speed.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、描画処理技術さらには画像メモリに供給す
る画像データの演算方式に適用して特に有効な技術に関
し1例えばグラフィック・コントローラのような描画機
能を有するLSIにおける演算方式に利用して有効な技
術に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a technique that is particularly effective when applied to a drawing processing technique and a calculation method for image data supplied to an image memory. The present invention relates to a technique that is effective for use in an arithmetic method in an LSI having a drawing function.

[従来の技術] 従来1例えば[株]日立製作所製HD63484のよう
なグラフィック・コントローラを用いたビットマツプ方
式のグラフィック表示システムにおいて、一つの描画コ
マンドにより複数の連続した画素に対し描画を行なう場
合、同一種類の演算しか実行できないようになっていた
([株]日立製作所、昭和59年6月発行、rHD63
484ACRTCユーザーズマニュアル」第127頁〜
第130頁参照)。
[Prior Art] Conventional 1 In a bitmap type graphic display system using a graphic controller such as the HD63484 manufactured by Hitachi, Ltd., when drawing is performed on a plurality of consecutive pixels using one drawing command, the same (Hitachi, Ltd., published June 1980, rHD63
484ACRTC User's Manual” page 127~
(See page 130).

ところで1本発明者は、表示画面上に3次元モデルを表
示する場合、内部を透視させるアプリケーションにおい
て、各画素単位で演算の種類をダイナミックに変更しな
がら描画データを形成することで、任意の透視率をもっ
て3次元モデルの表示が行なえることを知得した。
By the way, 1. When displaying a three-dimensional model on a display screen, the present inventor has developed an application that allows arbitrary perspective viewing by dynamically changing the type of calculation for each pixel and forming drawing data. I learned that it is possible to display a three-dimensional model at a high rate.

[発明が解決しようとする問題点コ しかしながら、従来のグラフィック・コントローラにあ
っては、一つのコマンドで複数種類の描画データの演算
を行なうことはできなかった。そのため、画素単位で演
算の種類を変更しながら描画データを形成するには、次
々と新しいコマンドをコントローラに与えなくてはなら
ず、描画処理が遅くなるという不都合がある。
[Problems to be Solved by the Invention] However, with conventional graphic controllers, it has not been possible to perform calculations on multiple types of drawing data with a single command. Therefore, in order to form drawing data while changing the type of calculation on a pixel by pixel basis, new commands must be given to the controller one after another, which inconveniently slows down the drawing process.

なお、内部透視は、各画素全てに対してFOR(イクス
クルーシブ・オア)演算を行なうことで一応表現するこ
とはできるが、透視率が50%に固定されてしまうので
、十分な透視が行なえないという問題点がある。
Note that internal perspective can be expressed by performing a FOR (exclusive OR) operation on all pixels, but since the perspective rate is fixed at 50%, sufficient perspective cannot be performed. The problem is that there is no.

この発明の目的は、任意の透視率を有する画像の描画を
高速で実行できるような描画処理技術を提供することに
ある。
An object of the present invention is to provide a drawing processing technique that can draw an image having an arbitrary perspective at high speed.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

[問題点を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.

すなわち、描画処理部内に、描画データを演算する描画
データ演算器における演算の種類を指定する情報を入れ
るレジスタもしくはRAMを設け、演算ごとにこの情報
を次々と繰り返し読み出して描画データ演算器に与える
ことにより、演算の内容を変更しながら描画データを形
成して行くようにするものである。
That is, a register or RAM is provided in the drawing processing unit to store information specifying the type of calculation in the drawing data calculation unit that calculates the drawing data, and this information is repeatedly read out one after another for each calculation and provided to the drawing data calculation unit. In this way, drawing data is formed while changing the contents of calculations.

〔作用] 上記した手段によれば、一つのコマンドにより、画素ご
とに内容の異なる演算を交互に実行できるようになって
、任意の透視率を有する画像の描画を高速で行なえるよ
うにするという上記目的を達成することができる。
[Operation] According to the above-mentioned means, a single command can alternately execute operations with different contents for each pixel, and it is possible to draw an image having an arbitrary perspective at high speed. The above purpose can be achieved.

[実施例] 第2図には、本発明が適用されるグラフィックコントロ
ーラを備えた表示システムの構成例が示されている。
[Embodiment] FIG. 2 shows a configuration example of a display system equipped with a graphic controller to which the present invention is applied.

すなわち、このシステムは、マイクロプロセッサ(以下
M P Uと称する)1と、システムプログラムが格納
されたシステムROM (読出し専用記憶装置)やMP
Uがはたらくときのワークエリアやテキストエリアとな
るワーキングRAM (fdf時続出し書込み可能な記
憶装置)からなるメインメモリ2、CRT表示装置9に
表示される画像データ等を記憶するフレームバッファ 
(画像メモリ)3、MPUIからの指令に基づいてフレ
ームバッファ3に画像データの書込み、読出しを行なう
グラフィックコントローラ4、フレームバッファ3内か
ら読み出された画像データに基づいてRGB(レッド・
グリーン・ブルー)信号のようなビデオ信号(映像信号
)を形成し出力する並−直列変換回路(もしくはビデオ
コントローラ)5.メインメモリ2とフレームバッファ
3間で、直接データの転送を行なうDMAコントローラ
6等から構成される。
That is, this system includes a microprocessor (hereinafter referred to as MPU) 1, a system ROM (read-only storage device) storing a system program, and an MPU.
A main memory 2 consisting of a working RAM (a storage device that can be continuously written to in FDF) that serves as a work area and a text area when the U works, and a frame buffer that stores image data etc. displayed on the CRT display device 9.
(Image memory) 3, a graphics controller 4 that writes and reads image data to and from the frame buffer 3 based on commands from the MPUI;
5. Parallel-to-serial conversion circuit (or video controller) that forms and outputs a video signal (video signal) such as green/blue) signal. It is composed of a DMA controller 6 and the like that directly transfer data between the main memory 2 and the frame buffer 3.

上記グラフィックコントローラ4は、システムバス7を
介してM、 P U lからコマンドを受は取ると、そ
れを解読してアドレス計算及び画像データの作成を行な
い、それをフレームバッファバス8を介してフレームバ
ッファ3に供給し、画像データの書込みを行なう。これ
とともに、グラフィックコントローラ4は、アドレスカ
ウンタのような表示アドレス発生部を有し、上記描画処
理と平行して、表示アドレスを次々とフレームバッファ
バス8上に出力してフレームバッファ3から画像データ
を読み出し、これをCRT表示装置9へ供給して表示画
面上への表示を行なうようになっている。
When the graphics controller 4 receives commands from M and PUL via the system bus 7, it decodes them, calculates addresses and creates image data, and sends them to frames via the frame buffer bus 8. The image data is supplied to the buffer 3 and image data is written therein. Along with this, the graphic controller 4 has a display address generation section such as an address counter, and outputs display addresses one after another onto the frame buffer bus 8 to read image data from the frame buffer 3 in parallel with the above drawing process. The data is read out and supplied to the CRT display device 9 for display on the display screen.

第1図には、上記グラフィックコントローラ・lの描画
処理部の構成の一実施例が示されている。
FIG. 1 shows an embodiment of the configuration of the drawing processing section of the graphic controller l.

符号11で示されているのは、カラー情報を含む描画デ
ータを演算する描画データ演算器、また12は描画デー
タ演算器11で演算された描画データを保持する描画デ
ータレジスタ、13は外部のフレームバッファ3から読
み出された画像データを保持するリードデータレジスタ
である。さらに、14は描画色を定義するためのカラー
情報レジスタである。
Reference numeral 11 denotes a drawing data calculator that calculates drawing data including color information, 12 a drawing data register that holds the drawing data calculated by the drawing data calculator 11, and 13 an external frame. This is a read data register that holds image data read out from the buffer 3. Furthermore, 14 is a color information register for defining drawing colors.

上記描画データ演算器11は、OR,ANDあるいはF
ORなど複数の論理演算を行なえるように構成されてお
り、外部のフレームバッファ3から読み出された画像デ
ータとカラー情報レジスタ14内のデータとの論理演算
を行なって、その演算結果を描画データレジスタ12へ
送るようにされている。描画データレジスタ12に保持
された描画データ↓よ、フレームバッファ3へ供給され
、所望の位置に書き込まれるようにされている。
The drawing data calculation unit 11 performs OR, AND or F
It is configured to be able to perform multiple logical operations such as OR, and performs logical operations on the image data read from the external frame buffer 3 and the data in the color information register 14, and uses the result of the operation as drawing data. The data is sent to register 12. The drawing data ↓ held in the drawing data register 12 is supplied to the frame buffer 3 and written to a desired position.

そして、この実施例では、上記描画データ演算器11に
おける演算の種類を指定するため2つの演算指定レジス
タ15a、15bが設けられている。この演算指定レジ
スタ15a、15bは、MPUによって演算の種類を示
すコードが書込み可能にされているとともに、選択情報
RAM16から読み出されたビット情報に応じて、それ
が0”のときにはレジスタ15aによって指定される演
算が、また“1”のときにはレジスタ15bによって指
定される演算が、それぞれ描画データ演算器11におい
て実行されるように構成されている。
In this embodiment, two operation designation registers 15a and 15b are provided to designate the type of calculation in the drawing data calculation unit 11. These operation specification registers 15a and 15b are enabled to write a code indicating the type of operation by the MPU, and are specified by the register 15a when the bit information is 0'' according to the bit information read from the selection information RAM 16. When the calculation is "1", the calculation specified by the register 15b is executed in the drawing data calculation unit 11, respectively.

具体的には、演算指定レジスタ↓5aまたは15b内の
演算指定コードをデコーダ(図示省略)でデコードする
ことによって描画データ演算器11に対する演算指定制
御信号が形成される。
Specifically, an operation designation control signal for the drawing data calculation unit 11 is formed by decoding the calculation designation code in the calculation designation register 5a or 15b with a decoder (not shown).

さらに、上記選択情報RAM16は、スタートポインタ
とエンドポインタを有するRAMポインタ制御回路17
によって、スタート、ポインタの示す位置からエンドポ
インタの位置までの情報が。
Further, the selection information RAM 16 includes a RAM pointer control circuit 17 having a start pointer and an end pointer.
information from the start pointer position to the end pointer position.

描画データ演算器11における演算と関連して繰返し1
ビツトずつ読み出される。上記選択情報RAM16内の
パターンデータおよびRAMポインタ制御回路17内の
スタートポインタおよびエンドポインタのアドレスは、
MPUによって設定できるようにされている。
Iteration 1 in connection with the calculation in the drawing data calculation unit 11
Read bit by bit. The pattern data in the selection information RAM 16 and the addresses of the start pointer and end pointer in the RAM pointer control circuit 17 are as follows:
It can be set by the MPU.

なお、符号18で示されているのは、フレームバッファ
3から所望の画像データを読み出すためのアドレス(ソ
ースアドレス)や、上記描画データ演算@11で演算さ
れた描画データを書き込むべき位置(描画アドレス)を
演算し、出力する描画アドレス演算回路である。
Note that reference numeral 18 indicates an address (source address) for reading desired image data from the frame buffer 3 and a position (drawing address) to which the drawing data calculated in the drawing data calculation @11 is to be written. ) is a drawing address calculation circuit that calculates and outputs.

この実施例においては、予め演算指定レジスタ15aと
15bに各々異なる演算を指定しておけば、一つのコマ
ンドによって異なる演算を交互もしくは複数回に一回実
行できるようになる。従って、従来のグラフィック・コ
ントローラにより、ある画素群に対し2種類の演算を施
して描画データを形成するには、演算の変更の度にコマ
ンドを与えてやる必要があったものが、一つのコマンド
で演算を変更しながら描画データを形成できる。
In this embodiment, by specifying different operations in the operation specification registers 15a and 15b in advance, different operations can be executed alternately or once in a plurality of times using one command. Therefore, in order to form drawing data by performing two types of operations on a group of pixels using a conventional graphics controller, it was necessary to give a command each time the operation was changed, but instead of using one command. You can create drawing data while changing calculations.

その結果、自由度の高い描画が高速で行なえるようにな
る。
As a result, drawing with a high degree of freedom can be performed at high speed.

なお、第1図の実施例では、選択情報RAM 16が2
次元配置(nXnビット)で示されているが、nX1ビ
ツトのような一次元配置のRAM構成であってもよい。
In the embodiment shown in FIG. 1, the selection information RAM 16 is 2
Although shown as a dimensional arrangement (nXn bits), a one-dimensional arrangement RAM configuration such as nX1 bits may be used.

第3図には、本発明に係る描画処理装置の第2の実施例
の要部が示されている。
FIG. 3 shows the main parts of a second embodiment of the drawing processing apparatus according to the present invention.

この実施例では、第1の実施例における選択情報RAM
16と演算指定レジスタ15a、15bの機能を兼ね備
えた演算指定RAM20が設けられている。この演算指
定RAM20内には、描画データ演算器11における演
算の種類を示すコードが所望の配列で格納されている。
In this embodiment, the selection information RAM in the first embodiment
An operation designation RAM 20 is provided which has the functions of the calculation designation register 16 and the calculation designation registers 15a and 15b. Codes indicating the types of calculations to be performed by the drawing data calculator 11 are stored in the calculation designation RAM 20 in a desired arrangement.

そして、この演算指定RAM20からは、第1の実施例
と同様に、スタートポインタとエンドポインタを有する
ポインタ制御回路17によって、開始位置SPと終了位
置EPとの間に格納されている演算指定コードが順番に
繰り返し読み出される。読み出されたコードはデコーダ
でデコードされて、演算指定制御信号として描画データ
演算器11に供給されるようになっている。
Then, from this calculation designation RAM 20, the calculation designation code stored between the start position SP and the end position EP is outputted by the pointer control circuit 17 having a start pointer and an end pointer, as in the first embodiment. They are read out repeatedly in order. The read code is decoded by a decoder and supplied to the drawing data calculator 11 as an operation designation control signal.

従って、この第2の実施例において演算指定RAM20
内に格納される演算指定コードは、第1の実施例におい
て演算指定レジスタ15a、15b内に格納される演算
指定コードと同じものであってもよい。
Therefore, in this second embodiment, the calculation designation RAM 20
The operation designation code stored in the calculation designation registers 15a and 15b may be the same as the calculation designation codes stored in the calculation designation registers 15a and 15b in the first embodiment.

第1の実施例では、2つの種類の演算を実行できるにす
ぎなかったが、第2の実施例に従うと。
In the first embodiment, only two types of operations can be executed, but according to the second embodiment.

RAM20の容量に応じて複数種類の演算を一つのコマ
ンドで実行させることができる。
Depending on the capacity of the RAM 20, multiple types of calculations can be executed with one command.

第1表には、演算指定コードとそれによって指定される
演算の内容の一例が示されている。
Table 1 shows an example of the operation specification code and the contents of the operation specified by the code.

第1表 なお、同表において符号COLで示されているのは、カ
ラー情報レジスタ14に設定されている色コードを、ま
た符号Pで示されているのは表示画面の下地の色コード
(リードデータ)である。
In Table 1, the symbol COL indicates the color code set in the color information register 14, and the symbol P indicates the color code for the base color of the display screen (lead). data).

さらに、図示しないが、第1および第2の実施例の描画
処理部には、上記各部をシーケンシャルに制御して所望
の描画処理を実行させる制御部が設けられている。この
制御部は、例えばマイクロプログラムが格納されたマイ
クロROMから構成され、MPUから供給されたコマン
ドによってマイクロROMが起動され、そのコマンドに
対応する処理を実行するための一連のマイクロ命令が次
々と読み出されて、各レジスタや演算器に対する制御信
号が形成されるようにされる。
Further, although not shown, the drawing processing sections of the first and second embodiments are provided with a control section that sequentially controls each of the above sections to execute a desired drawing process. This control unit is composed of, for example, a micro ROM in which a micro program is stored.The micro ROM is activated by a command supplied from the MPU, and a series of micro instructions to execute a process corresponding to the command is read one after another. A control signal for each register and arithmetic unit is generated.

次に、第1の実施例の描画処理装置によって塗りつぶし
等の面描画を行なった時の描画例について第4図を用い
て説明する。第4図(B)には、同図(A)のごとく演
算指定レジスタ1にFOR演算を示すコード” 010
1”が設定され、演算指定レジスタ2には無操作を示す
コード” o o 。
Next, a drawing example when surface drawing such as filling is performed by the drawing processing device of the first embodiment will be described using FIG. 4. In FIG. 4(B), as shown in FIG. 4(A), the code "010" indicating the FOR operation is stored in the operation specification register 1.
1" is set, and the operation designation register 2 contains a code "o o" indicating no operation.

O”が設定され、また選択情報RAMl0には1010
・・・・″が、さらに、カラー情報レジスタには” 1
101”なる色コードが設定されているときに、色コー
ド■で示される下地色からなる画面に描画を行なった場
合の前後の画像データの状態が示されている。この場合
、FOR演算と無操作とが交互に繰り返されることにな
る。ここで全画素に対してFOR演算を行なうと下地色
が半分見えるように表現されるので、これを50%透視
と定義する。
O” is set, and 1010 is set in the selection information RAMl0.
...", but in addition, the color information register has "1"
The state of the image data before and after is shown when drawing is performed on the screen consisting of the background color indicated by the color code ■ when the color code “101” is set. In this case, the FOR operation and the This operation is repeated alternately.If the FOR operation is performed on all pixels, half of the background color is expressed as being visible, so this is defined as 50% perspective.

すると、上記例では、1/2xlOO+50x1/2=
75%の透視が実現できる。
Then, in the above example, 1/2xlOO+50x1/2=
75% transparency can be achieved.

また、第4図(C)の例では選択情報RAMに”110
,101,011”設定されているため3画素中′、1
画素についてFOR演算が行なわれ、他の2画素につい
ては、何もしないことになる。
In the example of FIG. 4(C), the selection information RAM is "110".
, 101,011", so out of 3 pixels ', 1
A FOR operation is performed for the pixel, and nothing is done for the other two pixels.

従って、50 x 1/3+2/3 x 100=83
%の透視を実現することができる6 さらに、上記実施例を適用すると、1画素当りの色情報
を増加させることなく中間色を表現できる。すなわち、
第5図に示すように演算指定レジスタ1にReplac
e(li換)なる演算を、また演算指定レジスタ2に無
操作を設定する。そして、選択情報R,A M Icは
、”1010・−・−01”なるパターンを格納してお
いて、演算切換えを伴うコマンドを実行させる。すると
、この場合には、フレームバッファ上の下地色に、2画
素に1画素の割合で置換演算が行なわれ、その間の画素
は元の下地色のままにされる。そのため、下地色■のコ
ードが” 0111 ”であり、カラー情報しジスタレ
こけコード“0001”なる色データ■が入っていたと
すると、■と■とが交互に配置された描画データが形成
される。その結果、表示画面を離れた位置″からながめ
るとカラー■と■の中間色が表現されているように見え
る。
Therefore, 50 x 1/3 + 2/3 x 100 = 83
Further, by applying the above embodiment, intermediate colors can be expressed without increasing the color information per pixel. That is,
As shown in FIG.
The operation e (li conversion) is set and the operation designation register 2 is set to no operation. Then, the selection information R, A M Ic stores a pattern of "1010...-01", and executes a command that involves arithmetic switching. Then, in this case, a replacement operation is performed on the base color on the frame buffer at a rate of 1 pixel for every 2 pixels, and the pixels in between are left with the original base color. Therefore, if the code of the base color (■) is "0111" and the color data (2) containing the color information and the blurring code "0001" is included, drawing data in which ■ and ■ are arranged alternately is formed. As a result, when viewed from a distance from the display screen, it appears that a color intermediate between the colors ■ and ■ is being expressed.

また、3画素に1画素の割合で置換演算を行なうように
選択情報RAMのデータ設定してやると、上記中間色よ
りもさらに下地色に近い中間色を表現させることができ
る。
Furthermore, by setting the data in the selection information RAM so that the replacement operation is performed at a ratio of one pixel to every three pixels, it is possible to express an intermediate color that is even closer to the base color than the above-mentioned intermediate color.

このように上記実施例によると、1画素当りの色情報を
増やすことなく、つまり、フレームバッファの容量を増
加させることなく中間色の表示を行なえる。その結果、
パーソナルコンピュータ等画像メモリの容量の小さなシ
ステムにおいても豊富な色表現を行なうことができる。
As described above, according to the above embodiment, it is possible to display intermediate colors without increasing the color information per pixel, that is, without increasing the capacity of the frame buffer. the result,
Even in a system with a small capacity of image memory, such as a personal computer, a rich variety of colors can be expressed.

さらに、上記実施例を利用すると、様々な網かけやハツ
チングなどの表示も容易かつ高速に行なえる。すなわち
Furthermore, by using the above embodiment, various types of shading, hatching, etc. can be displayed easily and quickly. Namely.

第6図に示すように演算指定レジスタ1にReplac
e (置換)なる演算を、また演算指定レジスタ2に無
操作を設定する。そして、選択情報RAMには、図示し
たパターンを格納しておいて、演算切換えを伴うコマン
ドを実行させる。すると、この場合には、フレームバッ
ファ上の下地色に、6画素に1画素または2画素の割合
で置換演算が行なわれ、その間の画素は元の下地色のま
まにされる。そのため、下地色■のコードが0111”
であり、カラー情報レジスタにはコード” o o 。
As shown in FIG.
Set the operation e (replacement) and set the operation specification register 2 to no operation. Then, the illustrated pattern is stored in the selection information RAM, and a command involving calculation switching is executed. Then, in this case, a replacement operation is performed on the base color on the frame buffer at a rate of 1 or 2 pixels out of every 6 pixels, and the pixels in between are left with the original base color. Therefore, the code for the base color ■ is 0111"
and the color information register contains the code "o o".

1″なる色データ■が入っていたとすると、■が網かけ
状に配置された描画データが形成される。
If color data ``1'' is included, drawing data in which ``■'' are arranged in a hatched manner is formed.

なお、上記実施例では、描画処理部の構成の一例が示さ
れているが、グラフィックコントローラ内には上記描画
処理部とは別個にフレームバッファから画像データの読
出しを行なって表示画面上への表示させる処理を行なう
表示処理部が設けられる。
In the above embodiment, an example of the configuration of the drawing processing section is shown, but the graphics controller reads image data from the frame buffer separately from the drawing processing section and displays it on the display screen. A display processing unit is provided to perform processing to display the image.

また、第1図の描画処理部についても本発明の実施に必
要な要部のみが示されているにすぎず、その他にも、例
えばフレームバッファ内の描画開始位置を示すレジスタ
や描画領域を示すレジスタ等が設けられる。
Further, regarding the drawing processing unit in FIG. 1, only the main parts necessary for implementing the present invention are shown, and in addition, for example, registers indicating the drawing start position in the frame buffer and drawing areas are shown. A register etc. are provided.

以上説明したように上記実施例においては、描画処理部
内に、描画データを演算する描画データ演算器における
演算の種類を指定する情報を入れるレジスタもしくはR
AMを設け、演算ごとにこの情報を次々と繰り返し読み
出して、演算の内容を変更しながら描画データを形成し
て行くようにしたので、一つのコマンドにより画素ごと
に内容の異なる演算を交互に実行できるという作用によ
り、任意の透視率を有する画像の描画を高速で行なえる
とともに、画像メモリの容量を増加させることなく、中
間色の表示を行なうことができるという効果がある。
As explained above, in the above embodiment, the drawing processing section has a register or R
AM is installed, and this information is read out repeatedly for each calculation, forming drawing data while changing the contents of the calculation. Therefore, a single command can alternately execute calculations with different contents for each pixel. Due to this effect, images having arbitrary transparency can be drawn at high speed, and intermediate colors can be displayed without increasing the capacity of the image memory.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、演算指定レジス
タ15a、15bもしくは演算指定RAM20に設定さ
れる演算の種類を示す第1表は一例であって、その他に
もカラー情報レジスタ14と別個にカラー比較レジスタ
を設け、このレジスタ内に設定された色コードとリード
データ(下地色)の色コードとを比較し、その大小に応
じて演算の内容を決定する条件付置換などの演算を設け
るようにしてもよい。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, Table 1 showing the types of calculations set in the calculation designation registers 15a, 15b or the calculation designation RAM 20 is just an example. A calculation such as a conditional replacement may be provided in which the set color code and the color code of the read data (base color) are compared and the contents of the calculation are determined depending on the magnitude thereof.

[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.

すなわち、一つのコマンドのみで画素ごとに演算種類を
ダイナミックに変化させながら描画データを形成でき、
これによって、任意の透視率を有する画像の描画を高速
で行なえるとともに、画像メモリの容量を増加させるこ
となく、中間色の表示を行なうことができる。また、網
かけ、ハツチングが容易に実現できる。
In other words, with only one command, drawing data can be created while dynamically changing the type of calculation for each pixel.
As a result, images having arbitrary transparency can be drawn at high speed, and intermediate colors can be displayed without increasing the capacity of the image memory. In addition, shading and hatching can be easily realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明を描画機能を有するグラフィック・コ
ントローラに適用した場合の描画処理部の構成の一実施
例を示すブロック図、 第2図は、そのグラフィック・コントローラを用いた表
示システムの構成例を示すブロック図、第3図は、本発
明に係る描画処理装置の第2のり面描画を行なった場合
のレジスタの設定内容と画像データとの関係を示す作用
説明図、第5図は、第1図の実施例の描画処理装置によ
り中間色表示を行なった場合のレジスタの設定内容と画
像データとの関係を示す作用説明図、第6図はハツチン
グ表示を行なった場合のレジスタの設定内容と画像デー
タとの関係を示す作用説明図である。 9・・・・グラフィック・コントローラ、11・・・・
画像データ演算器、15a、15b・・・・演算指足手
段(演算指定レジスタ)、20・・・・演算指定手段(
演算指定RAM)。 代理人 弁理士 小川勝男−・・へ 、・  う6 第  4  図 (B) ○!1丞系 第  5  図 AA4 kAM 71=−Aハ゛’=−77−1:c′1千す〔畝コー)
・ 6  図 一!91cだ、、、ce) 浄¥’JFti 匡Iコ(。−92) し三・′ZZr 2) −)”
FIG. 1 is a block diagram showing an example of the configuration of a drawing processing section when the present invention is applied to a graphics controller having a drawing function, and FIG. 2 is a configuration of a display system using the graphics controller. A block diagram showing an example, FIG. 3 is an operational explanatory diagram showing the relationship between register settings and image data when the drawing processing device according to the present invention performs second slope drawing, and FIG. FIG. 1 is an explanatory diagram showing the relationship between register settings and image data when intermediate color display is performed by the drawing processing device of the embodiment, and FIG. 6 is an action explanatory diagram showing the relationship between register settings and image data when hatching display is performed FIG. 6 is an action explanatory diagram showing a relationship with image data. 9...Graphics controller, 11...
Image data calculation unit, 15a, 15b... calculation finger/foot means (calculation designation register), 20... calculation designation means (
operation specification RAM). Agent Patent attorney Katsuo Ogawa --- 6 Figure 4 (B) ○! 1st Series No. 5 Figure AA4 kAM 71=-A'=-77-1:c'1,000
・ 6 Figure 1! It's 91c,,,ce) JFti 匡Iko(.-92) Shisan・'ZZr 2) -)"

Claims (1)

【特許請求の範囲】 1、複数種類の論理演算を実行可能な画像データ演算器
と、この画像データ演算器における演算の種類を2以上
設定可能な演算指定手段とを備え、この演算指定手段に
設定されている演算の種類を示す情報が、指定された順
序で読み出されて上記画像データ演算器に供給され、対
応する演算が次々と実行されるようにされてなることを
特徴とする描画処理装置。 2、上記演算指定手段は、各々演算種類を示すコードが
指定可能な複数個のレジスタと、これらのレジスタの読
出し順序を示す情報が格納されたランダム・アクセス・
メモリとから構成されてなることを特徴とする特許請求
の範囲第1項記載の描画処理装置。 3、上記演算指定手段は、ランダム・アクセス・メモリ
により構成され、このメモリ内には演算の種類を示すコ
ードが複数個格納されるようにされてなることを特徴と
する特許請求の範囲第1項記載の描画処理装置。
[Scope of Claims] 1. An image data calculator capable of executing a plurality of types of logical operations, and an operation designator capable of setting two or more types of calculations in the image data calculator; A drawing characterized in that information indicating the types of set calculations is read out in a specified order and supplied to the image data calculation unit, so that corresponding calculations are executed one after another. Processing equipment. 2. The operation specifying means includes a plurality of registers each of which can be specified with a code indicating the type of operation, and a random access register in which information indicating the read order of these registers is stored.
2. The drawing processing device according to claim 1, further comprising a memory. 3. The first aspect of the present invention is characterized in that the operation specifying means is constituted by a random access memory, and a plurality of codes indicating the type of operation are stored in the memory. The drawing processing device described in Section 1.
JP29871786A 1986-12-17 1986-12-17 Picture drawing processing unit Pending JPS63153684A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29871786A JPS63153684A (en) 1986-12-17 1986-12-17 Picture drawing processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29871786A JPS63153684A (en) 1986-12-17 1986-12-17 Picture drawing processing unit

Publications (1)

Publication Number Publication Date
JPS63153684A true JPS63153684A (en) 1988-06-27

Family

ID=17863367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29871786A Pending JPS63153684A (en) 1986-12-17 1986-12-17 Picture drawing processing unit

Country Status (1)

Country Link
JP (1) JPS63153684A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054389A1 (en) * 2004-11-22 2006-05-26 Sony Computer Entertainment Inc. Plotting device and plotting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054389A1 (en) * 2004-11-22 2006-05-26 Sony Computer Entertainment Inc. Plotting device and plotting method

Similar Documents

Publication Publication Date Title
US5321810A (en) Address method for computer graphics system
US5315696A (en) Graphics command processing method in a computer graphics system
JPH09245179A (en) Computer graphic device
JPH0469794B2 (en)
JPH0646378B2 (en) Computer display
JPS63153684A (en) Picture drawing processing unit
JPS59165137A (en) Display management system for plasma gas panel display
JPH1185106A (en) Display controler and display device
JPH0636142B2 (en) Display controller
JPS6132676B2 (en)
JP3468652B2 (en) Display control device and display device
JPS63250688A (en) Display adaptor
JPS63261418A (en) Window display control system
JPH03296097A (en) Graphic display device
JPH0379719B2 (en)
JPH0725828Y2 (en) Liquid crystal display information processing device
JPH02135393A (en) Display device
JPH037989A (en) Display data control system
JPS63104191A (en) Drawn picture processor
JPS6329788A (en) Display controller
JPH04270455A (en) Character display control system
JPH0322131A (en) Menu display controlling method
JPS623293A (en) Line movement drawing apparatus
JPH02213898A (en) Drawing device
JPS63208175A (en) Graphic processor