JPS63149753A - Data processor - Google Patents
Data processorInfo
- Publication number
- JPS63149753A JPS63149753A JP29677186A JP29677186A JPS63149753A JP S63149753 A JPS63149753 A JP S63149753A JP 29677186 A JP29677186 A JP 29677186A JP 29677186 A JP29677186 A JP 29677186A JP S63149753 A JPS63149753 A JP S63149753A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pointer
- processing
- buffer
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000012546 transfer Methods 0.000 claims abstract description 11
- 238000013481 data capture Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、データ処理装置に関し、詳しくはホスト装置
等データ供給源と結合し、受容した供給データを処理す
るプリンタ等のデータ処理装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data processing device, and more particularly to a data processing device such as a printer that is coupled to a data supply source such as a host device and processes received supplied data. It is.
[従来の技術]
データ処理装置において、ホスト装置と結合してデータ
をパラレル伝送されるものとしては、その伝送制御手順
をセントロニクス規格に型処させたものが多く用いられ
ている。この場合、プリンタ側はホスト装置側からスト
ローブ信号を受けてパラレルに伝送されるデータ(パラ
レルデータ)を取り込み、またプリンタ側は、ストロー
ブ信号を受けてからデータを取り込む動作が完了するま
で、ホスト装置側に作業中であることを知らせるビジー
信号を送出する。そして、データ取り込みを完了すると
、ホスト装置側にそれを知らせるためアクノリッジ信号
を返す。[Prior Art] Many data processing devices that are connected to a host device and transmit data in parallel are often used whose transmission control procedures are based on the Centronics standard. In this case, the printer side receives a strobe signal from the host device and captures the data transmitted in parallel (parallel data), and the printer side receives the strobe signal from the host device until the data capture operation is completed. Sends a busy signal to inform the other party that work is in progress. When the data capture is completed, an acknowledge signal is returned to the host device to notify it.
[発明が解決しようとする問題点]
ここで、従来のデータ処理装置では、データ入力後の、
アクノリッジ信号を返す動作をソフトウェアにより管理
するようにしていたので、途中プリンタ側に配設された
CPuが割込みを受付け、その割込みシーケンスを実行
した後に再びパラレルデータの入力シーケンスに復帰し
た場合、割込み動作直面に行っていたパラレルデータ入
力が完了していたのか、あるいは不完了であって割込み
動作終了後に改めて先のデータを人力しなければならな
いのかを正しく認識していないと、データの取りこぼし
、あるいは同一データの二重取り込みといった問題が生
じていた。[Problems to be solved by the invention] Here, in the conventional data processing device, after data input,
Since the operation of returning the acknowledge signal was managed by software, if the CPU installed on the printer side accepts an interrupt midway through, executes the interrupt sequence, and then returns to the parallel data input sequence, the interrupt operation will be delayed. If you do not correctly recognize whether the parallel data input you were currently performing has been completed, or whether it is incomplete and you will have to input the previous data manually after the interrupt operation is completed, data may be missed or the same data may be lost. Problems such as double data import occurred.
[問題点を解決するための手段]
本発明は、かかる問題点を解決し、データの人力ないし
アクノリッジ信号の送出等転送処理をソフトウェアで管
理する場合において、割込み等をはさんでデータを入力
する作業を続ける場合にもソフトウェアの管理だけでデ
ータ人力の状態を見のがすことなく、あるいはソフトウ
ェアに負担をかけることなく一連の入力動作を円滑に行
うことのできるデータ処理装置を提供することを目的と
する。[Means for Solving the Problem] The present invention solves the problem, and when data transfer processing such as sending of an acknowledge signal is managed manually or by software, data is inputted with interruptions etc. To provide a data processing device that can smoothly perform a series of input operations without overlooking the state of data manpower or placing a burden on the software by simply managing the software even when continuing work. purpose.
そのため、本発明ではデータ供給源からの転送データを
受容する受容手段と、当該受容したデータを取込んで処
理し、当該処理後にデータ供給源に対して処理の終了を
通知するデータ処理手段と、転送データの受容ないし通
知までの処理過程において!単位の処理終了毎に内容を
更新されるポインタとを具えたことを特徴とする。Therefore, the present invention includes a receiving means for receiving transferred data from a data supply source, a data processing means for taking in and processing the received data, and notifying the data supply source of the completion of the processing after the processing. In the process of receiving or notifying the transferred data! It is characterized by comprising a pointer whose contents are updated every time a unit of processing is completed.
[作用]
すなわち、本発明によれば、処理過程の進捗をポインタ
を参照することによりモニタリングできるので、当該モ
ニタリングに応じてデータ処理の円滑化を図ることがで
きるようになる。また、ポインタをハードウェアで構成
すれば、処理過程を実行するためのソフトウェアに負担
をかけることもなくなる。[Operation] That is, according to the present invention, since the progress of the processing process can be monitored by referring to the pointer, data processing can be facilitated according to the monitoring. Further, if the pointer is configured with hardware, there is no need to place a burden on the software for executing the processing process.
[実施例] 以下、図面を参照して本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.
第1図は本発明の一実施例に係るデータ処理装置を含む
データ転送システムの一構成例であり、セントロニクス
規格に準拠して信号伝送を行うデータ転送システムを示
している。FIG. 1 is a configuration example of a data transfer system including a data processing device according to an embodiment of the present invention, and shows a data transfer system that performs signal transmission in accordance with the Centronics standard.
ここで、1はデータ供給源としてのホスト装置であり、
パーソナルコンピュータ、ワードプロセッサ、画像読取
装置等、種々の構成とすることができる。10はデータ
処理装置として、例えばホスト装置1からの画像データ
を受容し、出力処理を行うプリンタを示している。Here, 1 is a host device as a data supply source,
Various configurations can be used, such as a personal computer, a word processor, an image reading device, etc. Reference numeral 10 indicates a printer as a data processing device that receives image data from the host device 1 and performs output processing.
プリンタlOにおいて、11は第3図につき後述する処
理手順等に従って各部を制御するCPU 、 12はC
PUIIが実行する処理手順等に対応したプログラムや
固定のデータ等を記憶させたROMである。In the printer IO, 11 is a CPU that controls each part according to the processing procedure etc. described later in FIG. 3, and 12 is a C.
This ROM stores programs and fixed data corresponding to processing procedures executed by the PUII.
13はホスト装置1側から転送されてくる例えば8ビツ
トのパラレルデータDATAを受容する人力バッファで
あり、本例ではCPIIIIが入力バッファ13内の有
効データの有無を認識するために専用のフラグ(以下1
11Fフラグという)を設けである。13 is a manual buffer that receives, for example, 8-bit parallel data DATA transferred from the host device 1 side, and in this example, in order for the CPIII to recognize whether there is valid data in the input buffer 13, a dedicated flag (hereinafter 1
11F flag) is provided.
14はプリンタメカニズムであり、CPIJIIは人力
バッファ13に受容した画像データをバッファ17を介
して転送し、これに応じてデータの記録出力を得る。14 is a printer mechanism, and CPIJII transfers the image data received in the manual buffer 13 via the buffer 17, and obtains a recorded output of the data accordingly.
19はポインタであり、第3図につき後述する処理手順
を実行するに際して、その実行中のシーケンス位置を示
すのに用いる。Reference numeral 19 denotes a pointer, which is used to indicate the position of the sequence being executed when the processing procedure described later with reference to FIG. 3 is executed.
第2図は、ホスト装置1とプリンタlOとの間で授受さ
れるセントロニクス準拠の制御信号の概要を示す。まず
、ホスト装置1は、データライン上に有効データDAT
Aをのせると、プリンタ10側にストローブ信号STB
を送出して有効データがあることを知らせる。プリンタ
lOでは、このストローブ信号STBを受けとるとデー
タ人力のための動作に入るが、このデータ入力動作が完
了するまでの間ホスト装置1側からの新たなデータ転送
を禁するために、作業中であることを示すビジー信号B
tlSYを送出する。そして、プリンタ10側がデータ
入力動作を完了すると、その作業中であることを示すビ
ジー信号BUSYを解除すると共に、データ受取り完了
をホスト装置1側に通知するアクノリッジ信号ACにを
ホスト装zl側に返す。以上の過程により、プリンタl
Oが1つのパラレルデータを取込む動作が行われる。FIG. 2 shows an overview of Centronics-compliant control signals exchanged between the host device 1 and the printer IO. First, the host device 1 sends valid data DAT on the data line.
When A is placed, a strobe signal STB is sent to the printer 10 side.
is sent to notify that there is valid data. When the printer 10 receives this strobe signal STB, it starts an operation for manual data input, but in order to prohibit new data transfer from the host device 1 side until this data input operation is completed, it is Busy signal B indicating that
Send tlSY. When the printer 10 side completes the data input operation, it releases the busy signal BUSY indicating that the work is in progress, and returns an acknowledge signal AC to the host device zl side to notify the host device 1 side that data reception is complete. . Through the above process, the printer l
An operation is performed in which O takes in one parallel data.
さて、ここでプリンタlO側の人力動作について考察す
るに、まずプリンタ10はストローブ信号STBを検知
すると、これをトリガとしてビジー信号811SYを立
上げる。この際、ストローブ信号STBを受けてからビ
ジー信号BIISYを出力するまで時間的遅れがあって
は不都合であるので、通常この動作は論理回路で構成し
たハードウェアにより行い、ストローブ信号STBを受
けると自動的にビジー信号BuSYを返すようにする。Now, considering the manual operation on the printer IO side, first, when the printer 10 detects the strobe signal STB, it uses this as a trigger to raise the busy signal 811SY. At this time, since it would be inconvenient if there is a time delay between receiving the strobe signal STB and outputting the busy signal BIISY, this operation is normally performed by hardware made up of logic circuits, and when the strobe signal STB is received, it is automatically performed. A busy signal BuSY is returned automatically.
さらにプリンタlO側では、ストローブ信号STBをト
リガとして、人力バッファ13にデータをラッチする。Furthermore, on the printer IO side, data is latched into the manual buffer 13 using the strobe signal STB as a trigger.
プリンタlOの各部を制御するCPUIIは、このラッ
チされているデータを読込み、例えば内部のRAM上に
展開されたバッファ17上にこのデータを書込むことに
よってデータ取り込み処理を完了する。The CPU II, which controls each part of the printer IO, reads this latched data and writes this data, for example, onto the buffer 17 developed on the internal RAM, thereby completing the data capture process.
プリンタlO側では、入力バッファ13にデータをラッ
チすると、CPUIIが人力バッファ13に有効データ
があることが認識でとるようにするために設けたIOF
フラグを監視し、IBFフラグがオンであるときには有
効データがあると判断し、データ人力を行う。また逆に
、IBFフラグがオフであるときには、IBFフラグが
オンとなるのを待つ。本例においては、CPIIIIが
人力バッファ13からデータを読込み、内部のバッファ
17上に前データを書込む動作までを一連の入力動作と
する。On the printer IO side, when data is latched into the input buffer 13, the IOF is provided so that the CPU II recognizes that there is valid data in the manual buffer 13.
The flag is monitored, and when the IBF flag is on, it is determined that there is valid data and data processing is performed. Conversely, when the IBF flag is off, it waits for the IBF flag to turn on. In this example, a series of input operations includes operations in which the CPIII reads data from the manual buffer 13 and writes previous data onto the internal buffer 17.
次に、プリンタlOが一連のデータ人力動作を完了する
と、そのことをホスト装置1側に知らせるために、アク
ノリッジ信号ACにを送出すると共に、作業中であるこ
とを示すビジー信号n1tsYを解除する。アクノリッ
ジ信号^Cにをホスト装置1に返す場合、本例では、特
にcputtがデータ入力動作を完了したあと自らアク
ノリッジ信号ACにを発生させるように構成する。Next, when the printer 10 completes a series of manual data operations, it sends an acknowledge signal AC to notify the host device 1 of this fact, and also releases the busy signal n1tsY indicating that the printer is working. When returning the acknowledge signal ^C to the host device 1, in this example, cputt is configured to generate the acknowledge signal AC by itself after completing the data input operation.
第3図(A)はかかる動作を実行するためのデータ人力
処理手順の一例を示す。すなわち、ステップS1にてI
BFフラグがオンとなるのを待機し、オンとなった時点
でステップS3にて入力バッファ13上に展開されてい
る8ビツトのデータを読込み、次いでステップS5にて
バッファ17へ書込みを行った後、ステップS4にてア
クノリッジ信号ACにの出力を行うものである。FIG. 3(A) shows an example of a data manual processing procedure for performing such an operation. That is, in step S1 I
After waiting for the BF flag to turn on, at the time it turns on, the 8-bit data developed on the input buffer 13 is read in step S3, and then written to the buffer 17 in step S5. , and outputs an acknowledge signal AC in step S4.
次に、本例による割込み時の処理について述べる。第3
図(B)および(C)は、それぞれ、バッファ17への
書込み前に割込み(シーケンスA)および書込み後に割
り込み(シーケンスB)が発生した場合の処理フローを
示し、これらフローの図中左側に書かれた2進の数値は
ポインタ19の内容を示している。Next, the processing at the time of an interrupt according to this example will be described. Third
Figures (B) and (C) respectively show processing flows when an interrupt (sequence A) occurs before writing to the buffer 17 and an interrupt (sequence B) occurs after writing. The binary value shown indicates the contents of pointer 19.
本例では、ポインタ19をカウンタとして、ステップ5
1のIBFフラグがオンとなったときに“00°゛にリ
セットしてこれを起動させる。そして、ステップS3の
大力バッファ13からの読込みが完了すると、ポインタ
19は’01”となり、さらにバッファ19への書込み
まで完了すると“lO”に更新されるようにする。そし
て、ステップS5のアクノリッジ信号ACにの出力を終
えた段階でパ11°゛となり、新たなデータを再びバッ
ファ13に受容してIBFフラグがオンとなると、“0
0”にクリアされるようにする。In this example, pointer 19 is used as a counter, and step 5
When the IBF flag 1 turns on, it is reset to "00°" and activated. Then, when the reading from the power buffer 13 in step S3 is completed, the pointer 19 becomes '01', and the buffer 19 When writing is completed, it is updated to "IO". Then, when the output of the acknowledge signal AC in step S5 is completed, the output becomes 11°, new data is received in the buffer 13 again, and the IBF flag is turned on, “0”.
Cleared to 0".
ここで、このポインタ19は、CPt1llが直接書込
みを行うのではなく、(:PUllが前記5INS7の
動作を1つ完了する度に自動的にインクリメントおよび
クリアされるものとし、これは例えばcputt と各
部との信号配線ないしは信号出力に関連して容易に行う
ことができる。そして、本例では、割込み処理に関連し
て次のような処理を行う。Here, this pointer 19 is not directly written by CPt1ll, but is automatically incremented and cleared each time (:PUll completes one operation of 5INS7, and this pointer 19 is automatically incremented and cleared, for example, by cputt and each part. This can be easily performed in connection with signal wiring or signal output.In this example, the following processing is performed in connection with interrupt processing.
ここで、CPUIIがデータ入力動作時に割り込みを受
付けた場合を考える。すなわち、第3図(B)に示すよ
うに、ステップS3の人力バッファ13からの読込み動
作中に割り込みが生じた場合、CPt1llはステップ
S3の動作終了後に割込みを可とし、割り込みシーケン
スAにジャンプする。そして、この割り込みシーケンス
Aを完了すると、再びデータ人力手順に復帰することに
なるが、ここで(:P!Jllはポインタ19の値を読
む。このときポインタ19は、割込みシーケンスAにジ
ャンプする以前にステップS3の大力バッファ13の読
込み動作までが終了しているので“Ol”を示している
。しかしながら、バッファ17への書込みまでは終了し
ておらず、入力バッファ13のデータを内部に読み込ん
だことにはなっていないので、再び人力バッファ13の
読込み動作を実行しくステップS3’)、当該データを
バッファ17に書込んだ後(ステップS5)、アクノリ
ッジ信号へCにを出力する(ステップS7)。Here, consider a case where the CPU II accepts an interrupt during a data input operation. That is, as shown in FIG. 3(B), if an interrupt occurs during the read operation from the manual buffer 13 in step S3, the CPt1ll allows the interrupt after the operation in step S3 is completed and jumps to interrupt sequence A. . When this interrupt sequence A is completed, the data manual procedure will be returned again, but here (:P!Jll reads the value of pointer 19. At this time, pointer 19 is the value before jumping to interrupt sequence A. Since the reading operation of the large power buffer 13 in step S3 has been completed, "Ol" is shown. However, the writing to the buffer 17 has not been completed, and the data of the input buffer 13 has been read internally. Since this is not the case, the read operation of the manual buffer 13 is executed again (step S3'), and after writing the data into the buffer 17 (step S5), an acknowledge signal is output to C (step S7). .
次に、第3図(C)に示すように、ステップS5のバッ
ファ、17への書込み動作中に割り込みが発生した場合
を考える。このときCPUII はバッファ17へのデ
ータの書込みを終了させた後、割込みを可として割込み
シーケンス已にジャンプする。このときポインタ19は
“lO″にインクリメントされている。そして、割込み
シーケンスBが終了してメインフローに復帰したとき、
ポインタ19の値を確認すると10″となっているので
、これによりcputlはデータ入力の動作を完了して
いることを知り、ステップS7のアクノリッジ信号AC
にの出力動作を行うことになる。Next, as shown in FIG. 3(C), consider the case where an interrupt occurs during the write operation to the buffer 17 in step S5. At this time, after the CPU II finishes writing data to the buffer 17, it allows interrupts and jumps to the interrupt sequence. At this time, the pointer 19 has been incremented to "lO". Then, when interrupt sequence B ends and returns to the main flow,
When the value of pointer 19 is checked, it is 10'', so cputl knows that the data input operation has been completed, and the acknowledge signal AC in step S7 is
The output operation will be performed as follows.
以上のように、本例によれば、プリンタ10によるデー
タ入力動作時に割込みがかかり、その人力動作が一時中
断されたとしても、当該割込み動作終了後にデータ入力
シーケンスのどこまでが完了しているかをハードウェア
によって明確に蓄えておくことができるため、特にソフ
トウェアに負担をかけることはなく、また、データの取
りこぼし、あるいは二重読みを回避した円滑なデータ入
力動作が可能となる。As described above, according to this example, even if an interrupt occurs during a data input operation by the printer 10 and the manual operation is temporarily interrupted, the hardware will not be able to determine how far in the data input sequence has been completed after the interrupt operation ends. Since the data can be clearly stored in the software, there is no particular burden on the software, and smooth data input operations are possible without missing data or double reading.
なお、上側ではデータ供給源としてのホスト装置とデー
タ処理装置としてのプリンタとを結合させたシステムに
ついて説明したが、本発明はかかる構成にのみ限られる
ことなく、データ供給源からのデータを受容してこれを
処理する種々の形態のデータ処理装置にも極めて有効か
つ容易に適用できるのは勿論である。Note that although a system in which a host device as a data supply source and a printer as a data processing device are combined is described above, the present invention is not limited to such a configuration; Of course, the present invention can be applied very effectively and easily to various types of data processing apparatuses that process this data.
[発明の結果]
以上説明したように、本発明によれば、データ処理装置
が実行するシーケンスの位置をハードウェアにより認識
できるようにしたので、データの入力ないしアクノリッ
ジ信号の送出等転送処理をソフトウェアで管理する場合
において、割込み等をはさんでデータを入力する作業を
続ける場合にもソフトウェアの管理だけでデータ人力の
状態を見のがすことなく、あるいはソフトウェアに負担
をかけることなく一連の入力動作を円滑に行うことので
きるデータ処理装置を実現できる。[Results of the Invention] As explained above, according to the present invention, the position of the sequence executed by the data processing device can be recognized by the hardware, so the transfer processing such as inputting data or sending out an acknowledge signal can be performed by software. When managing data manually, even if you continue to input data with interruptions, etc., you can manage the data by simply managing the software, without overlooking the state of human data, or without putting a burden on the software. A data processing device that can operate smoothly can be realized.
第1図は本発明の一実施例に係るデータ処理装置を含む
データ転送システムの一構成例を示すブロック図、
第2図は第1図示のホスト装置とデータ処理装置との間
で授受される各種信号概要を示すタイミングチャート、
第3図(A)〜(C)は第1図示のデータ処理装置が行
うデータ入力処理手順の例を示すフローチャートである
。
1・・・ホスト装置、
lO・・・プリンタ、
11・・−cpo 。
12・・・ROM 。
13・・・入力バッファ、
14・・・プリンタメカニズム、
17・・・バッファ、
19・・・ポインタ、
IBF・・・フラグ、
DATA・・・パラレルデータ、
STB・・・ストローブ信号、
BUSY・・・ビジー信号、
ACに・・・アクノリッジ信号。
第2図FIG. 1 is a block diagram showing a configuration example of a data transfer system including a data processing device according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a configuration example of a data transfer system including a data processing device according to an embodiment of the present invention. FIG. Timing Chart Showing Outline of Various Signals FIGS. 3A to 3C are flowcharts showing an example of a data input processing procedure performed by the data processing apparatus shown in FIG. 1...Host device, IO...Printer, 11...-cpo. 12...ROM. 13...Input buffer, 14...Printer mechanism, 17...Buffer, 19...Pointer, IBF...Flag, DATA...Parallel data, STB...Strobe signal, BUSY... Busy signal, AC...acknowledge signal. Figure 2
Claims (2)
段と、 当該受容したデータを取込んで処理し、当該処理後に前
記データ供給源に対して処理の終了を通知するデータ処
理手段と、 前記転送データの受容ないし前記通知までの処理過程に
おいて1単位の処理終了毎に内容を更新されるポインタ
とを具えたことを特徴とするデータ処理装置。(1) receiving means for receiving transferred data from a data supply source; data processing means for taking in and processing the received data and notifying the data supply source of the completion of processing after the processing; A data processing device comprising: a pointer whose contents are updated every time one unit of processing is completed in a processing process from receiving transfer data to the notification.
いて、前記ポインタは少なくとも前記転送データの受容
に関する処理の終了毎および当該データの取込みに関す
る処理の終了毎に更新され、前記処理手段は割込み処理
に関連して前記ポインタの内容を参照し、当該割込み処
理の終了時に前記取込みに関する処理が終了していない
場合には、当該取込み処理を実行することを特徴とする
データ処理装置。(2) In the data processing device according to claim 1, the pointer is updated at least every time the process related to receiving the transfer data ends and the process related to the capture of the data ends, and the processing means A data processing apparatus, characterized in that the content of the pointer is referred to in connection with processing, and if the processing related to the fetching has not been completed when the interrupt processing ends, the fetching processing is executed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29677186A JPS63149753A (en) | 1986-12-15 | 1986-12-15 | Data processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29677186A JPS63149753A (en) | 1986-12-15 | 1986-12-15 | Data processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63149753A true JPS63149753A (en) | 1988-06-22 |
Family
ID=17837915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29677186A Pending JPS63149753A (en) | 1986-12-15 | 1986-12-15 | Data processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63149753A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067260A1 (en) * | 2000-03-09 | 2001-09-13 | Fujitsu Limited | I/o control device and i/o control method |
-
1986
- 1986-12-15 JP JP29677186A patent/JPS63149753A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067260A1 (en) * | 2000-03-09 | 2001-09-13 | Fujitsu Limited | I/o control device and i/o control method |
US6804728B2 (en) | 2000-03-09 | 2004-10-12 | Fujitsu Limited | I/O control device and I/O control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070240011A1 (en) | FIFO memory data pipelining system and method for increasing I²C bus speed | |
JPS59188752A (en) | Bus for defective cycle operation type data processing system | |
JPS644216B2 (en) | ||
JPS623362A (en) | Data reception system | |
JPH01133167A (en) | Data transfer driver | |
US7366809B2 (en) | Pipelined stop, start, address byte, and data byte technique and circuit for I2C logic system | |
JPS619734A (en) | Processor control system | |
JPS63149753A (en) | Data processor | |
US20220365757A1 (en) | Device and Method for Handling Programming Language Function | |
JPS6126706B2 (en) | ||
JPH10116245A (en) | Dma controller | |
JP2638078B2 (en) | Information processing device | |
JP2584903B2 (en) | External device control method | |
JPS62204358A (en) | Data communication processing system | |
JPH0145657B2 (en) | ||
JPS6245575B2 (en) | ||
JP2523167B2 (en) | Command chain controller | |
JPH05197691A (en) | Communication circuit between processor and bus master | |
JPS6042496B2 (en) | Parity error processing method | |
JPH02730B2 (en) | ||
JPS61151746A (en) | Processing method of data error | |
JPS63206850A (en) | Data processing system | |
JPS62291236A (en) | Ambient equipment controller for computer system | |
JPS6370360A (en) | Input/output control system | |
JPH10149295A (en) | Sequence controller |