JPS63148611A - Marking method for semiconductor substrate - Google Patents

Marking method for semiconductor substrate

Info

Publication number
JPS63148611A
JPS63148611A JP61295021A JP29502186A JPS63148611A JP S63148611 A JPS63148611 A JP S63148611A JP 61295021 A JP61295021 A JP 61295021A JP 29502186 A JP29502186 A JP 29502186A JP S63148611 A JPS63148611 A JP S63148611A
Authority
JP
Japan
Prior art keywords
substrate
marking
alignment mark
resist
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61295021A
Other languages
Japanese (ja)
Inventor
Mutsuzou Takada
高田 睦三
Masaaki Kasashima
笠島 正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61295021A priority Critical patent/JPS63148611A/en
Publication of JPS63148611A publication Critical patent/JPS63148611A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To prevent the breakage of a substrate and the occurrence of a crystal defect by a method wherein a marking item is marked on the substrate by means of photolithography and etching or by depositing a metal simultaneously with the formation of an alignment mark. CONSTITUTION:After an alignment mark has been exposed onto a positive-type photoresist layer 2 by means of, e.g., a mask 3 for the formation of the alignment mark, a marking item is exposed again onto a part other than the previously exposed part on the resist layer 2 by means of a mask 4 for the marking item; after that, the resist layer 2 is developed; a resist pattern 2a, where the resist layer corresponding to the alignment mark and the marking item is removed, is obtained. Accordingly, if a substrate 1 is etched by making use of the resist pattern 2a or a metal is deposited on the substrate 1, the alignment mark and the marking item are formed on the semiconductor substrate 1 by depositing the metal or by etching. As a result, it is possible to prevent the breakage of the substrate and the occurrence of a crystal defect of the substrate.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体基板にLot番号などの必要事項を
記入する半導体基板のマーキング方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor substrate marking method for writing necessary information such as a Lot number on a semiconductor substrate.

(従来の技術) 従来、半導体基板たとえばQaAs基板に必要事項、例
えばLot番号番号2機日9などを記入するには、基板
に直接ダイヤモンドペンで記入する、または、アライメ
ントマーク形成時にレジストを機械的に剥がしてエツチ
ングするなどの方法をとっていた。
(Prior Art) Conventionally, in order to write necessary information such as Lot number 2 machine date 9 on a semiconductor substrate, such as a QaAs substrate, it is necessary to write directly on the substrate with a diamond pen, or to mechanically remove the resist when forming alignment marks. They used methods such as peeling it off and etching it.

(発明が解決しようとする問題点) しかしながら、上記従来の方法では、特にGa As基
板は力、振動に対して弱いため、ダイヤモンドペンによ
る記入時に、またはレジストの機械的な剥離時に、基板
が破損したり、基板結晶に欠陥が生じるといった問題が
あり、製作した素子の特性の劣化2歩留りの低下を来し
ていた。なお、基板に対する必要事項の記入がないと、
作業ミス、時間のロス、しいてはコストアップにつなが
るので、技術的に満足できるものを得られなかった。
(Problems to be Solved by the Invention) However, in the above conventional method, the GaAs substrate is particularly vulnerable to force and vibration, so the substrate may be damaged when writing with a diamond pen or when mechanically peeling off the resist. There are problems such as defects occurring in the substrate crystal, resulting in deterioration of the characteristics of manufactured devices and a decrease in yield. In addition, if you do not fill out the necessary information for the board,
This led to work errors, time loss, and increased costs, making it impossible to obtain a product that was technically satisfactory.

この発明は上記の点に鑑みなされたもので、基板の破損
、基板結晶欠陥の発生、半導体素子特性の劣化および歩
留り低下を無くして半導体基板に必要事項(マーキング
事項)を記入することのできる半導体基板のマーキング
方法を提供することを目的とする。
This invention has been made in view of the above points, and is a semiconductor device that allows necessary information (marking information) to be written on a semiconductor substrate without damage to the substrate, occurrence of substrate crystal defects, deterioration of semiconductor element characteristics, and reduction in yield. The purpose of the present invention is to provide a method for marking a substrate.

(問題点を解決するための手段) この発明は、アライメントマーク形成工程において、半
導体基板上にボジタイグレジストをm布し、そのポジタ
イプレジストにアライメントマークとマーキング事項と
をそれぞれ別のマスクを用いて異なる露光工程で露光し
、その露光されたレジストを現像し、さらに、その現像
されたレジストをマスクとして基板のエツチングまたは
基板に対する金属堆積を行うものである。
(Means for Solving the Problems) In the alignment mark forming process, the present invention spreads a positive type resist on a semiconductor substrate, and separates the alignment marks and marking items into the positive type resist using separate masks. The exposed resist is exposed using different exposure steps, the exposed resist is developed, and the developed resist is used as a mask to perform etching of the substrate or metal deposition on the substrate.

(作用) ポジタイプレジストに、例えばアライメントマーク形成
用マスクを用いてアライメントマークを露光した後、該
レジストの異なる場所にマーキング事項マスクを用いて
マーキング事項を再度露光し、その後、レジストの現像
を行えば、アライメントマークおよびマーキング事項に
対応してレジストの除去されたレジストパターンが得ら
れる。
(Function) After exposing an alignment mark to a positive type resist using, for example, an alignment mark forming mask, a marking item is exposed again at a different location on the resist using a marking item mask, and then the resist is developed. For example, a resist pattern is obtained in which resist is removed in correspondence with alignment marks and marking items.

L、 7’c カって、そのレジストパターンをマスク
として基板のエツチングまたは基板に対する金属堆積を
行えば、該金属堆積またはエツチングによってアライメ
ントマークおよびマーキング事項が半導体基板上に形成
されることになる。
L, 7'c Then, by etching the substrate or depositing metal on the substrate using the resist pattern as a mask, alignment marks and marking items are formed on the semiconductor substrate by the metal deposition or etching.

(來流側) 以下この発明の一実施例を第1図を参照して説明する。(Incoming side) An embodiment of the present invention will be described below with reference to FIG.

まず、第1図(a) K示すように、 GaAs基板1
上にポジタイプレジスト2を塗布する。ここで、ポジタ
イプレジスト2とは、説明を要するまでもないと思うが
、光が照射された部分が現像によって浴解するレジスト
である。
First, as shown in FIG. 1(a), a GaAs substrate 1 is prepared.
Apply positive type resist 2 on top. Here, the positive type resist 2 is a resist whose portions irradiated with light are bath-dissolved by development, although there is no need to explain it.

次に1そのポジタイプレジスト2に、第1図(b)に示
すように、アライメントマーク形成用マスク3を用いて
アライメントマークを露光する。その露光部をAで示す
Next, alignment marks are exposed on the positive type resist 2 using an alignment mark forming mask 3, as shown in FIG. 1(b). The exposed area is indicated by A.

次に、露光用マスクをマーキング事項マスク4に代える
。そして、そのマーキング事項マスク4を用いて第1図
(e)に示すようにボジタイグレジスト2の異なる位置
にマーキング事項を露光する。
Next, the exposure mask is replaced with the marking item mask 4. Then, using the marking item mask 4, marking items are exposed at different positions on the positive tag resist 2 as shown in FIG. 1(e).

そのマーキング事項の露光部をBで示す。The exposed portion of the marking is indicated by B.

次に、ポジタイプレジスト2を現像する。すると、第1
図(d)に示すように、アライメントマークの露光部A
とマーキング事項の露光部Bが除去され、アライメント
マークおよびマーキング事項に対応してレジストが除去
されたレジストパターン2aが得られる。
Next, the positive type resist 2 is developed. Then, the first
As shown in figure (d), the exposed part A of the alignment mark
The exposed portion B of the marking item is removed, and a resist pattern 2a is obtained in which the resist is removed corresponding to the alignment mark and the marking item.

その後、前記レジストパターン2aiマスクドしてGa
 As基板1をエツチングする。すると、GaAaJ[
1fl、レジストパターン2mのレジスト除去部に対応
してエツチングされ、その結果として第1図(e)に示
すようにアライメントマークにとマーキング事項B′が
Ga As基板1に形成される。
After that, the resist pattern 2ai is masked and Ga
The As substrate 1 is etched. Then, GaAaJ[
1fl and the resist pattern 2m are etched in correspondence with the removed portions of the resist, and as a result, markings B' are formed on the GaAs substrate 1 as alignment marks as shown in FIG. 1(e).

なお、以上の方法において、ポジタイプレジスト2に対
するアライメントマークの露光工程とマーキング事項の
露光工程は、順序を逆にしてもよい。
In addition, in the above method, the order of the exposure process of the alignment mark and the exposure process of the marking items on the positive type resist 2 may be reversed.

また、最後のエツチング工程は金属の堆積工程に代える
こともできる。すなわち、GaAs基板1にレジストツ
タターン2aが形成された状態で金属の堆積を行い、不
要部の金属をレジスト毎除去して、レジストツタタン2
亀のレジスト除去部の金属のみを残存させることにより
、金属堆積でアライメントマークおよびマーキング事項
をGa As基板1上に形成できる。
Also, the final etching step can be replaced by a metal deposition step. That is, metal is deposited with the resist pattern 2a formed on the GaAs substrate 1, and unnecessary metal is removed from the entire resist to form the resist pattern 2a.
By leaving only the metal in the portion where the turtle resist has been removed, alignment marks and marking items can be formed on the GaAs substrate 1 by metal deposition.

また、以上の方法において、マーキング事項マスク4F
i、一般には石英がラスマスクであるが、精度を必要と
しない場合は、フィルム状のものでも問題はない。
In addition, in the above method, marking item mask 4F
i. Quartz is generally used as a lath mask, but if precision is not required, a film-like mask may also be used.

(発明の効果) 以上詳述したように、この発明の方法によれば、アライ
メントマーク形成時に同時に、ホトリソとエツチングあ
るいは金属堆積によりマーキング事項を半導体基板に記
入するようにしたので、該基板がGaAs基板であって
も、該基板が破損したり、該基板に結晶欠陥が発生する
ようなストレスは加わらず、該基板の破損および結晶欠
陥の発生を防止できる。したがって、製作した素子の特
性劣化や歩留りの低下も除去できる。また、この発明の
方法によれば、アライメントマーク形成用マスクにマー
キング事項を加えず、マーキング事項は独立したマスク
としたので、該マーキング事項マスクを他のアライメン
トマーク形成用マスクと組合わせて使用することもでき
る。また、マーキング事項をアライメントマーク形成用
マスクに加える場合は、高精度のアライメントマーク形
成用マスクをマーキング事項の数だけ必要とするが、マ
ーキング事項を別マスクに独立させれば、高精度のアラ
イメントマーク形成用マスクtit枚ですみ、経済的で
ある。
(Effects of the Invention) As described in detail above, according to the method of the present invention, marking items are written on the semiconductor substrate by photolithography and etching or metal deposition at the same time as alignment marks are formed. Even in the case of the substrate, stress that would cause damage to the substrate or generation of crystal defects in the substrate is not applied, and damage to the substrate and generation of crystal defects can be prevented. Therefore, it is possible to eliminate deterioration in characteristics of manufactured elements and decrease in yield. Further, according to the method of the present invention, marking items are not added to the alignment mark forming mask and the marking items are made into an independent mask, so the marking items mask can be used in combination with other alignment mark forming masks. You can also do that. In addition, when adding marking items to the mask for forming alignment marks, you need as many high-precision alignment mark forming masks as there are marking items, but if you separate the marking items into separate masks, you can create high-precision alignment marks. It is economical because only one forming mask is required.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の半導体基板のマーキング方法の一実
施例を示す工程断面図である。 1・・・GaAs基板、2・・・ポジタイプレジスト、
2a・・・レジストパターン、3・・・アライメントマ
ーク形成用マスク、4・・・マーキング事項マスク、A
・・・アライメントマーク露光部、B・・・マーキング
事項露光部、に・・・アライメントマーク、「・・・マ
ーキング事項。
FIG. 1 is a process sectional view showing an embodiment of the semiconductor substrate marking method of the present invention. 1...GaAs substrate, 2...Positive type resist,
2a...Resist pattern, 3...Mask for alignment mark formation, 4...Marking item mask, A
...Alignment mark exposure area, B...Marking item exposure area,...Alignment mark, ``...Marking item.

Claims (1)

【特許請求の範囲】 アライメントマーク形成工程において、 (a)半導体基板上にポジタイプレジストを塗布する工
程と、 (b)そのポジタイプレジストにアライメントマークお
よびマーキング事項を、それぞれ別のマスクを用いて異
なる露光工程で露光する工程と、 (c)その露光されたポジタイプレジストを現像する工
程と、 (d)その現像されたポジタイプレジストをマスクとし
て前記半導体基板のエッチングまたは基板に対する層堆
積を行うことにより、アライメントマークおよびマーキ
ング事項を半導体基板上に形成する工程とを具備してな
る半導体基板のマーキング方法。
[Claims] In the alignment mark forming step, (a) a step of applying a positive type resist on a semiconductor substrate; and (b) a step of forming an alignment mark and marking items on the positive type resist using separate masks. (c) developing the exposed positive type resist; and (d) etching the semiconductor substrate or depositing a layer on the substrate using the developed positive type resist as a mask. A method for marking a semiconductor substrate, comprising a step of forming an alignment mark and a marking item on a semiconductor substrate.
JP61295021A 1986-12-12 1986-12-12 Marking method for semiconductor substrate Pending JPS63148611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61295021A JPS63148611A (en) 1986-12-12 1986-12-12 Marking method for semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61295021A JPS63148611A (en) 1986-12-12 1986-12-12 Marking method for semiconductor substrate

Publications (1)

Publication Number Publication Date
JPS63148611A true JPS63148611A (en) 1988-06-21

Family

ID=17815305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61295021A Pending JPS63148611A (en) 1986-12-12 1986-12-12 Marking method for semiconductor substrate

Country Status (1)

Country Link
JP (1) JPS63148611A (en)

Similar Documents

Publication Publication Date Title
US20030209812A1 (en) Method of aligning a wafer and masks
JPS5968928A (en) Manufacture of semiconductor device
JPS63148611A (en) Marking method for semiconductor substrate
US3647445A (en) Step and repeat photomask and method of using same
JP2003121989A (en) Method for modifying halftone phase shifting mask
US3673018A (en) Method of fabrication of photomasks
US7276316B2 (en) Common second level frame exposure methods for making embedded attenuated phase shift masks
JPH0276214A (en) Alignment mark of glass mask in photolithography process
JPS6223862B2 (en)
JP2715462B2 (en) Reticle and method of manufacturing semiconductor device using the same
JP2000275816A (en) Photomask base plate and manufacture of photomask
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
JPS63275115A (en) Pattern forming method for semiconductor device
KR100728947B1 (en) Method for exposing using reticle for semiconductor device
JPS5984245A (en) Photomask
JPH03155612A (en) Forming method for alignment mark
JPS59202632A (en) Photomask
JPH08213302A (en) Fine processing method and fine processing photomask used for said method
JPH08203821A (en) Formation of pattern
JPH05134387A (en) Structure of phase shift mask, exposing system, exposing device and semiconductor device
KR100209370B1 (en) Mask used measuring overlap and manufacturing method of overlap mark
JPH06148864A (en) Phase shift mask and its production
JPS62271427A (en) Aligment of mask position
JPS62193249A (en) Manufacture of semiconductor device
JPS6239814B2 (en)