JPS63146141A - Memory card - Google Patents
Memory cardInfo
- Publication number
- JPS63146141A JPS63146141A JP61292451A JP29245186A JPS63146141A JP S63146141 A JPS63146141 A JP S63146141A JP 61292451 A JP61292451 A JP 61292451A JP 29245186 A JP29245186 A JP 29245186A JP S63146141 A JPS63146141 A JP S63146141A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- host device
- signal
- higher device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリカードに関するものである。[Detailed description of the invention] [Industrial application field] The present invention relates to a memory card.
従来、メモリカードがそれ自体の形態を接続する上位装
置に認識させる機能をもつという技術は存在しなかった
。Conventionally, there has been no technology in which a memory card has a function of making a connected host device recognize its form.
従来は上述したように、メモリカード自体の形態を上位
装置側から認識できなかったため、上位装置に指定以外
の形態をもつメモリカードが接続されてもその誤りの検
知が難しいという間圧点があった。また、異なる形態を
もつ数種のメモリカードを上位装置が同一のコネクタに
て使用する際には、その形態の区別が認識できないため
、その実現が困難であるという問題点があった。As mentioned above, in the past, the format of the memory card itself could not be recognized from the host device, so even if a memory card with a format other than the specified format was connected to the host device, there was a pressure point where it was difficult to detect the error. Ta. Furthermore, when a host device uses several types of memory cards with different formats with the same connector, there is a problem in that it is difficult to realize this because the distinction between the formats cannot be recognized.
本発明のメモリカードは、上位装置側からの制御信号に
よシメモリカード自体の形態をデータバス上に出力し、
上記上位装置側に認識させる手段を備えてなるようにし
たものである。The memory card of the present invention outputs the form of the memory card itself onto the data bus according to a control signal from the host device side,
The device is equipped with means for causing the host device to recognize the information.
本発明においては、メモリカード自体の形態を上位装置
に認識させる。In the present invention, the form of the memory card itself is recognized by the host device.
以下、図面に基づき本発明の実施例を詳細に説明する。 Embodiments of the present invention will be described in detail below based on the drawings.
第１図は本発明のメモリカードを接続する上位装置側で
その認識データを認識する手順の一例を示すフローチャ
ートである。FIG. 1 is a flowchart showing an example of a procedure for recognizing recognition data on the host device side to which the memory card of the present invention is connected.
本発明の理解を容易にするため、まずこれについて説明
する。In order to facilitate understanding of the present invention, this will be explained first.
この例では、まず、ステップ１１でメモリカードに電源
を供給する。つぎに、本発明のメモリカードから認識デ
ータを出力させる制御信号として面信号とＣＫＥＮ信号
を用い、ステップ１２でこれら両信号がアクティブにな
ったときのみ、ステップ１３で認識データが出力される
という手順をとっている。In this example, first, in step 11, power is supplied to the memory card. Next, a surface signal and a CKEN signal are used as control signals for outputting recognition data from the memory card of the present invention, and only when these two signals become active in step 12, recognition data is output in step 13. is taking.
そして、本発明のメモリカードから出力される認識デー
タの内容としては、例えば、■内蔵メモリのタイプ、■
データバス長、■メモリ容量、■書込可・不可の情報な
どがあげられる。The contents of the recognition data output from the memory card of the present invention include, for example: ■ Built-in memory type; ■
Examples include data bus length, ■memory capacity, and ■writable/unwritable information.
第２図は本発明の一実施例を示す構成図で、本発明のメ
モリカードとそのメモリカードを使用する上位装置との
間のインターフェースの一例を示すものである。FIG. 2 is a block diagram showing an embodiment of the present invention, and shows an example of an interface between a memory card of the present invention and a host device using the memory card.
図において、１は上位装置のＣＰＵ、２は本発明のメモ
リカードで、このメモリカード２は接続用コネクタ３を
介して上位装置に接続されている。In the figure, 1 is a CPU of a host device, 2 is a memory card of the present invention, and this memory card 2 is connected to the host device via a connection connector 3.
４はアドレスデコード部、５はアドレスバス、６はデー
タバスである。4 is an address decoding section, 5 is an address bus, and 6 is a data bus.
１−１．１−２・・・１−４は上位装置のＣＰＵ１の信
号名であシ、１−１はアドレス信号（ＡＯ−ＡＸＸ）で
あシ、アドレスバス５を構成し、その信号数は使用する
メモリカードの容量によシ決定される。1-1.1-2...1-4 are the signal names of the CPU 1 of the host device, 1-1 is the address signal (AO-AXX), which constitutes the address bus 5, and the number of signals. is determined by the capacity of the memory card used.
１−２はＩＯメモリ切シ換え信号（Ｉ Ｏ／Ｍ ）およ
び工０リクエスト信号（ｌ０ＲＱ）、１−３はリード信
号（罰）であシ、メモリカードのメモリ内容を読み出す
ときにアクティブとなる。１−４はデータ信号であり、
データバス６を構成する。また、２−１．２−２・−２
−４は本発明のメモリカード２の信号名で１．２−１は
アドレス信号（ＡＯ〜ＡＸＸ ）であり、このアドレス
信号２−１は上記上位装置のＣＰＵ１におけるアドレス
信号１−１と同一である。２−２はカード認識データ検
出信号（ＣＫＥＮ）であシ、本発明のメモリカードから
認識データを出力許可にするときアクティブとなる。1-2 is the IO memory switching signal (IO/M) and the IO request signal (l0RQ), 1-3 is the read signal (punishment), and becomes active when reading the memory contents of the memory card. . 1-4 are data signals,
A data bus 6 is configured. Also, 2-1.2-2・-2
-4 is the signal name of the memory card 2 of the present invention, and 1.2-1 is the address signal (AO to AXX), and this address signal 2-1 is the same as the address signal 1-1 in the CPU 1 of the host device. be. 2-2 is a card recognition data detection signal (CKEN), which becomes active when outputting recognition data from the memory card of the present invention is permitted.
２−３はメモリ内容データ出力許可信号（ｏｇ）であシ
、メモリからデータを出力許可にするときアクティブと
なる。２−４はデータ信号（Ｄｏ−Ｄ７）で、！１１シ
、このデータ信号２−４は上記上位装置のＣＰＵ１にお
けるデータ信号１−４と同一である。Reference numeral 2-3 is a memory content data output permission signal (og), which becomes active when outputting data from the memory is permitted. 2-4 is a data signal (Do-D7), ! 11, this data signal 2-4 is the same as the data signal 1-4 in the CPU 1 of the host device.
そして、上記カード認識データ検出信号（泳ｇＮ） ２
−２とメモリ内容データ出力許可信号（Ｏｇ） ２−３
は上位装置側からの制御信号であり、上位装置のＣＰＯ
ｌとメモリカード２およびデータバス６ならびにデータ
信号１−４．２−４（ＤＯ〜Ｄ７）は、上位装置側から
の制御信号によ）メモリカード自体の形態をデータバス
６上に出力し、上記上位装置側に認識させる手段を構成
している。Then, the above card recognition data detection signal (swim gN) 2
-2 and memory content data output permission signal (Og) 2-3
is a control signal from the higher-level device, and the CPO of the higher-level device
1, memory card 2, data bus 6, and data signals 1-4, 2-4 (DO to D7) output the form of the memory card itself (based on control signals from the host device) onto data bus 6, This constitutes means for causing the host device to recognize the information.
つぎにこの第２図に示す実施例の動作について説明する
。Next, the operation of the embodiment shown in FIG. 2 will be explained.
まず、上位装置のＣＰＵ１はアドレス信号（ＡＯ〜ＡＸ
Ｘ） １−１ ｔたはアドレス信号（ＡＯ−ＡＸＸ）２
−１によシアドレス指定を行い、指定されたアドレスの
メモリの内容をデータ信号（Ｄｏ−Ｄ７）１−４または
データ信号（Ｄｏ−０７）２−４で形成されるデータバ
ス６を介してメモリ内容データをメモリ内容データ出力
許可信号（ＯＥ） ２−３に同期させて取シ込む。First, the CPU 1 of the host device sends an address signal (AO to AX
X) 1-1 t or address signal (AO-AXX) 2
-1 specifies the address of the memory at the specified address via the data bus 6 formed by data signals (Do-D7) 1-4 or data signals (Do-07) 2-4. The memory content data is taken in in synchronization with the memory content data output enable signal (OE) 2-3.
つぎに、本発明のメモリカード２がらその特色である認
識データを上位装置のＣＰＵ１が取シ込むためには、こ
の例では第１図の手順でも示した通り、本発明のメモリ
カード２から認識データを出力させる制御信号であるメ
モリ内容データ出力許可信号（ＯＫ） ２−３とカード
認識データ検出信号（ＣＫＥＮ） ２−２の両信号をア
クティブにする必要がある。そして、このＯＥ信号２−
３はメモリカード内部のメモリチップのデータ出力許可
信号であシ、また、ＣＫＥＮ信号２−２は本発明のメモ
リカード２から認識データを出力許可にする検出信号で
あるが、この例ではｏｇ信号２−３は上位装置のＣＰＵ
１のリード信号（ＲＤ）１−３をそのまま使用し、ＣＫ
ｇＮ信号２−２はアドレスデコード部４によりアドレス
信号をデコードし、特定のアドレス時にＣＫＥＮ信号２
−２が出力される構成となっている。これによシ、上位
装置は本発明のメモリカード２に対し、ある特定のアド
レスを出力してメモリ内容を読み出していくだけで、認
識データを得ることができる。Next, in order for the CPU 1 of the host device to receive the recognition data that is characteristic of the memory card 2 of the present invention, in this example, as shown in the procedure of FIG. It is necessary to activate both the memory content data output permission signal (OK) 2-3 and the card recognition data detection signal (CKEN) 2-2, which are control signals for outputting data. And this OE signal 2-
3 is a data output permission signal of the memory chip inside the memory card, and CKEN signal 2-2 is a detection signal that allows output of recognition data from the memory card 2 of the present invention, but in this example, the OG signal is used. 2-3 is the CPU of the host device
1 read signal (RD) 1-3 is used as is, and CK
The gN signal 2-2 is decoded by the address decoder 4, and the CKEN signal 2-2 is output at a specific address.
The configuration is such that -2 is output. Accordingly, the host device can obtain recognition data by simply outputting a specific address to the memory card 2 of the present invention and reading the memory contents.
以上説明したように、本発明のメモリカードはそれ自体
の形態を上位装置に認識させる機能を有するため、以下
に示すような効果がある。As explained above, since the memory card of the present invention has the function of making the host device recognize its form, it has the following effects.
すなわち、まず第１に、上位装置が指定するメモリカー
ドあるいは上位装置側のハードウェアの構成上正常動作
するために要求されるハードウェア形態を有するメモリ
カード以外のカードが接続される誤りを上位装置側で検
知することができる。That is, first of all, the host device detects an error in which a card other than the memory card specified by the host device or a memory card that has the hardware configuration required for normal operation due to the hardware configuration of the host device is connected. It can be detected from the side.
第２に、異種の形態をもつメモリカードを同一のコネク
タにて上位装置が使用することが容易となる。第３に、
上記第１．第２を解決するための従来のさまざまな上位
装置側での付加技術が不要となるため、上位装置の軽薄
短小化に貢献できる。Second, it becomes easy for a host device to use memory cards of different types through the same connector. Thirdly,
Above 1st. Since there is no need for various conventional additional technologies on the host device side to solve the second problem, it is possible to contribute to making the host device lighter, thinner, and smaller.
第４に、認識データにメモリカードのステータス情報を
付加するなどの工夫によシ、上位装置側にてメモリカー
ドの現在状況を杷握可能となるため処理能力の高速化に
貢献できる。 ・このように本発明によれば、多大の
効果がらり、メモリカードとしては独自のものである。Fourth, by adding the status information of the memory card to the recognition data, it becomes possible to control the current status of the memory card on the host device side, which contributes to speeding up the processing capacity. - As described above, the present invention has many effects and is unique as a memory card.
第１図は本発明のメモリカードを接続する上位装置側で
その認識データを認識する手順の一例を示すフローチャ
ート、第２図は本発明の一実施例を示す構成図で、本発
明のメモリカードとそのメモリカードを使用する上位装
置との間のインターフェースを示す。
１・・・・上位装置のＣＰＵ、 １−１・φ・・アドレ
ス信号、１−４・・・ψデータ信号、２・・・・本発明
のメモリカード、２−１φ・曇・アドレス信号、２−２
・・・・カード認識データ検出信号（制御信号）、２−
３・・・・メモリ内容データ出力許可信号（制御信号）
、２−４・・・・データ信号、３・・・・接続用コネク
タ、４・・・書アドレスデコード部、５０１０．アドレ
スバス、６・・・・１−タパス。FIG. 1 is a flowchart showing an example of a procedure for recognizing recognition data on the host device side to which the memory card of the present invention is connected, and FIG. 2 is a block diagram showing an embodiment of the present invention. The interface between the memory card and the host device that uses the memory card is shown. DESCRIPTION OF SYMBOLS 1... CPU of host device, 1-1 φ address signal, 1-4 φ data signal 2... memory card of the present invention, 2-1φ address signal, 2-2
...Card recognition data detection signal (control signal), 2-
3...Memory content data output permission signal (control signal)
, 2-4...data signal, 3...connection connector, 4...write address decoding unit, 5010. address bus, 6...1-tapas.
Claims (1)
態をデータバス上に出力し、前記上位装置側に認識させ
る手段を備えてなることを特徴とするメモリカード。1. A memory card comprising means for outputting the format of the memory card itself onto a data bus in response to a control signal from a host device so that the host device recognizes the format.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292451A JPS63146141A (en) | 1986-12-10 | 1986-12-10 | Memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292451A JPS63146141A (en) | 1986-12-10 | 1986-12-10 | Memory card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63146141A true JPS63146141A (en) | 1988-06-18 |
Family
ID=17781971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61292451A Pending JPS63146141A (en) | 1986-12-10 | 1986-12-10 | Memory card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63146141A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150936A (en) * | 1988-12-01 | 1990-06-11 | Pfu Ltd | Extension memory access system |
| JPH02236648A (en) * | 1989-03-10 | 1990-09-19 | Matsushita Electric Ind Co Ltd | Identification circuit for memory card |
| JPH04124746A (en) * | 1990-09-15 | 1992-04-24 | Fujitsu Ltd | Memory capacity identification system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158754A (en) * | 1982-03-15 | 1983-09-21 | Hitachi Ltd | Controlling system |
| JPS5999505A (en) * | 1982-11-29 | 1984-06-08 | Mitsubishi Electric Corp | Controller of electronic sewing machine |
| JPS61183754A (en) * | 1985-02-12 | 1986-08-16 | Mitsubishi Electric Corp | Ep-rom controlling circuit |
-
1986
- 1986-12-10 JP JP61292451A patent/JPS63146141A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158754A (en) * | 1982-03-15 | 1983-09-21 | Hitachi Ltd | Controlling system |
| JPS5999505A (en) * | 1982-11-29 | 1984-06-08 | Mitsubishi Electric Corp | Controller of electronic sewing machine |
| JPS61183754A (en) * | 1985-02-12 | 1986-08-16 | Mitsubishi Electric Corp | Ep-rom controlling circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150936A (en) * | 1988-12-01 | 1990-06-11 | Pfu Ltd | Extension memory access system |
| JPH02236648A (en) * | 1989-03-10 | 1990-09-19 | Matsushita Electric Ind Co Ltd | Identification circuit for memory card |
| JPH04124746A (en) * | 1990-09-15 | 1992-04-24 | Fujitsu Ltd | Memory capacity identification system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5241521A (en) | Optical disk driving apparatus | |
| JPS63146141A (en) | Memory card | |
| JPS6339069A (en) | Periodical interruption informing method for digital input/output controller | |
| JP2570995B2 (en) | Disk controller | |
| JPS6047269A (en) | Information recording and reading device | |
| JP2523007B2 (en) | How to check the card reader / writer | |
| JP2842803B2 (en) | PC card | |
| JPS60117452A (en) | Medium discriminating system of floppy disc | |
| JPH0256623A (en) | Data entry system for electronic computer | |
| JPS60135939U (en) | Processing device runaway detection circuit | |
| KR930020277A (en) | Data transfer method using shared memory | |
| JP2004021505A (en) | Communication controller and microcomputer | |
| JPS6332642A (en) | Information processor | |
| JPS61256449A (en) | Bus diagnosis system | |
| JP2000267983A (en) | Ata/atapi driving device | |
| JPS63211424A (en) | Read and write system for ic card | |
| JPS6118061A (en) | Shared memory control system | |
| JPH0298720A (en) | Additional board recognizing system | |
| JPH0567029A (en) | Personal computer | |
| JPH023183A (en) | Eeprom writing completion confirming system | |
| JPS6055387A (en) | Functional character control system | |
| JPH0480860A (en) | Program loading system | |
| JPH02287782A (en) | Ic card processing system | |
| JPS59138928U (en) | process output circuit | |
| JPS6316358A (en) | Control system for i/o command output |