JPS6314518A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS6314518A JPS6314518A JP61157218A JP15721886A JPS6314518A JP S6314518 A JPS6314518 A JP S6314518A JP 61157218 A JP61157218 A JP 61157218A JP 15721886 A JP15721886 A JP 15721886A JP S6314518 A JPS6314518 A JP S6314518A
- Authority
- JP
- Japan
- Prior art keywords
- level
- current
- output
- resistor
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
エミッタ結合論理（Ｅ Ｃ１，、）回路の出力エミッタ
ホロワ段に温度上昇によって電圧の降下する手段を設け
、これと終ＤＡ ｆｉｔ抗の依存性とにより定電流化を
図ることにより次段の容量性負荷の電流引き抜きを早め
てハイレベルからローレベルへノ立下りをご峻にしたも
のである。
ホロワ段に温度上昇によって電圧の降下する手段を設け
、これと終ＤＡ ｆｉｔ抗の依存性とにより定電流化を
図ることにより次段の容量性負荷の電流引き抜きを早め
てハイレベルからローレベルへノ立下りをご峻にしたも
のである。
本発明は出力段の定電流回路に関し、特に、ＥＣＬ回路
における出力エミッタホロワの定電流回路に関する。
における出力エミッタホロワの定電流回路に関する。
〔従来の技術］
第４図はＥＣＬ回路の出力段の一般的な回路である。ト
ランジスタＱｌおよびＱ２によりカレントスイッチを構
成し、出力トランジスタＱ３のエミッタから出力を取り
出すエミッタホロワの形をとっている。ここで、ＶＣｃ
は第１の電源（接地）、ＶＥＥは第２の電源、Ｃ３は定
電流源、ＲＥＦは基準信号端子、ＩＮは信号入力端子、
ＯＵＴは出力端子である。出力端子０１ＪＴには次段の
容量性負荷が接続されている。出力がハイ （１−１）
レベルからロー（Ｌ ）レベルに切換れるときは終端抵
抗Ｒ１を介して電源ＶＥＥ側に電流を引き抜いている。
ランジスタＱｌおよびＱ２によりカレントスイッチを構
成し、出力トランジスタＱ３のエミッタから出力を取り
出すエミッタホロワの形をとっている。ここで、ＶＣｃ
は第１の電源（接地）、ＶＥＥは第２の電源、Ｃ３は定
電流源、ＲＥＦは基準信号端子、ＩＮは信号入力端子、
ＯＵＴは出力端子である。出力端子０１ＪＴには次段の
容量性負荷が接続されている。出力がハイ （１−１）
レベルからロー（Ｌ ）レベルに切換れるときは終端抵
抗Ｒ１を介して電源ＶＥＥ側に電流を引き抜いている。
このような構成においては次のような問題がある、即ち
、終端抵抗Ｒ２は温度依存性があるために温度上昇によ
って抵抗値が大きくなり電′流が減少するので出力のＨ
レベルからＬレベルへの切換り時に電流引き抜きが遅く
なることである。この状態は第２図の点線で示される。
、終端抵抗Ｒ２は温度依存性があるために温度上昇によ
って抵抗値が大きくなり電′流が減少するので出力のＨ
レベルからＬレベルへの切換り時に電流引き抜きが遅く
なることである。この状態は第２図の点線で示される。
■４レベルからＬレベルへの切換りは出来るだけ急峻で
あることが望ましいが、点線で示す如くだら下りとなる
。これは前述の如く終端抵抗Ｒ，の抵抗値が温度により
上昇するために流れる電流が小さくなりその結果容量性
負荷の電流引き抜きを遅くするからである。
あることが望ましいが、点線で示す如くだら下りとなる
。これは前述の如く終端抵抗Ｒ，の抵抗値が温度により
上昇するために流れる電流が小さくなりその結果容量性
負荷の電流引き抜きを遅くするからである。
本発明は上述した問題を解消したエミッタホロワ出力に
おける定電流回路を提供することにあり、その手段は出
力トランジスタをエミッタホロワで構成したエミッタ結
合論理回路において、該出力トランジスタのエミッタ側
に終端抵抗と温度依存性電圧降下手段を直列接続し、終
端抵抗の温度依存性と電圧降下手段の温度依存性とによ
って定電流を得るようにしたことを特徴とする。
おける定電流回路を提供することにあり、その手段は出
力トランジスタをエミッタホロワで構成したエミッタ結
合論理回路において、該出力トランジスタのエミッタ側
に終端抵抗と温度依存性電圧降下手段を直列接続し、終
端抵抗の温度依存性と電圧降下手段の温度依存性とによ
って定電流を得るようにしたことを特徴とする。
第１図は本発明に係る一実施例定電流回路を有するＥＣ
Ｌ出力段回路図である。第１図においてＤは電圧降下手
段としてのダイオードである。一般にダイオードは温度
上昇によってその両端間電圧が降下する特性がある。こ
のような特性はショットキー・バリヤ・ダイオード（Ｓ
Ｂ Ｄ）においても同様である。従ってこのような特
性の素子を終端抵抗Ｒ１と第２の電源ＶＥＥＯ間に直列
に挿入することによってエミッタホロワ出力の定電流化
を図ることができる。即ち、温度上昇によってダイオー
ドの両端電圧ＶｌｌＥが下がるので抵抗Ｒ２の両端電圧
は上昇することになり従ってＲ１を流れる電流を一定に
すことができる。この場合、定電流化するためには出力
トランジスタＱ３のエミッタ電圧を■。吋、抵抗 Ｒ２
を流れる電流をＩとすると、Ｖｏｕｖ ＶＥＥ−Ｖｌ
ｌＥ＋ Ｒｐ ・Ｉの関係から、となるようにダイオー
ド、抵抗等を選択する。
Ｌ出力段回路図である。第１図においてＤは電圧降下手
段としてのダイオードである。一般にダイオードは温度
上昇によってその両端間電圧が降下する特性がある。こ
のような特性はショットキー・バリヤ・ダイオード（Ｓ
Ｂ Ｄ）においても同様である。従ってこのような特
性の素子を終端抵抗Ｒ１と第２の電源ＶＥＥＯ間に直列
に挿入することによってエミッタホロワ出力の定電流化
を図ることができる。即ち、温度上昇によってダイオー
ドの両端電圧ＶｌｌＥが下がるので抵抗Ｒ２の両端電圧
は上昇することになり従ってＲ１を流れる電流を一定に
すことができる。この場合、定電流化するためには出力
トランジスタＱ３のエミッタ電圧を■。吋、抵抗 Ｒ２
を流れる電流をＩとすると、Ｖｏｕｖ ＶＥＥ−Ｖｌ
ｌＥ＋ Ｒｐ ・Ｉの関係から、となるようにダイオー
ド、抵抗等を選択する。
第２図の実線は本発明の効果を示している。即ち、容量
性負荷から引き抜き電流量が温度に無関係に一定に保持
されるためＨレベルからＬレベルへの立下りが急峻に行
われる。
性負荷から引き抜き電流量が温度に無関係に一定に保持
されるためＨレベルからＬレベルへの立下りが急峻に行
われる。
第３図（ａ）、（ｂ）は第１図に示す定電流回路のトラ
ンジスタＱ３、終端抵抗Ｒ１およびダイオードＤの構造
断面図（ａ）およびその平面図（ｂ）である。（Ｂ）、
（Ｅ）はトランジスタＱ３のベースおよびエミツタを示
している。従って出力ＯＵＴはエミッタ部分（Ｅ）のア
ルミニウム配線（Ａ＊）から取り出され、第２の電源Ｖ
ＥＥは右側Ａ２配線の■、に設けられる。ダイオード（
Ｄ）はｎ゛拡散層とＰ−拡散層とにより構成されこれら
は抵抗Ｒ，と同一のランドに構成される。このように同
一ランドに設けることによって面積的に小型化が可能と
なる。仮りにダイオードＤをトランジスタのコレクタベ
ース接合により設けるならば、このために別のランドが
必要となり分離層としてポリシリコン層Ｐｏ１ｙ Ｓｔ
をさらに必要し面積的に不利である。
ンジスタＱ３、終端抵抗Ｒ１およびダイオードＤの構造
断面図（ａ）およびその平面図（ｂ）である。（Ｂ）、
（Ｅ）はトランジスタＱ３のベースおよびエミツタを示
している。従って出力ＯＵＴはエミッタ部分（Ｅ）のア
ルミニウム配線（Ａ＊）から取り出され、第２の電源Ｖ
ＥＥは右側Ａ２配線の■、に設けられる。ダイオード（
Ｄ）はｎ゛拡散層とＰ−拡散層とにより構成されこれら
は抵抗Ｒ，と同一のランドに構成される。このように同
一ランドに設けることによって面積的に小型化が可能と
なる。仮りにダイオードＤをトランジスタのコレクタベ
ース接合により設けるならば、このために別のランドが
必要となり分離層としてポリシリコン層Ｐｏ１ｙ Ｓｔ
をさらに必要し面積的に不利である。
本発明によればエミッタホロワ出力段において、次段の
容量性負荷からの電流引き抜きの温度依存性がなくなる
ためＨレベルからＬレー・ルへの立下りを急峻にするこ
とができる。
容量性負荷からの電流引き抜きの温度依存性がなくなる
ためＨレベルからＬレー・ルへの立下りを急峻にするこ
とができる。
第１図は本発明に係る一実施例定電流回路を有するＥＣ
Ｌ出力段回路図、 第２図は本発明と従来の効果を比較する特性図、第３図
（ａ）、（ｂ）は第１図定電流回路の構造断面図（ａ）
および平面図（ｂ）、および第４図は従来のＥＣＬ出力
段回路図である。 （符号の説明） Ｑ＋ 、Ｑｚ・・・差動トランジスタ、Ｑ、・・・出力
トランジスタ、 Ｄ ・・・ダイオード、 Ｒ２・・・終端抵抗。
Ｌ出力段回路図、 第２図は本発明と従来の効果を比較する特性図、第３図
（ａ）、（ｂ）は第１図定電流回路の構造断面図（ａ）
および平面図（ｂ）、および第４図は従来のＥＣＬ出力
段回路図である。 （符号の説明） Ｑ＋ 、Ｑｚ・・・差動トランジスタ、Ｑ、・・・出力
トランジスタ、 Ｄ ・・・ダイオード、 Ｒ２・・・終端抵抗。
Claims (1)
- １、出力トランジスタをエミッタホロワで構成したエミ
ッタ結合論理回路において、該出力トランジスタのエミ
ッタ側に終端抵抗と温度依存性電圧降下手段を直列接続
し、終端抵抗の温度依存性と電圧降下手段の温度依存性
とによって定電流を得るようにしたことを特徴とする出
力エミッタホロワの定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157218A JPS6314518A (ja) | 1986-07-05 | 1986-07-05 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157218A JPS6314518A (ja) | 1986-07-05 | 1986-07-05 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6314518A true JPS6314518A (ja) | 1988-01-21 |
Family
ID=15644800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61157218A Pending JPS6314518A (ja) | 1986-07-05 | 1986-07-05 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6314518A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9632339B2 (en) | 2009-07-31 | 2017-04-25 | Lg Display Co., Ltd. | 3D image display device including display panel and patterned retarder |
-
1986
- 1986-07-05 JP JP61157218A patent/JPS6314518A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9632339B2 (en) | 2009-07-31 | 2017-04-25 | Lg Display Co., Ltd. | 3D image display device including display panel and patterned retarder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032046B1 (en) | Circuitry for protecting a semiconductor device against static electricity | |
| US4112314A (en) | Logical current switch | |
| US4599521A (en) | Bias circuit with voltage and temperature compensation for an emitter coupled logic circuit | |
| US5389832A (en) | Capacitively cross-coupled DCS emitter-follower output stage | |
| US4507575A (en) | NAND Logic gate circuit having improved response time | |
| US3723761A (en) | Emitter-emitter coupled logic circuit device | |
| US5852367A (en) | Speed enhanced level shifting circuit utilizing diode capacitance | |
| US4409495A (en) | Schmitt trigger circuit with low input current | |
| JPS6314518A (ja) | 定電流回路 | |
| US5338980A (en) | Circuit for providing a high-speed logic transition | |
| US5515007A (en) | Triple buffered amplifier output stage | |
| US4871929A (en) | ECL logic gate | |
| JPS6281120A (ja) | 半導体装置 | |
| US5028820A (en) | Series terminated ECL buffer circuit and method with an optimized temperature compensated output voltage swing | |
| JPH036697B2 (ja) | ||
| US5317208A (en) | Integrated circuit employing inverse transistors | |
| US5065051A (en) | Ecl-ttl level converting circuit | |
| JPH0124377B2 (ja) | ||
| US4682056A (en) | Switching circuit having low speed/power product | |
| US4570086A (en) | High speed complementary NOR (NAND) circuit | |
| US4857780A (en) | High withstand voltage output | |
| SU1531208A1 (ru) | Преобразователь уровн | |
| JPH07142992A (ja) | 差動エミッタ結合論理回路 | |
| JPH0613883A (ja) | レベル変換回路 | |
| JPH0537350A (ja) | Ｅｃｌ回路 |