JPS6314517Y2 - - Google Patents

Info

Publication number
JPS6314517Y2
JPS6314517Y2 JP4495582U JP4495582U JPS6314517Y2 JP S6314517 Y2 JPS6314517 Y2 JP S6314517Y2 JP 4495582 U JP4495582 U JP 4495582U JP 4495582 U JP4495582 U JP 4495582U JP S6314517 Y2 JPS6314517 Y2 JP S6314517Y2
Authority
JP
Japan
Prior art keywords
transistor
input signal
circuit
output
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4495582U
Other languages
Japanese (ja)
Other versions
JPS58149832U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4495582U priority Critical patent/JPS58149832U/en
Publication of JPS58149832U publication Critical patent/JPS58149832U/en
Application granted granted Critical
Publication of JPS6314517Y2 publication Critical patent/JPS6314517Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Noise Elimination (AREA)

Description

【考案の詳細な説明】 本考案は輝度信号または色差信号のノイズを除
去する雑音除去回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a noise removal circuit that removes noise from a luminance signal or a color difference signal.

従来の雑音除去回路は第1図aおよびbのブロ
ツク図および回路図に示す如く、1次のハイパス
フイルタ1と、ハイパスフイルタ1の出力をリミ
ツトするリミツタ2と、リミツタ2の出力をハイ
パスフイルタ1の入力から減算する減算手段3と
からなつていた。
As shown in the block diagram and circuit diagram of FIGS. 1a and 1b, the conventional noise removal circuit includes a primary high-pass filter 1, a limiter 2 that limits the output of the high-pass filter 1, and a limiter 2 that limits the output of the limiter 2 to the high-pass filter 1. and a subtraction means 3 for subtracting from the input.

いま第2図aに示す如く雑音を含む入力信号9
が印加されたときは、ハイパスフイルタ1によ
り、第2図bに示す如くハイパスフイルタ1の出
力には高域成分のみが出力される。この高域成分
はリミツタ2により振幅制限されて、リミツタ2
の出力信号波形は第2図cに示す如く信号成分は
削られた信号となり、第2図aに示した入力信号
より減算することにより雑音を除去することがで
きる。
Now, as shown in FIG. 2a, the input signal 9 contains noise.
is applied, the high-pass filter 1 outputs only high-frequency components as the output of the high-pass filter 1, as shown in FIG. 2b. The amplitude of this high-frequency component is limited by limiter 2, and the limiter 2
The output signal waveform becomes a signal with the signal component removed as shown in FIG. 2c, and noise can be removed by subtracting it from the input signal shown in FIG. 2a.

しかし、上記した如く従来の雑音除去回路によ
るときは、リミツタ2の動作時、つまり信号成分
の輪郭部分では雑音が除去されず、出力信号は第
2図dに示す如くなる欠点があつた。
However, when the conventional noise elimination circuit is used as described above, noise is not eliminated when the limiter 2 is in operation, that is, at the contour portion of the signal component, and the output signal has the drawback of being as shown in FIG. 2d.

従つて色差信号などの如く帯域の狭い信号の場
合、輪郭部分が広がつてしまうために、雑音を除
去できない部分が広くなつて、輝度信号に対して
は利用できても、色差信号には使用できない欠点
となる。
Therefore, in the case of a signal with a narrow band such as a color difference signal, the contour part spreads, so the part where noise cannot be removed becomes large, and although it can be used for a luminance signal, it cannot be used for a color difference signal. The disadvantage is that it cannot be done.

本考案は上記にかんがみなされたもので、上記
の欠点を解消し、色差信号にも有効に働いて雑音
を除去することができる雑音除去回路を提供する
ことを目的とするものである。
The present invention has been made in view of the above, and aims to provide a noise removal circuit which can eliminate the above-mentioned drawbacks and can also effectively work on color difference signals to remove noise.

以下、本考案を実施例により説明する。 The present invention will be explained below with reference to examples.

第3図は本考案の基本回路を示す回路図であ
る。
FIG. 3 is a circuit diagram showing the basic circuit of the present invention.

本考案の基本回路はトランジスタTr1とTr2
でプツシユプルのエミツタホロワ回路を形成し、
トランジスタTr1とTr2のベース間には抵抗R1
R2との直列回路を接続し、抵抗R1とR2との共通
接続点に入力信号が印加されるように構成してあ
る。なお第3図に示す回路ではトランジスタTr3
からなるエミツタホロワで構成したバツフアを介
して入力信号が抵抗R1とR2との共通接続点に印
加されるように構成してある。一方、トランジス
タTr1,Tr2からなるプツシユプルのエミツタホ
ロワの出力点にはコンデンサC1が接続してあり、
該出力点と、抵抗R1とR2との共通接続との間に
は抵抗R3からなる電流路が形成してある。
The basic circuit of the present invention forms a push-pull emitter follower circuit with transistors Tr 1 and Tr 2 ,
A resistor R1 is connected between the bases of transistors Tr 1 and Tr 2 .
A series circuit with R 2 is connected, and the input signal is applied to a common connection point between resistors R 1 and R 2 . Note that in the circuit shown in Fig. 3, the transistor Tr 3
The input signal is applied to the common connection point of the resistors R1 and R2 via a buffer composed of an emitter follower. On the other hand, a capacitor C 1 is connected to the output point of the push-pull emitter follower consisting of transistors Tr 1 and Tr 2 .
A current path consisting of a resistor R3 is formed between the output point and the common connection of resistors R1 and R2 .

なお第3図に示す基本回路においては、プツシ
ユプルのエミツタホロワの出力はトランジスタ
Tr4からなるバツフア増幅器を介して出力するよ
うに構成してある。
In the basic circuit shown in Figure 3, the output of the push-pull emitter follower is a transistor.
It is configured to output via a buffer amplifier consisting of Tr 4 .

なおI1およびI2はトランジスタTr1およびTr2
ベースバイアス用の定電流源でありその電流値は
等しくIである。
Note that I 1 and I 2 are constant current sources for base bias of transistors Tr 1 and Tr 2 , and their current values are equal to I.

以上の如く構成した本考案の基本回路におい
て、トランジスタTr1とTr2のベース間電圧はト
ランジスタTr1のVBE(Tr1)+トランジスタTr2
VBE(Tr2)より小さく設定してあるものとする。
In the basic circuit of the present invention configured as described above, the voltage between the bases of transistors Tr 1 and Tr 2 is V BE (Tr 1 ) of transistor Tr 1 + V BE (Tr 1 ) of transistor Tr 2.
It is assumed that V BE is set smaller than (Tr 2 ).

まず、入力信号のレベルが小さい場合、トラン
ジスタTr1およびTr2はオフ状態にあり、入力信
号は抵抗R3を通り、コンデンサC1により積分さ
れて出力される。すなわち入力信号のレベルが小
さいときは、抵抗R3とコンデンサC1からなるロ
ーパスフイルタを通つた形となる。この状態は入
力信号のレベルが(VBE(Tr1)−R1I)+(VBE(Tr2
−R2I)より小さいときに生ずる。通常、Tr1
Tr2とはVBE(Tr1)=VBE(Tr2)、R1=R2に設定し
てあるため2VBE(Tr1)−2RIがスレシヨルドレベ
ルとなる。
First, when the level of the input signal is low, transistors Tr 1 and Tr 2 are in an off state, and the input signal passes through resistor R 3 , is integrated by capacitor C 1 , and is output. That is, when the level of the input signal is low, it passes through a low-pass filter consisting of resistor R3 and capacitor C1 . In this state, the input signal level is (V BE (Tr 1 ) − R 1 I) + (V BE (Tr 2 )
−R 2 I). Usually Tr 1 and
Since Tr 2 is set to V BE (Tr 1 ) = V BE (Tr 2 ) and R 1 = R 2 , the threshold level is 2V BE (Tr 1 ) - 2RI.

次に入力信号の立上りで抵抗R1とR2との共通
接続点eの電圧が、プツシユプルのエミツタホロ
ワの出力点fの電圧よりも(VBE−RI)以上高く
なるとトランジスタTr1はオン状態になり、共通
接続点eと出力点fの電位差を(VBE−RI)に保
つことになる。入力信号が立上つてしまうと、ト
ランジスタTr1はオフ状態になりその後は入力信
号は抵抗R3を通して出力されることになる。ま
た逆に入力信号の立下りで、共通接続点eの電圧
が出力点fの電圧よりも(VBE−RI)以上低くな
るとトランジスタTr2はオン状態になり、共通接
続点eと出力点fとの間の電位差を(VBE−UI)
に保つことになり、入力信号が立下つてしまうと
トランジスタTr2はオフ状態になたその後は入力
信号は抵抗R3を通して出力される。このように
して入力信号中に含まれる微小雑音は抵抗R3
コンデンサC1からなるローパスフイルタを通し
たことになつて、取り除かれ、大振幅の信号に対
してはトランジスタTr1およびTr2によりほぼ平
坦な周波数特性が得られる。この状態は入力信号
の立上り部分について示したのが第4図であり、
破線はスレシヨルドレベルであつて、定電流源I1
およびI2の電流値Iにより定まることになる。
Next, at the rising edge of the input signal, when the voltage at the common connection point e between resistors R 1 and R 2 becomes higher than the voltage at the output point f of the push-pull emitter follower by more than (V BE - RI), the transistor Tr 1 turns on. Therefore, the potential difference between the common connection point e and the output point f is maintained at (V BE −RI). When the input signal rises, the transistor Tr1 is turned off, and thereafter the input signal is outputted through the resistor R3 . Conversely, when the input signal falls and the voltage at the common connection point e becomes lower than the voltage at the output point f by (V BE - RI), the transistor Tr 2 turns on, and the common connection point e and the output point f The potential difference between (V BE −UI)
When the input signal falls, the transistor Tr 2 is turned off. After that, the input signal is outputted through the resistor R 3 . In this way, minute noise contained in the input signal is removed by passing through a low-pass filter consisting of resistor R 3 and capacitor C 1 , and large amplitude signals are removed by transistors Tr 1 and Tr 2. Almost flat frequency characteristics can be obtained. This state is shown in Figure 4 for the rising portion of the input signal.
The dashed line is the threshold level, which is the constant current source I 1
and the current value I of I2 .

つぎに入力信号の立上り部分に雑音のある場合
について説明する。第5図に示す入力信号の如く
立上り部分に雑音を含む入力信号が印加される
と、期間t1においては、抵抗R3とコンデンサC1
らなるローパスフイルタにより雑音は除去され
る。期間t2ではトランジスタTr1はオンとなり、
入力信号と(VBE−RI)の差を保ちながら出力信
号は立上り、期間t3では雑音がないために入力信
号は下るためトランジスタTr1はオフ状態にな
り、ローパスフイルタを介して出力され、入出力
電位差が(VBE−RI)以上になるまでこの状態を
保つ。期間t4においてはまたトランジスタTr1
オン状態になり、入力信号と(VBE−RI)の差を
を保ちながら出力信号は立上り、期間t5ではトラ
ンジスタTr1はオフ状態になつて入力信号はロー
パスフイルタを介して出力される。従つて立上り
部分にある雑音も軽減される。なお、第5図にお
いて出力信号波形を角ばつて記載したが現実には
滑らかな曲線で結ばれることは云うまでもない。
また入力信号の立上り部分に雑音の存在する場合
もトランジスタTr2により同様に作用し、雑音が
軽減される。
Next, a case where there is noise in the rising edge of the input signal will be explained. When an input signal containing noise at the rising edge, such as the input signal shown in FIG. 5, is applied, the noise is removed during period t1 by a low-pass filter consisting of resistor R3 and capacitor C1 . During period t 2 , transistor Tr 1 is turned on,
The output signal rises while maintaining the difference between the input signal and (V BE - RI), and in period t3 , there is no noise, so the input signal falls, so transistor Tr1 is turned off, and the signal is output through the low-pass filter. This state is maintained until the input/output potential difference exceeds (V BE - RI). In period t 4 , transistor Tr 1 is again in the on state, and the output signal rises while maintaining the difference between the input signal and (V BE - RI), and in period t 5 , transistor Tr 1 is in the off state and the input signal is is output through a low-pass filter. Therefore, the noise in the rising portion is also reduced. Although the output signal waveforms are shown as angular in FIG. 5, it goes without saying that in reality they are connected by smooth curves.
Furthermore, even if noise is present in the rising edge of the input signal, the transistor Tr 2 acts in the same manner, reducing the noise.

第6図は本考案の基本回路を用いた一実施例の
具体的回路図である。
FIG. 6 is a specific circuit diagram of an embodiment using the basic circuit of the present invention.

本具体的回路において、入出力の直流レベルが
全く等しく、利得がほぼ1の場合の例である。
In this specific circuit, the input and output DC levels are completely equal and the gain is approximately 1.

入力信号はダイオードD1,D2、トランジスタ
Tr5,Tr6おらび定電流源回路I3,I4からなるプツ
シユプルのエミツタホロワで入力信号を受けて低
インピーダンスに変換する。低電流源回路I1はト
ランジスタTr7とダイオードD3とから構成してあ
り、低電流源回路I2はTr8とダイオードD4,D5
から構成してあり、抵抗R1,R2に流す電流によ
りスレシヨルドレベルが設定される。ダイオード
D5はスレシヨルドレベルの温度補償用のダイオ
ードである。トランジスタTr1およびTr2の出力
点はコンデンサC1を通してアースしてあり、ト
ランジスタTr1とTr2とは使用帯域内でコンデン
サC1を十分駆動でき、信号の立上り、立下りが
なまることはない。またトランジスタTr2とTr2
の出力点の電圧を、作動増幅器を構成する一方の
トランジスタTr9のベースに、抵抗R1とR2との共
通接続点の電圧を、作動増幅器を構成する他方の
トランジスタTr10のベースに印加して、作動増
幅器により帰還をかけ、抵抗R1とR2との共通接
続点と、トランジスタTr1とTr2の出力点の直流
レベルとを等しくなるように構成してある。ま
た、トランジスタTr9のコレクタおよびトランジ
スタTr10のコレクタにダイオードD6およびD7
接続し、ダイオードD7とともにカレントミラー
回路を構成するトランジスタTr11をトランジス
タTr1とTr2の出力点と電源+Vccとの間に接続
し、ダイオードD6に流れる電流を、ダイオード
D6とカレントミラー回路を構成するトランジス
タTr12に移し、トランジスタTr12に流れる電流
をダイオードD8に流し、ダイオードD8とともに
カレントミラー回路を構成し、かつトランジスタ
Tr1とTr2との出力点と、アースとの間にトラン
ジスタTr13に移すように構成する。
Input signals are diodes D 1 , D 2 and transistors
A push-pull emitter follower consisting of Tr 5 and Tr 6 and constant current source circuits I 3 and I 4 receives the input signal and converts it to low impedance. The low current source circuit I1 is composed of a transistor Tr7 and a diode D3 , and the low current source circuit I2 is composed of a transistor Tr8 and diodes D4 and D5 , and resistors R1 and R2 . The threshold level is set by the current flowing through. diode
D5 is a diode for temperature compensation at the threshold level. The output points of transistors Tr 1 and Tr 2 are grounded through capacitor C 1 , and transistors Tr 1 and Tr 2 can sufficiently drive capacitor C 1 within the used band, and the rising and falling edges of the signal will not be dulled. do not have. Also transistors Tr 2 and Tr 2
The voltage at the output point of is applied to the base of one transistor Tr 9 constituting the differential amplifier, and the voltage at the common connection point of resistors R 1 and R 2 is applied to the base of the other transistor Tr 10 constituting the differential amplifier. Then, feedback is applied by a differential amplifier so that the common connection point of resistors R 1 and R 2 and the DC level of the output points of transistors Tr 1 and Tr 2 are made equal. In addition, diodes D 6 and D 7 are connected to the collector of transistor Tr 9 and the collector of transistor Tr 10 , and transistor Tr 11 , which forms a current mirror circuit together with diode D 7 , is connected to the output point of transistors Tr 1 and Tr 2 and the power supply +V. cc and connect the current flowing through the diode D6 to the diode
The current flowing through transistor Tr 12 is transferred to transistor Tr 12 which forms a current mirror circuit with D 6 , and the current flowing through transistor Tr 12 is passed through diode D 8 to form a current mirror circuit together with diode D 8 .
The configuration is such that the transistor Tr 13 is connected between the output point of Tr 1 and Tr 2 and the ground.

そこで、微小レベルでのローパスフイルタ特性
はコンデンサC1とトランジスタTr11,Tr13に流
れる電流とで定まる。
Therefore, the low-pass filter characteristics at a minute level are determined by the capacitor C 1 and the current flowing through the transistors Tr 11 and Tr 13 .

以上の如く構成した本具体的回路における作用
は前記の基本回路と同様であり、集積回路化が容
易である。
The operation of this specific circuit configured as described above is similar to that of the basic circuit described above, and it can be easily integrated into an integrated circuit.

以上色差信号の雑音除去について説明したが、
コンデンサC1の容量を小さくして、帯域を直流
〜4.2MHzにすると輝度信号系に用いることもで
きる。
Having explained the noise removal of color difference signals above,
If the capacitance of the capacitor C1 is made small and the band is set from DC to 4.2MHz, it can also be used for a luminance signal system.

以上説明した如く本考案によれば、入力信号の
平坦部分は勿論、立上り、立下り部分でも雑音を
除去することができ、かつ信号の立上り、立下り
には殆んど影響を与えない。このことから輝度信
号のみならず、色差信号の雑音除去に非常に有効
であり、また入出力間の直流レベルを変化させる
ことがない。またコンデンサは1個のみでよく集
積回路化に適している。また、定電流源回路の出
力電流を変化させることによりスレシヨルドレベ
ルを自由に設定することができる。
As explained above, according to the present invention, noise can be removed not only in the flat portion of the input signal but also in the rising and falling portions, and has almost no effect on the rising and falling portions of the signal. Therefore, it is very effective in removing noise not only from luminance signals but also from color difference signals, and does not change the DC level between input and output. In addition, only one capacitor is required, making it suitable for integrated circuit implementation. Furthermore, the threshold level can be freely set by changing the output current of the constant current source circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図aおよびbは従来の雑音除去回路のブロ
ツク図および回路図、第2図は第1図の雑音除去
回路の作用の説明に供する波形図、第3図は本考
案の基本回路の回路図、第4図は第3図に示した
基本回路の入出力特性図、第5図は第3図に示し
た基本回路の作用の説明に供する説明図、第6図
は本考案の一実施例の具体的回路図である。 Tr1及びTr2……トランジスタ、C1……コンデ
ンサ、R3……抵抗。
1A and 1B are block diagrams and circuit diagrams of a conventional noise removal circuit, FIG. 2 is a waveform diagram for explaining the operation of the noise removal circuit of FIG. 1, and FIG. 3 is a circuit diagram of the basic circuit of the present invention. Figure 4 is an input/output characteristic diagram of the basic circuit shown in Figure 3, Figure 5 is an explanatory diagram for explaining the operation of the basic circuit shown in Figure 3, and Figure 6 is an implementation of the present invention. FIG. 3 is a specific circuit diagram of an example. Tr 1 and Tr 2 ...transistor, C1 ...capacitor, R3 ...resistance.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] プツシユプル型のエミツタホロワ回路を構成す
る第1のおよび第2のトランジスタと、前記第1
のトランジスタのベースと前記第2のトランジス
タのベース間に直列接続した第1および第2の抵
抗と、前記エミツタホロワ回路の出力点に接続し
たコンデンサとを備えてなり、前記第1および第
2の抵抗の共通接続点に入力信号を印加し、前記
第1および第2のトランジスタのオフ時に前記コ
ンデンサを入力信号により充放電する電流路を設
けてなることを特徴とする雑音除去回路。
first and second transistors constituting a push-pull type emitter follower circuit;
the first and second resistors connected in series between the base of the transistor and the base of the second transistor, and a capacitor connected to the output point of the emitter follower circuit, the first and second resistors 1. A noise removal circuit comprising a current path for applying an input signal to a common connection point of the transistors and charging and discharging the capacitor by the input signal when the first and second transistors are off.
JP4495582U 1982-03-31 1982-03-31 Noise removal circuit Granted JPS58149832U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4495582U JPS58149832U (en) 1982-03-31 1982-03-31 Noise removal circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4495582U JPS58149832U (en) 1982-03-31 1982-03-31 Noise removal circuit

Publications (2)

Publication Number Publication Date
JPS58149832U JPS58149832U (en) 1983-10-07
JPS6314517Y2 true JPS6314517Y2 (en) 1988-04-22

Family

ID=30055997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4495582U Granted JPS58149832U (en) 1982-03-31 1982-03-31 Noise removal circuit

Country Status (1)

Country Link
JP (1) JPS58149832U (en)

Also Published As

Publication number Publication date
JPS58149832U (en) 1983-10-07

Similar Documents

Publication Publication Date Title
JPS6314517Y2 (en)
JPS585594B2 (en) rectifier circuit
JPS6017955Y2 (en) signal conversion circuit
JPS5915527B2 (en) monostable multivibrator
US3946253A (en) Pulse train generator
JPS6337528B2 (en)
JPS6133483B2 (en)
JPH0138981Y2 (en)
JPS6312600Y2 (en)
JPS6115619Y2 (en)
JPS6221049Y2 (en)
JP2731070B2 (en) Base current stabilization circuit
JPS599445Y2 (en) transistor detection circuit
JPH0122256Y2 (en)
JPS626774Y2 (en)
JPH0216076B2 (en)
JPH0439921B2 (en)
JPH0161247B2 (en)
JP2988155B2 (en) Constant voltage power supply circuit
JPH0522971Y2 (en)
JPH0720728Y2 (en) Ripple removal circuit
JPS6040730B2 (en) emitter follower circuit
JPH0534847B2 (en)
JPH0252884B2 (en)
JPS6349414B2 (en)