JPS6314457Y2 - - Google Patents
Info
- Publication number
- JPS6314457Y2 JPS6314457Y2 JP1887781U JP1887781U JPS6314457Y2 JP S6314457 Y2 JPS6314457 Y2 JP S6314457Y2 JP 1887781 U JP1887781 U JP 1887781U JP 1887781 U JP1887781 U JP 1887781U JP S6314457 Y2 JPS6314457 Y2 JP S6314457Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- sheet
- electrode
- electrodes
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000000605 extraction Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【考案の詳細な説明】
本考案は、プリント配線板をはじめとする基板
上に直付けされるチツプ形積層コンデンサの改良
に関し、基板への取付時における方向性を少なく
することを目的とするものである。[Detailed description of the invention] This invention relates to the improvement of chip-type multilayer capacitors that are directly attached to substrates such as printed wiring boards, and aims to reduce the directionality when attaching to the substrate. It is.
従来のチツプ形積層コンデンサは、そのほとん
どが第1図に示したような直方体状のものであつ
た。図においては1は積層体、2,2は外部接続
用電極である。この積層コンデンサを、例えばプ
リント基板上に取り付けるに当つては、第2図に
示したように、前記外部接続用電極2,2を、基
板3上の配線電極4,4,4,…に当接させ、半
田付け等行なうものであつた。ところが基板3の
配線電極4,4,4,…は、基板3をできるだけ
小型にしなければならないことから、最大限密に
構成されている。従つて積層コンデンサを取り付
けるための電極となる部分は、基板3の前後方向
(矢印A)に位置したり、左右方向(矢印B)に
位置したりして、定まることがない。にもかかわ
らず、従来の積層コンデンサは、直方体状に形成
されて方向性をもつため、これを基板3上に取り
付けるに当つては、1個ずつ方向を定めた上で行
なわねばならず、自動機を用いる場合には極めて
制御が困難にならざるを得なかつた。またこの従
来の積層コンデンサは、例えば、第3図に示した
ような筒形マガジン5に積層収納させたりする場
合にも、方向性があるために操作が煩雑になると
ともに、収納を自動化させても自動機の構造が複
雑になるという欠点を有していた。 Most conventional chip-type multilayer capacitors have a rectangular parallelepiped shape as shown in FIG. In the figure, 1 is a laminate, and 2, 2 are external connection electrodes. When mounting this multilayer capacitor on, for example, a printed circuit board, the external connection electrodes 2, 2 are connected to the wiring electrodes 4, 4, 4, . They were to be brought into contact with each other and soldered. However, the wiring electrodes 4, 4, 4, . . . on the substrate 3 are configured as densely as possible because the substrate 3 must be made as small as possible. Therefore, the portion that becomes the electrode for attaching the multilayer capacitor is not determined, and may be located in the front-rear direction (arrow A) or in the left-right direction (arrow B) of the substrate 3. Nevertheless, conventional multilayer capacitors are formed in a rectangular parallelepiped shape and have directionality, so when mounting them on the substrate 3, the direction must be determined one by one. When using a machine, it had to be extremely difficult to control. Furthermore, even when these conventional multilayer capacitors are stacked and stored in a cylindrical magazine 5 as shown in FIG. However, it also had the disadvantage that the structure of the automatic machine was complicated.
本考案は上記の点に鑑みてなされたもので、方
向性を殆んどなくしたチツプ形積層コンデンサを
提供せんとしたものである。 The present invention has been made in view of the above points, and is intended to provide a chip-type multilayer capacitor with almost no directionality.
以下本考案の実施例を図面とともに説明する。
第4図は容量用シートの平面図、第5図は積層コ
ンデンサの斜視図、第6図は第5図の分解斜視図
である。 Embodiments of the present invention will be described below with reference to the drawings.
4 is a plan view of a capacitor sheet, FIG. 5 is a perspective view of a multilayer capacitor, and FIG. 6 is an exploded perspective view of FIG. 5.
11は正八角形に形成された誘電体シート、1
2はこのシート11の一平面上の中心部に付与さ
れた正方形の容量用電極、13a,13bはこの
容量用電極12と導電接続されかつ前記誘電体シ
ート11の所定の一辺にまでそれぞれおよぶよう
に付与されてなる外部取出用電極であり、この誘
電体シート11、容量用電極12、外部取出用電
極13a,13bにより容量用シート10が形成
されている。この場合前記外部取出用電極13
a,13bは、誘電体シート11のいずれの辺に
臨ませてもよいが、必らず、両辺の間に一つの空
辺(外部取出用電極の付与されていない辺)が介
在するように付与させなければならない。このよ
うな容量用シート10を複数枚積み重ねて第5図
に示したようなチツプ形積層コンデンサMを構成
するのであるが、各容量用シート10の積み重ね
は、第6図の分解図からよく理解できよう。すな
わち第1の容量用シート10aと当接される第2
の容量用シート10bは、その2個の外部取出用
電極13a′,13b′が、第1の容量用シート10
aの外部取出用電極13a,13bと互いに対向
する位置にくるように積み重ねられ、同様に第
3、第4…の容量用シート10c,10d…が積
み重ねられるのである。20は電極の付与されな
いダミシートである。つまり容量用シートの2個
の外部取出用電極が臨んでいる二辺のそれぞれ対
角辺に、当接される別の容量用シートの各外部取
出用電極が位置されることになるのである。従つ
て全ての容量用シートが積み重ねられた状態にお
いては、八角形の積層コンデンサMの互いに対角
をなす四辺に外部取出用電極が導出されたことに
なり、それらは2辺ずつ同電位のものとなるので
ある。第5図中15a,15bは一方の同電位の
外部取出用電極の導出部にそれぞれ付与された外
部接続用電極であり、16a,16bは他方の同
電位の外部取出用電極の導出部にそれぞれ付与さ
れた外部接続用電極である。 11 is a dielectric sheet formed into a regular octagon, 1
Reference numeral 2 denotes a square capacitor electrode provided at the center of one plane of the sheet 11, and 13a and 13b are conductively connected to the capacitor electrode 12 and extend to a predetermined side of the dielectric sheet 11, respectively. The capacitor sheet 10 is formed by the dielectric sheet 11, the capacitor electrode 12, and the external electrodes 13a and 13b. In this case, the external extraction electrode 13
a and 13b may face either side of the dielectric sheet 11, but it is necessary that there be one empty side (the side to which no external lead-out electrode is provided) between both sides. must be granted. A chip type multilayer capacitor M as shown in FIG. 5 is constructed by stacking a plurality of such capacitor sheets 10, but the stacking of each capacitor sheet 10 can be better understood from the exploded view in FIG. I can do it. That is, the second capacitor sheet 10a is in contact with the first capacitor sheet 10a.
In the capacitor sheet 10b, the two external lead-out electrodes 13a' and 13b' are connected to the first capacitor sheet 10b.
The capacitor sheets 10c, 10d, . . . are stacked so as to face the external extraction electrodes 13a, 13b of a, and the third, fourth capacitor sheets 10c, 10d, . . . are stacked in the same way. 20 is a dummy sheet to which no electrodes are provided. In other words, each of the external lead-out electrodes of another capacitor sheet that comes into contact with the two diagonal sides of the two sides facing the two external lead-out electrodes of the capacitor sheet are positioned. Therefore, when all the capacitor sheets are stacked, external electrodes are led out on the four diagonal sides of the octagonal multilayer capacitor M, and the two sides are at the same potential. It becomes. In FIG. 5, 15a and 15b are external connection electrodes respectively attached to the lead-out portions of one of the external lead-out electrodes having the same potential, and 16a and 16b are respectively attached to the lead-out parts of the other lead-out electrode of the same potential. This is the provided external connection electrode.
このように構成される本考案チツプ形積層コン
デンサは、その前後左右の方向性を取り除くこと
ができるもので、これをプリント基板に取り付け
るに当つては、第7図に示すように、前後方向
(矢印A)に取付用配線電極4,4がある場合で
も、左右方向(矢印B)に配線電極4,4がある
場合でも、全く同じように取り付けることができ
るのである。つまり、矢印A方向に配線電極4,
4がある場合には、例えば外部接続用電極15
a,16aがそれらに導電接続され、矢印B方向
に配線電極4,4がある場合には、外部接続用電
極15b,16bがそれらに導電接続されるので
ある。 The chip-type multilayer capacitor of the present invention constructed in this way can eliminate its front-back, left-right, and left-right directionality, and when installing it on a printed circuit board, as shown in FIG. Even if there are wiring electrodes 4, 4 for attachment in the arrow A) or in the left-right direction (arrow B), the attachment can be done in exactly the same way. In other words, the wiring electrode 4 in the direction of arrow A,
4, for example, the external connection electrode 15
a, 16a are conductively connected to them, and when there are wiring electrodes 4, 4 in the direction of arrow B, external connection electrodes 15b, 16b are conductively connected to them.
第8図は本考案に用いる容量用シート10の他
の形状例を示したもので、容量用電極12の付与
領域を最大限活用しようとしたものである。 FIG. 8 shows another example of the shape of the capacitive sheet 10 used in the present invention, in which the area to which the capacitive electrodes 12 are provided is utilized to the maximum extent.
なお上記実施例ならびに図面は、本考案を具体
化させるための手段にすぎず、本考案がこれらの
ものに限定されることのないことはいうまでもな
い。例えば誘電体シートの形状は、八角形のもの
の他、それ以上のほぼ正偶数角形であればよい。
また各電極の形状や付与位置等も任意で、要は本
考案の趣旨を逸脱しない程度に種々の設計変更を
行なえばよい。 It should be noted that the above embodiments and drawings are merely means for embodying the present invention, and it goes without saying that the present invention is not limited to these. For example, the shape of the dielectric sheet may be not only an octagon but also a substantially regular even-numbered polygon.
Further, the shape and position of each electrode may be arbitrarily determined, and various design changes may be made without departing from the spirit of the present invention.
以上のように本考案は、チツプ形積層コンデン
サの外形を八角形以上のほぼ正偶数角形としてい
るので、その方向性の小さいものとでき、これを
基板の配線電極に取り付けるに当つてもすこぶる
容易に行なえ、位置決めのための煩雑な手数を必
要とせず、特に自動機等による操作に好適なもの
である。また本考案では、コンデンサの方向性を
殆んどなくしたような構成としているため、製造
時における取り扱いをはじめ、例えば、筒状マガ
ジン等に収納する場合においても、簡単な操作で
行えるという効果を有する等、実用上の効果の多
大なものである。 As described above, in the present invention, the outer shape of the chip-type multilayer capacitor is an octagon or more, which is almost a regular-even polygon, so the directionality is small, and it is extremely easy to attach it to the wiring electrodes of the board. It does not require complicated steps for positioning, and is particularly suitable for operation by an automatic machine or the like. In addition, since the present invention has a structure in which the directionality of the capacitor is almost eliminated, it is possible to easily handle it during manufacturing as well as when storing it in a cylindrical magazine, etc. It has many practical effects.
第1図は従来のチツプ形積層コンデンサの斜視
図、第2図はこれを基板に取り付けた状態を示す
平面図、第3図はこれを収納する筒状マガジンの
一部斜視図、第4図は本考案に用いる容量用シー
トの一形状例を示す平面図、第5図は本考案チツ
プ形積層コンデンサの形状例を示す斜視図、第6
図は第5図の分解斜視図、第7図は第5図のもの
を基板上に取り付けた状態を示す平面図、第8図
は本考案に用いる容量用シートの他の形状例を示
す平面図である。
10……容量用シート、11……誘電体シー
ト、12……容量用電極、13a,13b……外
部取出用電極、15a,15b,16a,16b
……外部接続用電極。
Figure 1 is a perspective view of a conventional chip-type multilayer capacitor, Figure 2 is a plan view showing the capacitor attached to a board, Figure 3 is a partial perspective view of a cylindrical magazine that houses it, and Figure 4. 5 is a plan view showing an example of the shape of the capacitor sheet used in the present invention, FIG. 5 is a perspective view showing an example of the shape of the chip-type multilayer capacitor of the present invention, and FIG.
The figure is an exploded perspective view of FIG. 5, FIG. 7 is a plan view showing the state shown in FIG. 5 attached to a board, and FIG. It is a diagram. 10...Capacitance sheet, 11...Dielectric sheet, 12...Capacitance electrode, 13a, 13b...External extraction electrode, 15a, 15b, 16a, 16b
...External connection electrode.
Claims (1)
と、この誘電体シートの中央部に付与されてなる
容量用電極と、この容量用電極と導電接続され、
かつ前記誘電体シートの選ばれた一辺に隣接する
二辺におよんで付与された2個の外部取出用電極
とを有する容量用シートが、複数枚、当接される
各容量用シートの前記外部取出用電極が互いに対
角辺に位置するように積み重ねられ、前記外部取
出用電極が導出されている各端部にそれぞれ外部
接続用電極が付与されてなることを特徴とするチ
ツプ形積層コンデンサ。 A dielectric sheet having a substantially even-numbered octagon or greater polygon, a capacitance electrode provided at the center of the dielectric sheet, and a capacitor connected to the capacitance electrode,
and a plurality of capacitance sheets, each having two external extraction electrodes extending over two adjacent sides of a selected side of the dielectric sheet, are stacked so that the external extraction electrodes of each abutting capacitance sheet are positioned on diagonal sides of each other, and an external connection electrode is provided at each end to which the external extraction electrodes are led out.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1887781U JPS6314457Y2 (en) | 1981-02-12 | 1981-02-12 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1887781U JPS6314457Y2 (en) | 1981-02-12 | 1981-02-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57132430U JPS57132430U (en) | 1982-08-18 |
JPS6314457Y2 true JPS6314457Y2 (en) | 1988-04-22 |
Family
ID=29816828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1887781U Expired JPS6314457Y2 (en) | 1981-02-12 | 1981-02-12 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6314457Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0414917Y2 (en) * | 1985-10-11 | 1992-04-03 |
-
1981
- 1981-02-12 JP JP1887781U patent/JPS6314457Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS57132430U (en) | 1982-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60169927U (en) | ladder type filter | |
JPS6314457Y2 (en) | ||
JP4769404B2 (en) | Capacitor array | |
JPH0419788Y2 (en) | ||
JPS6416669U (en) | ||
JPH0559879U (en) | Circuit board | |
JP3178272B2 (en) | Electronic component array | |
JPS5963429U (en) | Multilayer ceramic capacitor | |
JPH0579988U (en) | Printed circuit board mounting structure | |
JPH0441619Y2 (en) | ||
JPH04103013U (en) | Laminated noise filter | |
JPH0737305Y2 (en) | Square chip type electronic component | |
JP3160856B2 (en) | Inductor components for IC mounting | |
JPH0429544Y2 (en) | ||
JPH0232223U (en) | ||
JPH0614457Y2 (en) | Chip type capacitor network | |
JPS6037210U (en) | Inductance element for high frequency circuits | |
JPS6115719U (en) | Chip type multilayer ceramic capacitor | |
JPH0367U (en) | ||
JPS6228791Y2 (en) | ||
JPH0419780Y2 (en) | ||
JPH0662571U (en) | Multilayer substrate with built-in capacitor | |
JPS5885331U (en) | electronic components | |
JPH01140813U (en) | ||
JPS5986723U (en) | Daylay line |