JPS6314261A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPS6314261A
JPS6314261A JP61158220A JP15822086A JPS6314261A JP S6314261 A JPS6314261 A JP S6314261A JP 61158220 A JP61158220 A JP 61158220A JP 15822086 A JP15822086 A JP 15822086A JP S6314261 A JPS6314261 A JP S6314261A
Authority
JP
Japan
Prior art keywords
communication
microprogram
activation
signal
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61158220A
Other languages
Japanese (ja)
Inventor
Kyoji Kawagishi
川岸 恭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61158220A priority Critical patent/JPS6314261A/en
Publication of JPS6314261A publication Critical patent/JPS6314261A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

PURPOSE:To send back a response within a determined time by issuing a time- out signal to make the priority level of start higher than priority levels of the other factors if a microprogram cannot be started within a certain time. CONSTITUTION:An inter-device communication means 1 detects communication data from a bus 100 to transmit a reception signal 12. The signal 12 starts a timer 2 to set a communication reception factor flag 301-4. A microprogram (MP) starting means 302 accepts and processes MP start factors in accordance with priority level. When the means 302 accepts a communication reception factor to start a communication processing MP, the timer 2 is stopped by an MP start signal 33 from an MP start display means 303, and the flag 301-4 is reset to perform the communication processing, and transmission data is transmitted by the means 1. If the timer 2 issues a time-out signal 21, the output of the flag 301-4 is set to the input of the highest priority level by a priority level changing means 304 and is processed immediately after the termination of the current processing.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は装置間通信を可能とするマイクロプログラム制
御装置に関し、特に他装置からの通信に対して一定時間
以内に応答できない場合の救済手段に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a microprogram control device that enables inter-device communication, and particularly relates to a remedy when a communication from another device cannot be responded to within a certain period of time. .

〔従来の技術〕[Conventional technology]

従来装置間通信として第2図に示すように少なく共1個
のマイクロプログラム制御の処理装置を含む複数の処理
装置から構成され、系としてまとまった動作を行なうも
ので処理装置間の指示、報告、同期等の目的で行なわれ
る簡単な通信を対象としているものがある。
Conventionally, inter-device communication is composed of a plurality of processing devices, including at least one microprogram-controlled processing device, as shown in FIG. 2, and performs a unified operation as a system. Some are targeted at simple communications for purposes such as synchronization.

第2図で処理装置aとマイクロプログラム制御の処理装
置すとの間で通信を行なう場合従来のこの種の装置では
、一般的に第3図のフローに示す動作で実現されていた
。すなわち発信側である処理装置aは一定時間経過して
も応答がかえってこないときには通信処理を異常中断し
てしまっていた。
In the case of communication between the processing device a and the microprogram-controlled processing device 2 in FIG. 2, in conventional devices of this type, this was generally realized by the operation shown in the flowchart of FIG. That is, the processing device a, which is the originating side, abnormally interrupts communication processing when no response is received after a certain period of time has elapsed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のマイクロプログラム制御装置では装置間
通信受信によりマイクロプログラムを起動した時点から
一定時間以内に応答としての通信を返すことは可能であ
るが、装置が正常であるにも拘わらず、より優先度の高
いマイクロプログラムが起動されるか又は処理中のため
に通信受信からマイクロプログラム起動までの時間が保
証できず、相手装置(第2図では処理装置a)がタイム
アウトにより通信処理を中断した後に(第3図のステッ
プ46のY枝)マイクロプログラムが起動されて応答と
しての通信を相手に返してしまうという矛盾が生じると
いう問題点がある。
In the conventional microprogram control device described above, it is possible to return communication as a response within a certain period of time from the time the microprogram is started by receiving communication between devices, but even if the device is normal, it is possible to return communication as a response with higher priority. The time from communication reception to microprogram activation cannot be guaranteed because a high-level microprogram is activated or is being processed, and the other device (processing device a in Figure 2) interrupts communication processing due to a timeout. (Y branch of step 46 in FIG. 3) There is a problem that a contradiction arises in that the microprogram is activated and the communication as a response is returned to the other party.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のマイクロプログラム制御装置は、2つ以上の装
置間で通信を行なうことなできる装置間通信手段と、前
記装置間通信手段により自装置宛の通信を受信時にセッ
トされる通信受信要因フラグと、前記通信受信要因フラ
グを含むマイクロプログラム起動要因により対応するマ
イクロプログラムを起動させるマイクロプログラム起動
手段と、前記通信受信要因フラグにより対応する特定の
マイクロプログラムが起動されたことを示すマイクロプ
ログラム起動表示手段と、前記自装置宛の通信受信時に
起動し前記特定のマイクロプログラム起動時に、前記マ
イクロプログラム起動表示手段により停止され起動後停
止することなく一定時間経過したときにはタイムアウト
信号を発生するタイマと、前記タイムアウト信号により
前記通信受信要因フラグに対応するマイクロプログラム
の起動優先度を上げる優先度変更手段とを含んで構成さ
れる。
The microprogram control device of the present invention includes an inter-device communication means capable of communicating between two or more devices, and a communication reception factor flag that is set when the inter-device communication means receives a communication addressed to the own device. , microprogram activation means for activating a corresponding microprogram by a microprogram activation factor including the communication reception factor flag, and microprogram activation display means for indicating that a corresponding specific microprogram has been activated by the communication reception factor flag. a timer that is activated when receiving a communication addressed to the own device, is stopped by the microprogram activation display means when the specific microprogram is activated, and generates a timeout signal when a predetermined period of time has elapsed without stopping after activation; and the timer; and a priority changing means for increasing the startup priority of the microprogram corresponding to the communication reception factor flag based on a signal.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。第
1図のマイクロプログラム制御装置はバス100を介し
て他装置と接続され、他装置からの装置間通信受信によ
り受信データ11及び受信信号12を送出しまた、送信
データ31及び送信信号32により送信データ31の送
信を行なう装置間通信手段1と、受信信号12によりリ
セット後起動し、マイクロプラグラム起動信号33によ
り停止し、起動後停止することなく予め決められた時間
を経過するとタイムアウト信号21を発生するタイマ2
と、内部の演算部との間でデータの送受を行なうための
受信データ11及び送信データ31のバスを持ち、受信
信号12をマイクロプログラム起動要因の1つとしてセ
ットする通信受信要因フラグ301−4と、通信受信要
因フラグ301−4によるマイクロプログラム起動時に
マイクロプログラム起動信号33を発生するマイクロプ
ログラム起動表示手段303と、通信受信要因フラグ3
01−4を含むマイクロプログラム起動要因の中から優
先順位に従って一つ還び、対応するマイクロプログラム
を起動するマイクロプログラム起動手段302およびタ
イマ2からのタイムアウト信号21により通信受信要因
の優先度を上げて優先的通信処理を行なう優先度変更手
段304とを含むマイクロプログラム制御部3とから構
成される。
FIG. 1 is a block diagram showing one embodiment of the present invention. The microprogram control device shown in FIG. 1 is connected to other devices via a bus 100, and transmits received data 11 and received signals 12 through inter-device communication reception from other devices, and also transmits data 31 and signals 32. The inter-device communication means 1 transmits data 31, starts after being reset by the received signal 12, stops by the microprogram start signal 33, and generates a timeout signal 21 when a predetermined time elapses without stopping after starting. Timer 2
and a communication reception factor flag 301-4, which has a bus for receiving data 11 and sending data 31 for transmitting and receiving data between the internal arithmetic unit and the internal arithmetic unit, and sets the receiving signal 12 as one of the microprogram starting factors. , a microprogram activation display means 303 that generates a microprogram activation signal 33 when the microprogram is activated by the communication reception cause flag 301-4, and a communication reception cause flag 3.
One of the microprogram activation factors including 01-4 is returned according to the priority order, and the priority of the communication reception factor is raised by the microprogram activation means 302 that activates the corresponding microprogram and the timeout signal 21 from the timer 2. The microprogram control section 3 includes a priority change means 304 that performs preferential communication processing.

第4図は第1図で示す装置間通信手段1の詳細ブロック
図である。第4図の装置間通信手段1はバス100から
の通信要求信号をセットする通信受信フリップフロップ
101と、通信要求信号によりバス100からの通信デ
ータをセットする通信レジスタ102と、送信データ3
1とコード発生部104の出力とを切替えて通信データ
をバス100へ送出するための送信セレクタ103と、
送信信号32によって送信データ31をバス100へ送
出するよう送信セレクタ103を制御すると共にバス1
00に通信要求信号を送出する通信制御回路105と、
ハードウェア制御又はマイクロ命令の指示によって予め
決められた通信コードを発生するコード発生部104と
、通信レジスタ102にセットされた通信データの一部
を自装置番号と比較する比較器106と、比較器106
の出力により第5図に示す通信データ中の送信先装置番
号と自装置番号が一致した時に受信信号12を送出する
ためのAND回路107とから構成される。
FIG. 4 is a detailed block diagram of the inter-device communication means 1 shown in FIG. The inter-device communication means 1 in FIG. 4 includes a communication reception flip-flop 101 for setting a communication request signal from the bus 100, a communication register 102 for setting communication data from the bus 100 in response to the communication request signal, and a transmission data 3.
1 and the output of the code generator 104 to send communication data to the bus 100;
The transmission signal 32 controls the transmission selector 103 to send the transmission data 31 to the bus 100, and also controls the transmission data 31 to the bus 100.
a communication control circuit 105 that sends a communication request signal to 00;
A code generation unit 104 that generates a predetermined communication code based on hardware control or instructions from microinstructions, a comparator 106 that compares a part of the communication data set in the communication register 102 with its own device number, and a comparator 106
and an AND circuit 107 for transmitting the received signal 12 when the destination device number in the communication data shown in FIG. 5 matches the own device number by the output of .

ここで通信レジスタ102及び送信セレクタ103によ
ってバス100を介して送受される通信データの形式は
第5図に示すように送信先装置番号、送信元装置番号、
通信コードから成り、通信を行なう装置間で予め決めら
れた装置識別のための装置番号を用いて通信を行なう。
Here, the format of the communication data sent and received via the bus 100 by the communication register 102 and the transmission selector 103 is as shown in FIG.
It consists of a communication code, and communication is performed using a predetermined device number for device identification between communicating devices.

従って通信受信時は送信先装置番号と各装置が持ってい
る自装置番号とを比較し、自分宛の通信のみを受は取り
、他装置からの通信応答時に受信データの送信元装置番
号を送信データの送信先装置番号として使うことにより
確実に相手に通信を返すことができる。
Therefore, when receiving a communication, the destination device number is compared with the own device number of each device, and only the communication addressed to itself is accepted, and when responding to communication from another device, the source device number of the received data is sent. By using this as the data destination device number, communication can be reliably returned to the other party.

又、送信時の通信データの送信元装置番号は自装置番号
を入れる。
Also, the own device number is entered as the source device number of the communication data at the time of transmission.

第6図は第1図で示すマイクロプログラム制御部3の詳
細ブロック図であり、第6図のマイクロプログラム制御
部3はリセット時にマイクロプログラムをO番地からス
タートさせ、マイクロプログラム起動要因3受付けるた
めのマイクロ命令の発行によりマイクロプログラム起動
要因があれば予め決められた優先順位により起動要因の
うちの1つを選び対応するマイクロプログラムを起動す
るタイプの一般的なマイクロプログラム制御装置の制御
部である。このマイクロプログラム制御部は、マイクロ
プログラム起動要因を登録するためのマイクロ命令でリ
セット可能なフリップフロップ群301−1〜301−
5と、起動要因のうちの1つを優先順位に従って1つ選
ぶエンコーダ305とマイクロプログラムの次実行番地
をマイクロ命令の指示に従って決定する順序制御ロジッ
ク306と、現マイクロプログラム実行番地を示す制御
メモリアドレスレジスタ307と、マイクロプログラム
を格納する制御メモリ308と、制御メモリアドレスレ
ジスタ307の内容によって制御メモリ308から読出
されたマイクロ命令語を格納するマイクロ命令レジスタ
309と、マイクロ命令の一部を解読して各部に指示を
行なうためのデコーダ310と本制御部内及び外部から
のデータの移送、算術論理演算を行なうと共に汎用レジ
スタ、スクラッチパッドメモリ等を含む演算部311と
から構成される。
FIG. 6 is a detailed block diagram of the microprogram control unit 3 shown in FIG. 1. The microprogram control unit 3 in FIG. This is a control unit of a general microprogram control device of a type that selects one of the microprogram activation factors according to a predetermined priority order and activates the corresponding microprogram if there are microprogram activation factors by issuing a microinstruction. This microprogram control unit includes a group of flip-flops 301-1 to 301- that can be reset by a microinstruction for registering a microprogram activation factor.
5, an encoder 305 that selects one of the activation factors according to priority, a sequence control logic 306 that determines the next execution address of the microprogram according to instructions from the microinstruction, and a control memory address that indicates the current execution address of the microprogram. A register 307, a control memory 308 for storing a microprogram, a microinstruction register 309 for storing a microinstruction word read from the control memory 308 according to the contents of the control memory address register 307, and a microinstruction register 309 for decoding a part of the microinstruction. It is comprised of a decoder 310 for instructing each section, and an arithmetic section 311 that transfers data from inside and outside the control section, performs arithmetic and logical operations, and includes general-purpose registers, scratch pad memory, etc.

ここで第1図に示すマイクロプログラム起動手段302
は、エンコーダ305と、順序制御ロジック306によ
り実現され、マイクロプログラム表示手段30Bは制御
メモリ308に格納されたマイクロプログラムでタイマ
2へのストップを指示するマイクロ命令を発行すること
より、また、優先度変更手段304はタイマ2からのタ
イムアウト信号21を用いてAND回路312のゲート
を開き、その出力をエンコーダ305の最高優先の入力
端子に接続することにより実現される。
Here, the microprogram starting means 302 shown in FIG.
is realized by the encoder 305 and the order control logic 306, and the microprogram display means 30B issues a microinstruction that instructs the timer 2 to stop using the microprogram stored in the control memory 308. The changing means 304 is realized by using the timeout signal 21 from the timer 2 to open the gate of the AND circuit 312 and connecting its output to the highest priority input terminal of the encoder 305.

本実施例における動作を第7図(a)、(b)。The operation in this embodiment is shown in FIGS. 7(a) and 7(b).

(c)のフローチャートに示す。This is shown in the flowchart in (c).

装置間通信手段1はバス100からの通信データを通信
レジスタ102にセットし、比較器106により自装置
への通信であることを検出してAND回路107のゲー
トを開は受信信号12を送出する(ステップ71〉。受
信信号12はタイマ2をリセットし起動させると共に通
信受信要因フラグ301−4をセットする(ステップ7
2)。
The inter-device communication means 1 sets the communication data from the bus 100 in the communication register 102, detects by the comparator 106 that the communication is to its own device, opens the gate of the AND circuit 107, and sends out the reception signal 12. (Step 71>. The received signal 12 resets and starts the timer 2 and sets the communication reception factor flag 301-4 (Step 7
2).

マイクロプログラム起動手段302は優先順に従ってマ
イクロプログラム起動要因を受付は処理するが通信受信
要因処理はその要因の優先度が最優先になるまで待たさ
れる(ステップ7B、74゜78のループ)。
The microprogram starting means 302 accepts and processes the microprogram starting factors according to the priority order, but processing of the communication reception factor is made to wait until the priority of the factor becomes the highest priority (step 7B, loop of 74.degree. 78).

マイクロプログラム起動手段302が通信受信要因を受
付は通信処理マイクロプログラムを起動すると(ステッ
プ74のYES枝→ステップ75)、マイクロプログラ
ム起動表示手段303からマイクロプログラム起動信号
33がタイマ2に供給され〈ステップ76)、タイマ2
は停止する(ステップ77)とともに通信受信要因フラ
グ301−4をリセットしくステップ80)、通信処理
を行ない(ステップ81,82.83)装置間通信手段
1により送信データが送出される(ステップ84)。
When the microprogram starting means 302 receives the communication reception factor and starts the communication processing microprogram (YES branch of step 74 → step 75), the microprogram starting signal 33 is supplied from the microprogram starting display means 303 to the timer 2. 76), timer 2
is stopped (step 77) and the communication reception factor flag 301-4 is reset (step 80), and communication processing is performed (steps 81, 82, 83), and the transmission data is sent by the inter-device communication means 1 (step 84). .

上記のステップ73,74.78のループで待ち時間が
長くなりタイマ2がタイムアウト信号を発生したときに
はくステップ78のYB6技)、優先度変更手段304
によりタイムアウト信号21でAND回路312を開き
通信受信要因フラグ301−4の出力がエンコーダ30
5の最高優先入力に入り(ステップ7つ)、現在処理中
のマイクロプログラム終了後(ステップ87→ステツプ
86のYB6技)直ちに最高優先のマイクロプログラム
が起動され(ステップ88〉対応する通信処理がなされ
る(ステップ80〜85)。ステップ87で処理される
マイクロプログラムの処理時間を設計段階で制限するこ
とによりタイムアウトから通信の応答を返すまでの時間
が保証できる。
When the waiting time becomes longer in the loop of steps 73, 74, and 78, and the timer 2 generates a timeout signal, the YB6 technique of step 78), the priority change means 304
The timeout signal 21 opens the AND circuit 312 and the output of the communication reception factor flag 301-4 is output to the encoder 30.
5, the highest priority input is entered (step 7), and after the microprogram currently being processed is finished (step 87 → YB6 technique of step 86), the highest priority microprogram is started immediately (step 88) and the corresponding communication processing is performed. (Steps 80 to 85). By limiting the processing time of the microprogram processed in Step 87 at the design stage, the time from timeout to return of a communication response can be guaranteed.

以上のように本実施例では通信受信後一定時間経過して
も処理が行なわれないときにはその処理の優先度を他の
処理に優先するように変更して処理し通信応答を行なう
ことができる。
As described above, in this embodiment, when a process is not performed even after a certain period of time has passed after receiving a communication, the priority of the process can be changed to give priority to other processes, and the process can be performed and a communication response can be made.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明には、自装置宛の通信受信時
にスタートし、一定時間以内に通信要因フラグによるマ
イクロプログラムが起動されるとストップし、一定時間
以内に起動できなかった場合にはタイムアウト信号を発
生するタイムアウト信号を発生するタイマを有し、タイ
ムアウト信号によって通信受信要因フラグに対応するマ
イクロプログラムの起動の優先度を存在する池の要因の
優先度より高くすることにより通常時は高優先の処理に
影響を与えないで処理し、高優先処理が連続して行なわ
れたときでも確実に決められた時間内に応答を返すよう
にできるという効果がある。
As explained above, the present invention starts when a communication addressed to the device is received, stops when a microprogram is activated by a communication factor flag within a certain period of time, and times out if the microprogram cannot be activated within a certain period of time. It has a timer that generates a time-out signal, and the time-out signal makes the startup priority of the microprogram corresponding to the communication reception factor flag higher than the priority of the existing factors, giving it high priority during normal times. This has the advantage of being able to process without affecting the processing of other processes, and ensure that responses are returned within a predetermined time even when high-priority processes are performed consecutively.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
装置間通信の説明図、第3図は従来の装置における装置
間通信を行なう場合の動作を示すフローチャート、第4
図は第1図の装置間通信手段の詳細ブロック図、第5図
は第1図及び第4図で示す実施例において用いられる通
信データのデータフォーマット図、第6図は、第1図の
マイクロプログラム制御部の詳細ブロック図、第7図(
a>、(b)、(c)は本実施例の動作を示すフローチ
ャートである。 1・・・装置間通信手段、2・・・タイマ、3・・・マ
イクロプログラム制御部、11・・・受信データ、12
・・・受信信号、21・・・タイムアウト信号、31・
・・送信データ、32・・・送信信号、33・・・マイ
クロプログラム起動信号、41〜50.71〜88・・
・フローチャートのステップ、100・・・バス、10
1・・・通信受信フリップフロップ、102・・・通信
レジスタ、103・・・送信レジスタ、103・・・送
信セレクタ、104・・・コード発生部、105・・・
通信制御回路、106・・・比較器、107・・・AN
D回路、301−1〜301−5・・・フリップフロッ
プ群、301−4・・・通信受信要因フラグ、302・
・・マイクロプログラム起動手段、303・・・マイク
ロプログラム起動表示手段、304・・・優先度変更手
段、305・・・エンコーダ、306・・・順序制御ロ
ジック、307・・・制御メモリアドレスレジスタ、3
08・・・制御メモリ、309・・・マイクロ命令レジ
スタ、310・・・デコーダ、311・・・演算部、3
12・・・・・・AND回路、a、b、c・・・処理装
置。 7ど−、 7−1−八 茅 21 茅ψ圀 千タ V $を函      づ Y7図(幻 ¥7121(し)
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is an explanatory diagram of inter-device communication, FIG. 3 is a flowchart showing the operation when performing inter-device communication in a conventional device, and FIG.
The figure is a detailed block diagram of the inter-device communication means in Figure 1, Figure 5 is a data format diagram of communication data used in the embodiment shown in Figures 1 and 4, and Figure 6 is a diagram of the micro Detailed block diagram of the program control section, Figure 7 (
a>, (b), and (c) are flowcharts showing the operation of this embodiment. DESCRIPTION OF SYMBOLS 1... Inter-device communication means, 2... Timer, 3... Microprogram control unit, 11... Received data, 12
...Received signal, 21...Timeout signal, 31.
... Transmission data, 32... Transmission signal, 33... Microprogram start signal, 41-50. 71-88...
・Flowchart step, 100...Bus, 10
DESCRIPTION OF SYMBOLS 1... Communication reception flip-flop, 102... Communication register, 103... Transmission register, 103... Transmission selector, 104... Code generation section, 105...
Communication control circuit, 106... comparator, 107... AN
D circuit, 301-1 to 301-5...Flip-flop group, 301-4...Communication reception factor flag, 302.
...Microprogram starting means, 303...Microprogram starting display means, 304...Priority changing means, 305...Encoder, 306...Order control logic, 307...Control memory address register, 3
08... Control memory, 309... Micro instruction register, 310... Decoder, 311... Arithmetic unit, 3
12...AND circuit, a, b, c... processing device. 7-, 7-1-Yago 21 茅ψ圀千田 V Box zuY7 diagram (phantom ¥7121 (shi)

Claims (1)

【特許請求の範囲】[Claims] 2つ以上の装置間で通信を行なうことのできる装置間通
信手段と、前記装置間通信手段により自装置宛の通信を
受信時にセットされる通信受信要因フラグと、前記通信
受信要因フラグを含むマイクロプログラム起動要因によ
り対応するマイクロプログラムを起動させるマイクロプ
ログラム起動手段と、前記通信受信要因フラグにより対
応する特定のマイクロプログラムが起動されたことを示
すマイクロプログラム起動表示手段と、前記自装置宛の
通信受信時に起動し前記特定のマイクロプログラム起動
時に前記マイクロプログラム起動表示手段により停止さ
れ起動後停止することなく一定時間経過したときにはタ
イムアウト信号を発生するタイマと、前記タイムアウト
信号により前記通信受信要因フラグに対応するマイクロ
プログラムの起動優先度を上げる優先度変更手段とを含
むことを特徴とするマイクロプログラム制御装置。
An inter-device communication means capable of communicating between two or more devices, a communication reception factor flag that is set when the inter-device communication means receives communication addressed to the device itself, and a microcontroller including the communication reception factor flag. microprogram activation means for activating a corresponding microprogram according to a program activation factor; microprogram activation display means for indicating that a corresponding specific microprogram has been activated according to the communication reception cause flag; and reception of communication addressed to the own device. a timer that is activated at the time of activation, is stopped by the microprogram activation display means when the specific microprogram is activated, and generates a timeout signal when a certain period of time has elapsed without stopping after activation, and the timeout signal corresponds to the communication reception factor flag. A microprogram control device comprising: priority changing means for increasing the startup priority of a microprogram.
JP61158220A 1986-07-04 1986-07-04 Microprogram controller Pending JPS6314261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61158220A JPS6314261A (en) 1986-07-04 1986-07-04 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61158220A JPS6314261A (en) 1986-07-04 1986-07-04 Microprogram controller

Publications (1)

Publication Number Publication Date
JPS6314261A true JPS6314261A (en) 1988-01-21

Family

ID=15666906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158220A Pending JPS6314261A (en) 1986-07-04 1986-07-04 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS6314261A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03127245A (en) * 1989-10-13 1991-05-30 Matsushita Electric Ind Co Ltd Method and device for input/output of information
US8010726B2 (en) 2003-07-07 2011-08-30 Arm Limited Data processing apparatus and method for handling interrupts
JP2017004063A (en) * 2015-06-04 2017-01-05 能美防災株式会社 Control device and information transfer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03127245A (en) * 1989-10-13 1991-05-30 Matsushita Electric Ind Co Ltd Method and device for input/output of information
US8010726B2 (en) 2003-07-07 2011-08-30 Arm Limited Data processing apparatus and method for handling interrupts
JP2017004063A (en) * 2015-06-04 2017-01-05 能美防災株式会社 Control device and information transfer system

Similar Documents

Publication Publication Date Title
US4665483A (en) Data processing system architecture
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
JPS62227243A (en) Transmission control system
US4261033A (en) Communications processor employing line-dedicated memory tables for supervising data transfers
WO1981000925A1 (en) Peripheral unit controller
US3623010A (en) Input-output multiplexer for general purpose computer
JPH08202469A (en) Microcontroller unit equipped with universal asychronous transmitting and receiving circuit
CN115361451A (en) Network communication parallel processing method and system
KR900001120B1 (en) Distributed priority network logic for allowing a low priority unit to reside in a high priority position
JPH0142415B2 (en)
JPS6314261A (en) Microprogram controller
JPS6320654A (en) Microprogram controller
JPS6320655A (en) Microprogram controller
KR970003319B1 (en) Data processing system having serial interface
JP2003067199A (en) Application program
JPH03139751A (en) Dma controller for communication with priority decision function
JPS6320656A (en) Microprogram controller
JPS63229560A (en) Microprogram control system
JPH077954B2 (en) Control device
JPS58178468A (en) Interruption system of data processing system
JP2722908B2 (en) Single chip microcomputer
CN117850570A (en) Singlechip system
JPS61123240A (en) Polling reception control system
JPH03265054A (en) Data bus controller
JPH0480419B2 (en)