JPS63141099A - Input controller for electronic musical instrument - Google Patents

Input controller for electronic musical instrument

Info

Publication number
JPS63141099A
JPS63141099A JP61286745A JP28674586A JPS63141099A JP S63141099 A JPS63141099 A JP S63141099A JP 61286745 A JP61286745 A JP 61286745A JP 28674586 A JP28674586 A JP 28674586A JP S63141099 A JPS63141099 A JP S63141099A
Authority
JP
Japan
Prior art keywords
point
register
peak
value
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61286745A
Other languages
Japanese (ja)
Inventor
克彦 小畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP61286745A priority Critical patent/JPS63141099A/en
Priority to EP19870115594 priority patent/EP0264955B1/en
Priority to EP92105224A priority patent/EP0493374B1/en
Priority to DE19873752185 priority patent/DE3752185T2/en
Priority to DE19873784830 priority patent/DE3784830T2/en
Publication of JPS63141099A publication Critical patent/JPS63141099A/en
Priority to US07/478,759 priority patent/US5018428A/en
Priority to HK98104364A priority patent/HK1005348A1/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は電子ギターなどの電子楽器の入力制御装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an input control device for an electronic musical instrument such as an electronic guitar.

[発明の背景] 従来より、自然楽器の演奏操作によって発生する波形信
号からピッチ(周波数)を抽出科、電子回路で構成され
た音源装置を制御して1人工的に楽rfhgの音響を得
るようにしたものが種々開発されている。
[Background of the Invention] Conventionally, the pitch (frequency) is extracted from the waveform signal generated by the performance operation of a natural musical instrument, and a sound source device composed of an electronic circuit is controlled to artificially obtain music RFHG sound. Various types have been developed.

この種の電子楽器では、入力波形信号のピッチを抽出し
てから音源装置に対し当該ピッチに対応する音階音を発
生するよう指示するのが一般的である。
In this type of electronic musical instrument, it is common to extract the pitch of an input waveform signal and then instruct the sound source device to generate a scale tone corresponding to the pitch.

ところで、上記のような装置にあっては、その入力波形
信号の立上り時には速やかにピッチを抽出してそのピッ
チに基づく楽aの発音開始指令をn源装置に送出しなけ
ればならないが、一般に音の発生蒔には様々な波形が現
われ、更にその波形をローパスフィルタを介して基本波
成分だけの抽出をするようにしたときは、フィルタの特
性の影響もあって、ピッチ抽出の計測点の決定が非常に
むずかしくなる。
By the way, in the above-mentioned device, when the input waveform signal rises, the pitch must be extracted immediately and a command to start sounding music a based on that pitch must be sent to the n source device. Various waveforms appear in the generation of pitch, and when extracting only the fundamental wave component from the waveform through a low-pass filter, the determination of the measurement point for pitch extraction is affected by the characteristics of the filter. becomes extremely difficult.

例えば第13図は、ローパスフィルタの出力波形の一例
を示しており、この(a)のような波形が現のピッキン
グでよく現われるが、最大ピーク点の次のゼロクロス点
間の時間間隔や最小ピーク点の次のゼロクロス点間の時
間間隔に基づきピッチを決定するようにした場合、誤っ
て図の■で示す期間を一周期としてしまうことがある。
For example, Figure 13 shows an example of the output waveform of a low-pass filter, and a waveform like (a) often appears in current picking, but the time interval between the zero-crossing points after the maximum peak point and the minimum peak If the pitch is determined based on the time interval between zero crossing points after a point, the period indicated by ■ in the figure may be mistakenly regarded as one cycle.

尚、この場合の本当の一周期は■である。このように、
発音開始時のレスポンスを速くすると、誤動作するとい
う12′1題があった。
Incidentally, the actual period in this case is ■. in this way,
There was a problem in 12'1 where if the response at the start of pronunciation was made faster, it would malfunction.

そこで、同図(a)のような波形に対し弦が振動したか
否かを判断するスレッシュホールドレベル(図中ONレ
ベル)を大きくして最初の小さな山を検知しないように
すれば、図の■の区間を最初に抽出することになるが、
同図(b)のようにONレベルが大きい状態で弱い振動
入力が与えられたときは1弦の振動があったと見なさな
いので、音源装置からは何ら出力がなく、不自然極まり
ない。
Therefore, if we increase the threshold level (ON level in the figure) that determines whether or not the string vibrates for a waveform like that shown in (a) in the figure, so that the first small peak is not detected, we can obtain the waveform shown in the figure. The interval of ■ will be extracted first, but
When a weak vibration input is applied while the ON level is high, as shown in FIG. 6(b), it is not considered that the first string is vibrating, so there is no output from the sound source device, which is extremely unnatural.

また、同図(C)の如く負のピーク点と、正のピーク点
との双方が現われた時点で周期の測定を開始すると、同
図(C)のような入力波形については@の周期は測定せ
ずに、■の周期を測定することになり、発音開始のタイ
ミングがすこしおくれてしまうという問題があった。
Also, if you start measuring the period when both the negative peak point and the positive peak point appear as shown in (C) in the same figure, the period of @ for the input waveform shown in (C) in the same figure will be There was a problem in that the period of ■ was measured instead of being measured, and the timing of the start of pronunciation was delayed a little.

このように、従来の考え方によれば1発音開始のために
正確なピッチを抽出するには、弦振動にともなって発生
する波形の数波長後の時点から発音を開始せねばならず
、レスポンスが遅いという欠点があり、演奏にも支障を
来たすという問題があった。
In this way, according to the conventional thinking, in order to extract the correct pitch for the start of one sound, the sound must be started several wavelengths after the waveform generated by string vibration, and the response becomes It had the disadvantage of being slow, and it also had the problem of interfering with performance.

[発明の目的] この発明は上記49情に鑑みてなされたもので、発音開
始時のレスポンスを速くするようにした電子楽器の入力
装こを提供することを目的とする。
[Object of the Invention] The present invention has been made in view of the above-mentioned 49 circumstances, and an object of the present invention is to provide an input device for an electronic musical instrument that is capable of speeding up the response at the start of sound generation.

[発明の要点] 即ち、この発明は、入力波形信号の立上り直後における
最大ピーク値と最小ピーク値とを比較しその値の大きい
方のピーク点に関連する点を始点とし、次に同様にして
検出される同じ側(つまり正もしくは負側)のピーク点
で所定条件を満足するピーク点に関連する点を終点とす
る時間間隔を当該波形の周期として検知し、その値に基
づく周波数の楽音を発生開始するよう指示することをそ
の要点とする。
[Summary of the Invention] That is, the present invention compares the maximum peak value and the minimum peak value immediately after the rise of the input waveform signal, sets the point related to the peak point with the larger value as the starting point, and then similarly A time interval ending at a point related to a peak point that satisfies a predetermined condition on the detected peak point on the same side (that is, positive or negative side) is detected as the period of the waveform, and a musical tone with a frequency based on that value is generated. Its main point is to instruct it to start occurring.

具体的には、上記最大ピーク点に関連する点及び最小ピ
ーク点に関連する点とは、最大ピーク点通過直後のゼロ
クロス点と、最小ピーク点通過直後のゼロクロス点とで
あってもよく4あるいは当該ピーク点そのものであって
もよく、あるいは別の点1例えば当該ピーク点直前のゼ
ロクロス点であってもよい。
Specifically, the points related to the maximum peak point and the points related to the minimum peak point may be a zero cross point immediately after passing the maximum peak point and a zero cross point immediately after passing the minimum peak point. It may be the peak point itself, or it may be another point 1, for example, a zero-crossing point immediately before the peak point.

[実施例] 以下、本発明の一実施例について図面を参照して詳述す
る。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

全体回路構成 第1図は、同実施例の全体回路構成を示しており、本実
施例は、電子ギターに本発明を適用したものであり、6
つの入力端子1の信号は、電子ギターボディ上に張設さ
れた6つの弦の夫々に設けられた、弦の振動を電気信号
に変換するピックアップからの信号である。
Overall circuit configuration FIG. 1 shows the overall circuit configuration of the same embodiment, and this embodiment is one in which the present invention is applied to an electronic guitar.
The signals at the two input terminals 1 are signals from pickups provided on each of the six strings strung on the electronic guitar body, which convert the vibrations of the strings into electrical signals.

入力端子l・・・・・・からの楽音信号は、ピッチ抽出
回路P1〜P6  (図では第1弦のPlについてのみ
その内部構成を示している。)内部の夫々のアンプ2・
・・・・・で増幅され、ローパスフィルタ(LPF)3
・・・・・・で高周波成分がカットされて基本波形が抽
出され、最大ピーク検出回路(MAX)4・・・。
Musical tone signals from input terminals l... are sent to respective amplifiers 2 and 2 in pitch extraction circuits P1 to P6 (the figure shows the internal configuration of only the first string P1).
It is amplified by ... and low pass filter (LPF) 3
. . . high frequency components are cut and the basic waveform is extracted, and the maximum peak detection circuit (MAX) 4 .

・・・、最小ピーク検出回路(MIN)5・・・・・・
及びゼロクロス点検出回路(Zero)6・・・・・・
に与えられる。ローパスフィルタ3・・・・・・は、:
JS2図に示すように、各弦の開放弦の振動音周波数f
の4倍の4fにカットオフ周波数が設定されている。こ
れは、各弦の出力音の周波数が2オクタ一ブ以内である
ことに基づくものである。最大ピーク検出回路4・・・
・・・では、楽音信号の最大ピーク点が検出され、その
検出パルス信号の立上りで後段に接続されているフリッ
プフロップ14・・・・・・のQ出力がH1ghレベル
となり、このフリップフロップ14・・・・・・の出力
とゼロクロ、ス点検出回路6・・・・・・のインバータ
30・・・・・・の反転出力とのアンド出力がアンドゲ
ート24・・・・・・を介して割り込み指令信号INT
 a l〜lNTa6としてCPU100に与えられ、
同様に最小ピーク検出回路5・・・・・・でも、楽音信
号の最小ピーク点が検出され、その検出パルス信号の立
上りで後段に接続されているフリップフロップ15・・
・・・・のQ出力がHighレベルとなり、このフリッ
プフロップ15・・・・・・の出力とゼロクロス点検出
回路6・・・・・・の出力とのアンド出力がアンドゲー
ト25・・・・・・を介して割り込み指令信号INT 
b l〜lNTb6としてCPU100に与えられる。
..., minimum peak detection circuit (MIN) 5...
and zero cross point detection circuit (Zero) 6...
given to. Low-pass filter 3... is:
As shown in the JS2 diagram, the vibration sound frequency f of the open string of each string
The cutoff frequency is set to 4f, which is four times as large. This is based on the fact that the frequency of the output sound of each string is within two octaves. Maximum peak detection circuit 4...
..., the maximum peak point of the musical tone signal is detected, and at the rising edge of the detected pulse signal, the Q output of the flip-flop 14 connected to the subsequent stage becomes H1gh level, and this flip-flop 14. The AND output of the output of . Interrupt command signal INT
given to the CPU 100 as a l~lNTa6,
Similarly, the minimum peak detection circuit 5... detects the minimum peak point of the musical tone signal, and at the rising edge of the detected pulse signal, the flip-flop 15 connected to the subsequent stage...
The Q output of... becomes High level, and the AND output of the output of this flip-flop 15... and the output of the zero cross point detection circuit 6... Interrupt command signal INT via...
It is given to the CPU 100 as b l to lNTb6.

即ち、最大ピーク点が検出されてフリップフロップ14
がHighレベルになっているときに。
That is, the maximum peak point is detected and the flip-flop 14
is at High level.

波形が正から負へ横切ったとき割り込み指令信号I N
 Ta+−I N TabがCPU100に与えられ、
逆に最小ピーク点が検出されてクリップロップ15がH
f ghレベルになっているときに、波形が負から正に
変化したとき割り込み指令信号lNTb1”INTbb
がCPU100に入力する。
Interrupt command signal I N when the waveform crosses from positive to negative
Ta+−I N Tab is given to the CPU 100,
Conversely, the minimum peak point is detected and the clip flop 15 goes high.
f When the waveform changes from negative to positive while at gh level, interrupt command signal lNTb1”INTbb
is input to the CPU 100.

そして、CPU100は、これらの割り込み指令信号を
受付けた直後に、対応するフリップフロップ14・・・
・・・、15・・・・・・に対しクリア信号CLa+〜
CLab、 CLb+〜CLbaを発生してリセットす
る。従って、次に最大ピーク点あるいは最小ピーク点を
検出するまで何度ゼロクロス点を通過しても対応するフ
リップフロップ14・・・・・・、15・・・・・・は
リセット状態であるので、CPU100には割り込みが
かからないことになる。
Immediately after receiving these interrupt command signals, the CPU 100 activates the corresponding flip-flops 14...
Clear signal CLa+~ for ..., 15...
Generate and reset CLab, CLb+ to CLba. Therefore, no matter how many times the zero crossing point is passed until the next maximum peak point or minimum peak point is detected, the corresponding flip-flops 14, 15, . . . are in the reset state. This means that the CPU 100 will not be interrupted.

そして、CPU100では、当該弦の振動出力により割
り込み指令信号lNTa+〜lNTa6もしくはlNT
b+〜lNTb6が与えられて、夫々の時間間隔の少な
くとも一方の時間間隔に従った音階音を発生する。尚、
発音開始時においては開放弦の音階音を発生開始してピ
ッチ抽出の後で正しい周波数に修正してもよい、この発
音開始時の動作については後述する。
Then, in the CPU 100, an interrupt command signal lNTa+ to lNTa6 or lNT is generated based on the vibration output of the string.
b+ to lNTb6 are given, and a scale tone according to at least one of the respective time intervals is generated. still,
At the start of sound generation, the generation of open string scale tones may be started, and the frequency may be corrected after pitch extraction.The operation at the start of sound generation will be described later.

そして、上記時間間隔は、後述するようにカウンタ7と
、ワークメモリlO1とを用いて求める。即ち、このワ
ークメモリ101には、最大ピーク点あるいは最小ピー
ク点直後のゼロクロス点時のカウンタ7のカウント値な
ど各種データが記憶される。
The above-mentioned time interval is determined using the counter 7 and the work memory IO1, as will be described later. That is, the work memory 101 stores various data such as the count value of the counter 7 at the zero cross point immediately after the maximum peak point or the minimum peak point.

そして1発音開始後は、順次求まる時間間隔データに従
って、発生中の楽音の周波数を可変制御してゆく、即ち
cpuiooより音階を指定するデータを周波数ROM
8へ送出し、その結果対応する周波数を示す周波数デー
タが読み出され、音源回路9に送られて楽音信号が生成
され、サウンドシステム10より放音出力される′。
After the start of one sound, the frequency of the musical tone being generated is variably controlled according to the time interval data determined sequentially.
As a result, frequency data indicating the corresponding frequency is read out, sent to the sound source circuit 9 to generate a musical tone signal, and outputted from the sound system 10'.

また、上記ローパスフィルタ3・・・・・・からの楽音
信号は、 A/I)コンバータ11・・・・・・に与え
られ、その波形レベルに応じたデジタルデータに変換さ
れる。
Furthermore, the musical tone signals from the low-pass filters 3 are given to the A/I converters 11 and converted into digital data according to their waveform levels.

そして、このA/Dコンバータ11・・・・・・の出力
はラッチ12にラッチされる。このラッチ12・・・・
・・に対するラッチ信号は、上記フリップフロップ14
・・・・・・、15・・・・・・の出力がオアゲー)1
3・・・・・・を介することで生成され、騒大ピーク点
もしくは最小ピーク点を通過する都度ラッチ12・・・
・・・にはそのときの波形のレベルを示す信号が記憶さ
れる。また、このオアゲート13・・・・・・からのチ
ー2チ信号L1〜L6はCPU100にも与えられる。
The outputs of the A/D converters 11 . . . are latched in the latch 12. This latch 12...
The latch signal for... is the flip-flop 14
......, 15...... output is or game) 1
3..., and each time it passes through a noisy peak point or a minimum peak point, a latch 12...
... stores a signal indicating the level of the waveform at that time. Also, the chi-2-chi signals L1 to L6 from the OR gates 13 are also given to the CPU 100.

そして、ラッチ12・・・・・・出力はCPU100へ
与えられ、発行開始、停止、更には出力音の放77レベ
ル(音量)等の制御がこのデータに従ってなされる。な
お、このラッチ12に記憶されるピークfめである波高
値は、波高値メモリ104に順次書込まれる。
Then, the latch 12...output is given to the CPU 100, and controls such as starting and stopping the output, and controlling the output sound level (volume) 77 are performed in accordance with this data. Note that the peak f value stored in this latch 12 is sequentially written into the peak value memory 104.

即ち、CPU100では、A/Dコン八−へ11・・・
・・・より与えられる波形レベルを示すデータの絶対値
が、予め決められた一定値以上になった時には、楽音の
発音を開始させ、このデータが一定値以下になった時に
は、消音指示をして放音を終了させる。その動作の詳細
は後述するとおりである。
That is, in the CPU 100, the A/D controller 11...
When the absolute value of the data indicating the waveform level given by ... exceeds a predetermined certain value, it starts producing musical tones, and when this data falls below a certain value, it issues a mute instruction. to end the sound emission. The details of the operation will be described later.

なお、第1図には、A/Dコンバータ11が。Note that FIG. 1 shows an A/D converter 11.

ピッチ抽出回路PI−P6に夫々独立に設けであるが、
−個のA/Dコンバータを時分割的に使用することも勿
論可能である。
Although each pitch extraction circuit PI-P6 is provided independently,
It is of course also possible to use - A/D converters in a time-sharing manner.

そして1周波数ROM8、音源回路9は時分割処理によ
り少なくとも6チヤンネルの楽音生成系が形成されてい
る。
The one-frequency ROM 8 and the tone generator circuit 9 form a musical tone generation system of at least six channels by time-division processing.

第3図は、最大ピーク検出回路4の具体的構成を示すも
ので、ローパスフィルタ3からの楽音信号はオペアンプ
4−1の十端子に入力され、オペアンプ4−1の出力端
子は、ダイオードDlの7ノード側に接続され、ダイオ
ードntのカンード側は並列に接続されたコンデンサC
及び抵抗R1を介して設置されるとともに、オペアンプ
4−1の一端子に接続され、オペアンプ4−1の出力は
抵抗R2を介し、インへ−夕4−2を介して、上記フリ
ップフロップ14へのクロック信号として出力される。
FIG. 3 shows a specific configuration of the maximum peak detection circuit 4. The musical tone signal from the low-pass filter 3 is input to the ten terminal of the operational amplifier 4-1, and the output terminal of the operational amplifier 4-1 is connected to the diode Dl. 7 node side, and the cand side of the diode nt is connected in parallel with the capacitor C.
and a resistor R1, and are connected to one terminal of the operational amplifier 4-1, and the output of the operational amplifier 4-1 is connected to the flip-flop 14 through the resistor R2, the input terminal 4-2, and the input terminal 4-2. output as a clock signal.

オペアンプ4−1の十端子に、第4図■のようなローパ
スフィルタ3からの波形が与えられたとすると、コンデ
ンサCは波形レベルが上昇する時に充電され、波形レベ
ルが下降する時には放電され、第4図■のような波形が
オペアンプ4−1の一端子に入力され、波形レベルの−
F昇時のみ、+端子と一端子の差分値が出力され、これ
が第4図@に示す信号として出力される。この@に示す
パルス状信号はインバータ4−2で反転されて@の如き
出力となりその立上り時に後段のフリップフロップ14
がセットされ、また上記ラッチ12ヘラッチ信号が与え
られる。
Assuming that the waveform from the low-pass filter 3 as shown in Figure 4 (■) is applied to the ten terminals of the operational amplifier 4-1, the capacitor C is charged when the waveform level rises, discharged when the waveform level falls, and A waveform as shown in Figure 4 ■ is input to one terminal of the operational amplifier 4-1, and the waveform level -
Only when F is raised, the difference value between the + terminal and the one terminal is output, and this is output as the signal shown in Fig. 4@. This pulse-like signal shown at @ is inverted by the inverter 4-2 and becomes an output like @.
is set, and the latch signal is applied to the latch 12.

また、最大ピーク検出回路としては、第5図のようにす
ることもできる。なお、第3図のそれと同一箇所には同
一符号を付す、!IIち、第3図のダイオードDiとは
逆の向きに接続されたダイオードD2があり、また、オ
ペアンプ4−1の十端子には、オペアンプ4−3が接続
され、入力信号inはオペアンプ4−3の一端子に抵抗
R4を介してかえられ、また、この一端子には、その出
力が抵抗R3を介して帰還している。また、上記インバ
ータ4−2のかわりにバッファ4−4が設けられている
。この第5図の最大ピーク検出回路4′の動作は1次に
述べる最小ピーク検出回路5の動作とほぼ同じで入力側
に信号反転のためのオペアンプ4−3が接続されている
だけであるので省略する。
Further, the maximum peak detection circuit can also be constructed as shown in FIG. Note that the same parts as those in Figure 3 are given the same symbols! II. There is a diode D2 connected in the opposite direction to the diode Di in FIG. 3 via a resistor R4, and its output is fed back to this one terminal via a resistor R3. Further, a buffer 4-4 is provided in place of the inverter 4-2. The operation of the maximum peak detection circuit 4' in FIG. 5 is almost the same as the operation of the minimum peak detection circuit 5 described in the first section, except that an operational amplifier 4-3 for signal inversion is connected to the input side. Omitted.

第6図は、最小ピーク検出回路5の具体的構成を示し、
この最小ピーク検出回路5は最大ピーク検出回路4とほ
ぼ同じであるが、ダイオードD2の向きが逆となってお
り、インバータ4−2のかわりにバッファ4−4が設け
られておりコンデンサCは、第4図■に示すような逆向
の充放電を綴り返し、第4図■に示すような信号の立上
り時に後段のフリップフロップ15がセットされ、また
ラッチ12ヘラッチ信号が与えられることになる。
FIG. 6 shows a specific configuration of the minimum peak detection circuit 5,
This minimum peak detection circuit 5 is almost the same as the maximum peak detection circuit 4, but the direction of the diode D2 is reversed, a buffer 4-4 is provided in place of the inverter 4-2, and the capacitor C is Reversing charging and discharging in the reverse direction as shown in FIG. 4 (2), the flip-flop 15 at the subsequent stage is set at the rising edge of the signal shown in FIG. 4 (2), and a latch signal is given to the latch 12.

また第7図は、ゼロクロス点検出回路6の具体的構成を
示し、オペアンプ6−1の、十端子にはローパスフィル
タ3からの波形信号が与えられ、一端子にはグランドレ
ベルが接続され、このオペアンプ6−1の出力は抵抗R
5、アンプ6−2を介して出力する。従って、正レベル
の入力信号があるとさは、アンプ6−2で)Iigh出
力となり、負レベルの入力信号があるときは、アンプ6
−2でLow出力となる。つまりゼロクロス点を通過す
る都度その出力レベルが反転する。
FIG. 7 shows a specific configuration of the zero-crossing point detection circuit 6, in which the waveform signal from the low-pass filter 3 is applied to the ten terminals of the operational amplifier 6-1, and the ground level is connected to one terminal. The output of operational amplifier 6-1 is resistor R
5. Output via amplifier 6-2. Therefore, when there is a positive level input signal, the amplifier 6-2 outputs a high output, and when there is a negative level input signal, the amplifier 6-2 outputs a high output.
-2 results in low output. In other words, the output level is inverted each time the zero cross point is passed.

軌韮 次に本実施例の動作について説明する。第8図はCPU
100の割り込みルーチンのフローであり、第9図はメ
インフローである。なお、この第8図及び第9図はひと
つの弦についての処理しか示してないが、全ての弦の処
理は全く同じなので、CPU100が夫々の弦について
の処理を時分割的に実行すると考えれば良い、    
′さて、CPU100の具体的な動作の説明の+Wjに
、ワークメモリlotの中の主なレジスタについて説明
する。
Next, the operation of this embodiment will be explained. Figure 8 shows the CPU
100 is the flow of the interrupt routine, and FIG. 9 is the main flow. Although FIGS. 8 and 9 only show the processing for one string, the processing for all strings is exactly the same, so if we consider that the CPU 100 executes the processing for each string in a time-sharing manner, good,
'Now, in +Wj of the explanation of the specific operation of the CPU 100, the main registers in the work memory lot will be explained.

5TEPレジスタは、0.1.2.3の4段階とり1弦
振動がなされる(第10図(a)もしくは第11図(a
)参照)につれて、第10図(b)あるいは第11図(
b)に変すようにその内容は変化する。この5TEPレ
ジスタがOのときは、ノートオフ(消音)状5gを表し
ている。
The 5TEP register has four stages of 0.1.2.3 and one string vibration is made (Figure 10 (a) or Figure 11 (a)).
10(b) or 11()).
The content changes as shown in b). When this 5TEP register is O, it represents note-off (mute) state 5g.

5IGNレジスタは、周期計測のためのゼロクロス点が
最大ピーク(MAX)点の次のゼロクロス点なのか、最
小ピーク(MIN)点の次のゼロクロス点なのかを示す
もので、1のとき曲者、2のとき後者が入る。
The 5IGN register indicates whether the zero-crossing point for period measurement is the zero-crossing point next to the maximum peak (MAX) point or the zero-crossing point next to the minimum peak (MIN) point. When 2, the latter enters.

REVER3Eレジスタは、−h記5IGNレジスタで
表わされたゼロクロス点と反対側のピーク点経過後のゼ
ロクロス点の到来による割り込み処理がなされたか否か
をチェックするデータを記憶するレジスタである。
The REVER3E register is a register that stores data for checking whether interrupt processing has been performed due to the arrival of a zero-crossing point after the peak point opposite to the zero-crossing point indicated by the -h5IGN register.

Tレジスタは、入力波形の周期を計測するための特定点
のカウンタ7の値を記憶する。なお、カウンタ7は所定
のクロックでカウントするフリーランニング動作をして
いる。
The T register stores the value of the counter 7 at a specific point for measuring the period of the input waveform. Note that the counter 7 performs a free running operation of counting at a predetermined clock.

AMP(i)レジスタは、D/Aコン八−へ11からラ
ッチ12にラッチされた最大もしくは最小ピーク値(実
際には絶対値)を記憶するレジスタで、AMP (1)
が最大ピーク用、AMP(2)が最小ピーク用のレジス
タである。
The AMP (i) register is a register that stores the maximum or minimum peak value (actually the absolute value) latched from the D/A controller 11 to the latch 12.
is the register for the maximum peak, and AMP(2) is the register for the minimum peak.

PERIODレジスタは、計測した周期をあられすデー
タが入力され、このレジスタの内容を基に、CPU10
0は1周波数ROMB、K源回路9に対し周波数制御を
行うものである。
Data representing the measured period is input to the PERIOD register, and based on the contents of this register, the CPU 10
0 performs frequency control on the 1-frequency ROMB and K source circuit 9.

更に、後述するように本実施例は各種′■断のために、
3つの定数(スレッシュホールドレベル)がCPU10
0内に設定されている。
Furthermore, as will be described later, this example is designed for various types of cutting.
Three constants (threshold levels) are CPU10
It is set within 0.

先ず最初のものは0NLEVIであり、第10図(a)
、第11図(L)に示すように、いまノートオフの状態
であり、この0NLEVIの値よりも大きなピーク値が
検出されたとき、弦がピッキング等されたとして、周期
測定のための動作をCPU100は実行開始する。
The first one is 0NLEVI, as shown in Figure 10(a).
As shown in FIG. 11 (L), when the note-off state is detected and a peak value larger than this 0NLEVI value is detected, it is assumed that the string has been picked, etc., and the operation for period measurement is performed. CPU 100 starts execution.

0NLEVIIは、ノートオン(発音中)状態であって
、前回の検出レベルと今回の検出レベルとの差がこの信
置りあれば、トレモロ奏法等による操作があったとして
、再度発音開始(リラティブオン、relative 
on )処理を行うためのものである。
0NLEVII is in the note-on state (sounding), and if there is a difference between the previous detection level and the current detection level, it is assumed that there has been an operation such as tremolo playing, and the sound starts again (relative on). , relative
on ) processing.

0FFLEVは、第12図(a)に示しであるように、
ノートオン(発音中)状5’t1であって、この値以下
のピーク値が検知されると、ノートオフ(消音)処理を
する。
0FFLEV is as shown in FIG. 12(a),
When a peak value less than or equal to this value is detected during note-on (sounding) state 5't1, note-off (silence) processing is performed.

さて、以上の説明から、以下に述べる一I、1り込みル
ーチン、メインルーチンの動作の理解は容易となろう。
Now, from the above explanation, it will be easy to understand the operations of the 1st entry routine and the main routine described below.

さて、アンドゲート24もしくはアンドゲート25の出
力である割り込み指令信号lNTa、lNTbのCPU
100への到来によって、第8図の割り込み処理を行う
Now, the CPU of the interrupt command signals lNTa and lNTb which are the output of the AND gate 24 or the AND gate 25
100, the interrupt processing shown in FIG. 8 is performed.

即ち、割り込み指令信号I N T aの入力時には、
先ずステップPI の処理をし、CPU100内のaレ
ジスタを1にし、−1り込み指令信号lNTbの入力時
には、先ずステップP2の処理によって上記aレジスタ
に2をセットする。
That is, when the interrupt command signal I N T a is input,
First, step PI is processed, and the a register in the CPU 100 is set to 1. When the -1 reading command signal lNTb is input, first, step P2 is processed to set the a register to 2.

そして次にステップP3において、CPU100内のt
レジスタに、カランタフの14をプリセントする。続い
て実行するステップP4ではA/Dコンバータ11のピ
ークレベルデータをラッチ12から読込み、CPU10
0内のbレジスタに設定する。
Then, in step P3, t in the CPU 100
Precent 14 of Carantuff in the register. In the subsequent step P4, the peak level data of the A/D converter 11 is read from the latch 12, and the CPU 10
Set to b register in 0.

そして、ステップP5において、フリップフロップ14
もしくはフリップフロップ15をクリアする。
Then, in step P5, the flip-flop 14
Or clear flip-flop 15.

続くステップP6にて、上記a、b、tレジスタの内容
をワークメモリlotに転送記憶し割り込み処理を終了
する。
In the following step P6, the contents of the a, b, and t registers are transferred and stored in the work memory lot, and the interrupt processing is ended.

メインルーチン(第9図)では、ステップQ1にて、上
述したような割り込み処理によってワークメモリlot
にa’、b’、t′の内容(上記a、b、tと同じで前
回記録されたということでa′、b′、t′と示す、)
が8込まれているか否かジャー2ジし、何ら割り込み処
理はなされていないときはNoの1断をして、このステ
ップQ1を訝返し実行する。
In the main routine (Fig. 9), in step Q1, the work memory lot is
The contents of a', b', and t' are shown as a', b', and t' because they are the same as a, b, and t above, and were recorded last time.
8 is entered, and if no interrupt processing is being performed, the answer is No, and this step Q1 is executed again.

そして、上記ステップ(J+ でYESの判断をすれば
、次のステップQ2に進んでその内容a′。
If YES is determined in the above step (J+), the process proceeds to the next step Q2 and its contents a'.

b′、t′を読出す0次にステップQ1において、前記
AMP(a′)レジスタに記憶しである、つまり同じ種
類(最大/最小)のピーク点のピーク値をCPU100
内のCレジスタに読出し、今回抽出したピーク値b′を
上記AMP(a′)レジスタに設定する。
Then, in step Q1, the CPU 100 reads out the peak values of the peak points of the same type (maximum/minimum) stored in the AMP(a') register.
The peak value b' extracted this time is set in the AMP(a') register.

さて1次にステップQ4〜Q6において、5TEPレジ
スタの内容が夫々3.2.1であるか否かジャッジする
。いま、最初の状y3であるとしたら、5TEPレジス
タは0なので、ステップQ4 、Qs 、Q6 ともN
oの判断がされる。そして、次にステップQ1で、今回
検知したピーク値b′が0NLEVIより大か否かジ°
ヤッジする。
Next, in steps Q4 to Q6, it is determined whether the contents of the 5TEP registers are 3.2.1 or not. Now, if the initial state is y3, the 5TEP register is 0, so steps Q4, Qs, and Q6 are all N.
A judgment of o is made. Then, in step Q1, check whether the peak value b' detected this time is greater than 0NLEVI.
Hedge.

もし、上記ピーク値b′が0NLEVIより小であれば
、まだ発音開始の処理をしないのでステップQ+ へも
どる、仮に、第10図(a)、第11図(a)のように
0NLEVIより大きな入力が得られたとすると、ステ
ップQlの判断はYESとなり、ステップQ8へ進む。
If the peak value b' is smaller than 0NLEVI, the process of starting sound generation is not performed yet, and the process returns to step Q+. If the input value is larger than 0NLEVI, as shown in FIGS. 10(a) and 11(a), If this is obtained, the determination in step Ql is YES, and the process proceeds to step Q8.

そしてステップQ8で5TEPレジスタに1をセットし
、次にスフyプQ9でREVER3EレジスタにOをセ
ットし、続けてステップQ + oで。
Then, in step Q8, the 5TEP register is set to 1, then in step Q9, the REVER3E register is set to O, and then in step Q+o.

a′ (つまり最大ピーク点直後のゼロクロス点のとき
l、最小ピーク点直後のゼロクロス点のとき2)の値を
5IGNレジスタに入力する。
The value a' (that is, 1 when the zero cross point is immediately after the maximum peak point and 2 when the zero cross point is immediately after the minimum peak point) is input to the 5IGN register.

そして、ステップQ】lにて、t′の値をTレジスタに
セットする。その結果、a′の内容は5IGNレジスタ
に(いま5IGNはlとなる(第1O図(a)、:51
1図(a) ノとき))、b’(7)内容はAMPレジ
スタに、t′の内容はTレジスタにセットされたことに
なる。そして再びステップQ1にもどる。
Then, in step Ql, the value of t' is set in the T register. As a result, the contents of a' are stored in the 5IGN register (now 5IGN becomes l (Figure 1O(a), :51
1(a)), the contents of b'(7) are set in the AMP register, and the contents of t' are set in the T register. Then, the process returns to step Q1 again.

さて、以上の説明で第10図(&)、第11図(a)の
ゼロクロス点Zerolの直後のメインルーチンの処理
を完了することになる。
Now, with the above explanation, the processing of the main routine immediately after the zero cross point Zero in FIGS. 10(&) and 11(a) is completed.

さて1次に、ゼロクロス点Zero2の直後のメインル
ーチンでの処理を説明する。そのときはと記ステップQ
l−Q2 →Q3→Q4→Q5→Q6を実行し、このス
テップQ6にてYESの判断がされ、次にステップQ+
2にゆく。
Now, first, the processing in the main routine immediately after the zero cross point Zero2 will be explained. At that time, step Q
l-Q2 → Q3 → Q4 → Q5 → Q6 is executed, YES is determined in this step Q6, and then step Q+
Go to 2.

いま、第10図(a)、第11図(&)のように波形が
入力時に正方向に変化したときは、5IGNレジスタは
1であり、今回負方向のピークを経過してきているから
aルジスタは2なので、Noの’tl断をする。尚、も
し同じ極性のピーク値直後のゼロクロス点到来時には、
このステップQ+2でYESの判断をして何ら続けて動
作せずにステップQ1 へもどる。
Now, when the waveform changes in the positive direction at the time of input as shown in Fig. 10 (a) and Fig. 11 (&), the 5IGN register is 1, and since the peak in the negative direction has passed this time, the a register is 2, so I'll refuse No. Furthermore, if the zero crossing point arrives immediately after the peak value of the same polarity,
A YES determination is made at step Q+2, and the process returns to step Q1 without any further operation.

さて、いまこのステップQ12ではNoのジャッジがさ
れてステップQ+3へゆき、5TEPレジスタを2とす
る。(第10図(b)、第11図(b)参照)。
Now, in this step Q12, the judgment is No, and the process goes to step Q+3, where the 5TEP register is set to 2. (See FIG. 10(b) and FIG. 11(b)).

そしてステップQ+3に続けてステップQ+aを実行し
、前回のピーク値(AMP (S IGN))と今回の
ピーク値(b′)を比較する。いま、第1O図(a)の
ように前回の値XOが今回の値より小(x+>xo)な
らば、YESとなり、今回の時刻t′を周期の計測開始
点とすべく(第10図(C)参照)ステップQ+4から
ステップQ+o、Q++を実行し、5IGNレジスタを
2とすると共にtルジスタの内容をTレジスタへ転送す
る。
Subsequently to step Q+3, step Q+a is executed to compare the previous peak value (AMP (S IGN)) and the current peak value (b'). Now, as shown in Figure 1O (a), if the previous value (See (C)) Execute steps Q+o and Q++ from step Q+4, set the 5IGN register to 2, and transfer the contents of the t register to the T register.

逆に、前回のピーク値が今回のピーク値よりも大きけれ
ば、つまり第11図(a)のようにXl<XOならば、
ステップQ+4でNoのジャッジをしステップQ+sに
てREVER5Eレジスタを1とする。なお、5IGN
レジスタはいま前の値lを保つことになる。従って、こ
の場合は前のゼロクロス点(Zerol)が周期計測の
開始点となっている(第11図(C)参照)。
Conversely, if the previous peak value is larger than the current peak value, that is, if Xl<XO as shown in Figure 11(a),
A No judgment is made at step Q+4, and the REVER5E register is set to 1 at step Q+s. In addition, 5IGN
The register will now keep its previous value l. Therefore, in this case, the previous zero crossing point (Zerol) is the starting point for period measurement (see FIG. 11(C)).

そして1次のゼロクロス点(Zero3)の通過後、は
じめてメインフローを実行するときは、ステップQ5で
YESのジャッジがされてステップQI6へ進む、今回
a′は1であり、第10図の場合は、5IGNが2、第
11図の場合は5IGNが1なので、第1O図の場合に
あっては、ステップQ + bでNoのジャッジがされ
て、ステップQ+5へゆきステップQ+ へもどる、つ
まり、周期計測を開始し始めてからひとつ口のピーク(
振幅x2)を通過したことをCPU100は認識する。
When the main flow is executed for the first time after passing the first-order zero cross point (Zero3), a YES judgment is made in step Q5 and the process proceeds to step QI6. This time a' is 1, and in the case of FIG. , 5IGN is 2, and in the case of Fig. 11, 5IGN is 1, so in the case of Fig. 1O, the judgment is No at step Q+b, and the process goes to step Q+5 and returns to step Q+, that is, the cycle The peak of one bite after starting the measurement (
The CPU 100 recognizes that the signal has passed the amplitude x2).

また第11図の場合にあっては、ステップQ+6ではY
ESの判断がされて、ステップQ+7へゆきREVER
3Eレジスタが1か否かジッヤジする。もしlでなけれ
ばNOの判断をしステップQ1へもどるが、上述したよ
うにステップQ+sの実行によってこのレジスタはlと
なっており、ステップQ + rからステップQ+aへ
ゆき5TEPレジスタを3としく第11図(b)参照)
、続けてステップQ+qにて、Eルジスタにある今回の
割り込みで受は付けたカウンタ7の値からTレジスタに
ある値つまりゼロクロス点Zeroの時刻を減算し、P
ERIODレジスタにストアする。
In the case of FIG. 11, in step Q+6, Y
ES is determined, go to step Q+7 and REVER
Check whether the 3E register is 1 or not. If it is not 1, it makes a NO decision and returns to step Q1, but as mentioned above, this register has become 1 by executing step Q+s, and going from step Q+r to step Q+a, it sets the 5TEP register to 3 and returns to step Q1. (See Figure 11(b))
Then, at step Q+q, subtract the value in the T register, that is, the time of zero cross point Zero, from the value of counter 7, which was accepted by the current interrupt, in the E register, and
Store in ERIOD register.

つまり第11図(e)に示す大きさが一周期の長さとな
り、続くステップQ20でt′の内容をTレジスタに転
送して新たな周期計測の開始をする。
In other words, the length shown in FIG. 11(e) is the length of one cycle, and in the subsequent step Q20, the contents of t' are transferred to the T register and a new cycle measurement is started.

そしてステップQ21において、上述のPERIODレ
ジスタの内容をもってCPU100は周波数ROM8、
g2源回路9に発音指令を出す、従ってこの時点から楽
音の発生がなされる。
Then, in step Q21, the CPU 100 uses the contents of the above-mentioned PERIOD register to store the frequency ROM 8,
A sound generation command is issued to the g2 source circuit 9, and therefore musical tones are generated from this point onwards.

さて、上述した第10図の場合にあっては、゛再び次の
ゼロクロス点(Zero4)後のメインフローの処理で
、ステップQ5からステップQ+6ヘジヤンプする。い
ま、5IGNレジスタは2なので、ステップQ+bでは
YESの判断をし、続けて上記同様にステップQ!7→
Q+a→Q+9→Q20→Q21を実行し、今回は第1
0図(C)に示すゼロクロス点Zero2からZero
4までを一周期としてCPU100は認識し、この長さ
に基づく周波数の楽音を発音開始する(第10図(d)
参照)。
Now, in the case of FIG. 10 described above, in the main flow processing after the next zero cross point (Zero 4), the process jumps from step Q5 to step Q+6 again. Now, the 5IGN register is 2, so we make a YES decision in step Q+b, and then proceed to step Q! in the same way as above. 7→
Execute Q+a → Q+9 → Q20 → Q21, this time the first
From the zero cross point Zero2 shown in Figure 0 (C) to Zero
The CPU 100 recognizes that up to 4 is one cycle, and starts producing a musical tone with a frequency based on this length (Fig. 10(d)).
reference).

このようにして、値の大きいピーク点の次のゼロクロス
点から周期計測の処理を開始し、そのピーク点と同じ側
のピーク点の次のゼロクロス点でその計測を終了するよ
うにして、ローパスフィルタ3出力の波形の一周期を抽
出している。
In this way, period measurement processing starts from the zero-crossing point next to the peak point with a large value, and ends at the zero-crossing point next to the peak point on the same side as the peak point, and the low-pass filter One period of the waveform of 3 outputs is extracted.

そして、この発音開始処理の後−、メインルーチンにお
いては、ステップQ4からステップQ22へ進行し、今
回取り込んだピーク値であるb′の(1が、第12図に
示すように0FFLEVを越えているか否かジャッジす
る。
After this sound generation start processing, the main routine proceeds from step Q4 to step Q22, and checks whether (1 of b', which is the peak value captured this time, exceeds 0FFLEV as shown in FIG. 12). I will judge whether or not.

いま、このレベルを越えておればステップQ23へ進み
・ リラティブオン(relative on)の処理
をするのか否かジャッジするようにする。即ち具体的に
は今回のピーク値(b′)が前のピーク値(C)より0
NLEV■だけ大きいか、つまり発音中に急激に抽出ピ
ーク値が大きくなったか否かジャッジする。
If this level is exceeded, the process advances to step Q23, and a judgment is made as to whether or not relative on processing is to be performed. That is, specifically, the current peak value (b') is 0 compared to the previous peak value (C).
It is judged whether the extracted peak value is large by NLEV■, that is, whether the extracted peak value suddenly becomes large during sound generation.

通常弦を振動すれば、自然減衰を行うので、このステッ
プQ23はNoの判断となるが、もしトレモロ奏法など
によって、前の弦振動が減衰し終わらないうちに、再び
弦が操作されて、このステップQ 23の判断がYES
となることがある。
Normally, if the string is vibrated, it will naturally attenuate, so the answer to step Q23 is No. However, if the string is manipulated again before the previous string vibration has finished damping due to tremolo playing, etc. Step Q 23 decision is YES
It may become.

その場合は、ステップQ23はYESのジャッジをしス
テップQ8ヘジャンプし、ステップQ9−ステップQu
を実行する。その結果、5TEPレジスタはlとなり、
を述した発a開始時の動作と全く同じ動作をそれ以降実
行する。つまり、再びステップQ + 6〜Q21をそ
の後実行して再発汗開始の処理をすることになる。
In that case, step Q23 makes a YES judgment, jumps to step Q8, and steps Q9-Step Qu.
Execute. As a result, the 5TEP register becomes l,
From then on, exactly the same operation as described above at the start of firing a is executed. In other words, steps Q+6 to Q21 are then executed again to process the start of re-sweating.

さて、通常状態では上述した如くステップQ23に続け
てステップQ2Jを行って、a′の内容と5IGNレジ
スタの内容の一致比較をし、一致しなければQ10へ進
み次のゼロクロス点の割り込み処理にそなえ、一致すれ
ば、既に逆の特性をもったピーク(正/負のピーク)を
夫々通過してきたので、ステップQ25へ進み、REv
ER5Eレジスタが1か否かジャッジし、もしNoなら
ば何ら処理をすることなくステップQ1へもどるが、も
しこのステップQ25でYESの判断がなされたならば
、ステップQ25からステップQ 26へ進み新たな周
期を求めるべくtルジスタの内容からTレジスタの内容
を引いて、PERIODレジスタにセットする。
Now, in the normal state, as described above, step Q23 is followed by step Q2J to compare the contents of a' and the contents of the 5IGN register, and if they do not match, proceed to Q10 and prepare for interrupt processing at the next zero-crossing point. , if they match, it means that they have already passed through peaks with opposite characteristics (positive/negative peaks), so the process goes to step Q25 and REv
It is judged whether the ER5E register is 1 or not, and if No, the process returns to step Q1 without any processing. However, if YES is determined in this step Q25, the process proceeds from step Q25 to step Q26. To find the period, subtract the contents of the T register from the contents of the t register and set it in the PERIOD register.

そして、ステップQ2Jにおいてtルジスタの内容をT
レジスタへ転送し、続くステップQ28にて求まったP
ERIODレジスタの値を基に周波aJLWをcPUl
 0041周1aROM8.friQ回路9に対して行
う。
Then, in step Q2J, the contents of the t register are changed to T
P is transferred to the register and found in the subsequent step Q28.
The frequency aJLW is set to cPUl based on the value of the ERIOD register.
0041 lap 1aROM8. This is done for the friQ circuit 9.

つまり、本実施例にあっては、弦の振動周波数の変化を
時々刻々とらえて、それに応じた周波数制御をリアルタ
イムで行うようになる。
In other words, in this embodiment, changes in the vibration frequency of the string are detected moment by moment, and frequency control is performed in real time accordingly.

そして、ステップQ28からステップQ29へ進んでR
EVER5Eレジスタの内容を0として次の周期計測を
行う。
Then, proceed from step Q28 to step Q29 and R
The next period measurement is performed with the contents of the EVER5E register set to 0.

そして、上述したように、弦振動が減衰してきて、ピー
ク値が0FFLEVを下まわるようになると、ステップ
Q22からステップ930へゆき5TEPレジスタをO
とし、続くステップQ31にてノートオフ処理(消音処
理)を行い、これまで発音していた楽音を消音すべくC
PU100は音源回路9へ指示するようになる。
Then, as mentioned above, when the string vibration is attenuated and the peak value becomes less than 0FFLEV, the process goes from step Q22 to step 930 and the 5TEP register is set to OFFLEV.
Then, in the following step Q31, note-off processing (mute processing) is performed, and C is
The PU 100 instructs the sound source circuit 9.

このような処理を木χ施例は行うので、例えば卜述した
第13図(a)のような波形が入力されれば、■の長さ
が計測され、その計測終了時に発音開始処理を実行する
。また、オンレベルを小さくしてもよいので、同図(b
)のような入力についてもその振動が検知でき、更には
、同図(C)の場合では、■の周期の計測、つまり第1
波目の計測がなされると埋時に9.r″ff開始発音開
始タイミングは速くなりレスポンスが良好となる。
Since the tree x example performs such processing, for example, if a waveform like the one shown in Figure 13 (a) is input, the length of ■ will be measured, and when the measurement is finished, the sound generation start process will be executed. do. Also, since the on level may be made smaller,
) The vibration can also be detected for inputs such as
When the wave pattern is measured, 9. The r″ff start sound generation start timing becomes faster and the response becomes better.

尚、上記実施例にあっては、各ピーク点直後のゼロクロ
ス点でCPU100が割り込み処理をして、55汗開始
、周期計算、リラティブオン、消音開始等の処理を行う
ようにしたが、各ピーク点検出時に直接これらの処理を
行ってもよい、その場合も全く同じ結果を得ることがで
きる。その他、例えばピーク点の直前のゼロクロス点の
検出によって、上記同様の処理を行ってもよい、その他
、基準となる点のとり方は種々変更できる。
In the above embodiment, the CPU 100 performs interrupt processing at the zero cross point immediately after each peak point to perform processing such as starting 55 sweat, calculating period, turning on relative, and starting muting. These processes may be performed directly during point detection, and in that case, exactly the same results can be obtained. In addition, for example, the same process as described above may be performed by detecting a zero-crossing point immediately before the peak point, and the method of determining the reference point can be changed in various ways.

また、上記実施例では、メインフローのなかで各処理を
実行するようにしたが、割り込み処理のなかで同様の処
理を実行するようにしてもよい。
Further, in the above embodiment, each process is executed in the main flow, but similar processes may be executed in the interrupt process.

更に、上記実施例においては、本発明を電子ギターに適
用したものであったが、必ずしもそれに限られるもので
なく、マイクロフォン等から入力される音声信号あるい
は゛心気的振動信号からピッチ抽出を行って、原音声信
号とは別の音響信号を、対応するピッチもしくはa階周
波数にて発生するシステム卆あれば、どのような形態の
ものであってもよい、具体的には、鍵盤を有するもの例
えば−し子ピアノ、管楽器を電子化したもの、弦楽器、
例えばバイオリンや鐸などを電子化したものにも同様に
適用できる。
Further, in the above embodiment, the present invention is applied to an electronic guitar, but the present invention is not limited thereto, and pitch extraction may be performed from an audio signal input from a microphone or a hypochondral vibration signal. The system may be of any type as long as it generates an acoustic signal different from the original audio signal at the corresponding pitch or a frequency. Specifically, it may have a keyboard. Examples: Shiko piano, electronic wind instruments, string instruments,
For example, it can be similarly applied to electronic instruments such as violins and bells.

[発明の効果] この発明は1以上詳述したように、入力波形信号の立上
り直後における最大ピーク値と最小ピーク値とを比較し
、その値の大きい方のピーク点に関連する点を始点とし
、次に同様にして検知される同じ側のピーク点で所定条
件を満足するピーク点に関連する点を終点とした時間間
隔を当該波形の周期として検知し、その値に従っ゛て周
期制御をするようにしたから、発音開始時に正確な周期
の測定が、速やかに行え、出力音の立上りの遅れが少な
くなり演奏り好都合であるという利点がある。
[Effect of the Invention] As described in detail above, the present invention compares the maximum peak value and the minimum peak value immediately after the rise of the input waveform signal, and sets the point related to the peak point with the larger value as the starting point. Then, the time interval whose end point is a point related to the peak point on the same side that satisfies a predetermined condition detected in the same way is detected as the period of the waveform, and the period is controlled according to that value. This has the advantage that accurate period measurement can be quickly performed at the start of sound generation, and the delay in the rise of the output sound is reduced, making playing more convenient.

【図面の簡単な説明】[Brief explanation of the drawing]

図面の第1図乃至第12図は本発明の一実施例を示し、
第1図は、同実施例の全体回路構成を示す図、第2図は
、第1図中のローパスフィルタのカットオフ周波数を示
す図、第3図は最大ピーク検出回路の構成図、第4図は
、最大ピーク検出回路と最小ピーク検出回路の各部の動
作波形を示す図、第5図は最大ピーク検出回路の他の例
を示す回路構成図、第6図は最小ピーク検出回路の構成
図、第7図はゼロクロス点検出回路の構成図、第8図は
CPUの割り込みルーチンのフローチャートを示す図、
第9図はCPUのメインルーチンのフローチャートを示
す図、:510図、第11図は発音開始時の各部の動作
を示すタイムチャート図、第12図は、消a開始時の動
作を示すタイムチャート図であり、第13図は、弦振動
に伴って一般に表われる波形を示す図である。 1・・・・・・入力端子、4・・・・・・最大ピーク検
出回路、5・・・・・・最小ピーク検出回路、6・・・
・・・ゼロクロス点検出回路、7・・・・・・カウンタ
、9・・・・・・音源回路、14.15・・・・・・フ
リップフロップ、100・・・・・・CPU、lOl・
・・・・・ワークメモリ、Pi−P6・・・・・・ピッ
チ抽出回路。 特許出願人 カシオ計算機株式会社 代理人 弁理士 町 1)俊 正 (l $に&mIfり:    う”cj)−)7781 *
?z第2図 ロー1ずスフ41シタOブηトズフ閏究5朽こ第3図 最大口1−りぶ吏友巳W4 第・1図 R3 暎 曖表(じ゛−71ヒ弧氏ヘデυ 旦 第7図 でロア07.a千艷社回跋 ゛どりIi乙みルーケン 第12図 第10図 (c+ 111PIM’t’      PERIOD
(d)0り4ミン7                
           く]?=1[区t(=シ亘=二
第11図 ONレバζ1し 第13図
1 to 12 of the drawings show an embodiment of the present invention,
FIG. 1 is a diagram showing the overall circuit configuration of the same embodiment, FIG. 2 is a diagram showing the cutoff frequency of the low-pass filter in FIG. 1, FIG. 3 is a configuration diagram of the maximum peak detection circuit, and FIG. The figure shows the operating waveforms of each part of the maximum peak detection circuit and the minimum peak detection circuit. Figure 5 is a circuit configuration diagram showing another example of the maximum peak detection circuit. Figure 6 is a configuration diagram of the minimum peak detection circuit. , FIG. 7 is a configuration diagram of the zero-crossing point detection circuit, and FIG. 8 is a diagram showing a flowchart of the CPU interrupt routine.
Figure 9 is a flowchart of the main routine of the CPU, Figure 510, Figure 11 is a time chart showing the operation of each part at the start of sound generation, and Figure 12 is a time chart showing the operation at the start of erasure. FIG. 13 is a diagram showing a waveform that generally appears with string vibration. 1...Input terminal, 4...Maximum peak detection circuit, 5...Minimum peak detection circuit, 6...
... Zero cross point detection circuit, 7 ... Counter, 9 ... Sound source circuit, 14.15 ... Flip-flop, 100 ... CPU, lOl.
...Work memory, Pi-P6...Pitch extraction circuit. Patent Applicant Casio Computer Co., Ltd. Agent Patent Attorney Machi 1) Tadashi Toshi (l$ni&mIfri: u”cj)-)7781 *
? z Figure 2 Row 1 Zusufu 41 Shita Ob η Tozuf Investigation 5 Decay Figure 3 Maximum Mouth 1 - Ribu Yumi W4 Figure 1 R3 Ambiguous Table (J-71 Hirakshi Hede υ Dan Figure 7 Roar 07.a Senshosha Kaidanri Ii Otomi Luken Figure 12 Figure 10 (c+ 111PIM't' PERIOD
(d) 0ri4min7
Ku]? = 1

Claims (1)

【特許請求の範囲】 入力波形信号の最大ピーク値と最小ピーク値とを検出す
る検出手段と、 上記検出手段にて検知した上記入力波形信号の立上り直
後における最大ピーク値と最小ピーク値とを比較し、そ
の値の大きい方のピーク点に関連する点を始点とし、次
に上記検出手段にて検出される同じ側のピーク点で所定
条件を満足するピーク点に関連する点を終点とする時間
間隔を測定する測定手段と、 この測定手段にて測定した上記時間間隔に基づき対応す
る周波数の楽音を発生するよう指示する指示手段と、 を具備したことを特徴とする電子楽器の入力制御装置。
[Claims] A detection means for detecting a maximum peak value and a minimum peak value of an input waveform signal, and a comparison between the maximum peak value and minimum peak value immediately after the rising edge of the input waveform signal detected by the detection means. Then, the starting point is the point related to the peak point with the larger value, and the ending point is the point related to the peak point on the same side that satisfies the predetermined condition detected by the detection means. An input control device for an electronic musical instrument, comprising: a measuring means for measuring an interval; and an instruction means for instructing to generate a musical tone of a corresponding frequency based on the time interval measured by the measuring means.
JP61286745A 1986-10-24 1986-12-03 Input controller for electronic musical instrument Pending JPS63141099A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP61286745A JPS63141099A (en) 1986-12-03 1986-12-03 Input controller for electronic musical instrument
EP19870115594 EP0264955B1 (en) 1986-10-24 1987-10-23 Apparatus for determining the pitch of a substantially periodic input signal
EP92105224A EP0493374B1 (en) 1986-10-24 1987-10-23 Apparatus for generating a musical tone signal in accordance with an input waveform signal
DE19873752185 DE3752185T2 (en) 1986-10-24 1987-10-23 Device for generating a musical tone signal according to an input waveform signal
DE19873784830 DE3784830T2 (en) 1986-10-24 1987-10-23 Device for determining the pitch of an essentially periodic input signal.
US07/478,759 US5018428A (en) 1986-10-24 1990-02-12 Electronic musical instrument in which musical tones are generated on the basis of pitches extracted from an input waveform signal
HK98104364A HK1005348A1 (en) 1986-10-24 1998-05-20 Apparatus for generating a musical tone signal in accordance with an input waveform signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61286745A JPS63141099A (en) 1986-12-03 1986-12-03 Input controller for electronic musical instrument

Publications (1)

Publication Number Publication Date
JPS63141099A true JPS63141099A (en) 1988-06-13

Family

ID=17708479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61286745A Pending JPS63141099A (en) 1986-10-24 1986-12-03 Input controller for electronic musical instrument

Country Status (1)

Country Link
JP (1) JPS63141099A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262197A (en) * 1984-06-08 1985-12-25 シャープ株式会社 Fundamental frequency and phase detection circuit for cyclicsignal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262197A (en) * 1984-06-08 1985-12-25 シャープ株式会社 Fundamental frequency and phase detection circuit for cyclicsignal

Similar Documents

Publication Publication Date Title
US5710387A (en) Method for recognition of the start of a note in the case of percussion or plucked musical instruments
JPS63141099A (en) Input controller for electronic musical instrument
JP2532424B2 (en) Waveform signal input controller
JPS63136088A (en) Input controller for electronic musical instrument
JP2508044B2 (en) Electronic musical instrument input control device
JPS63217398A (en) Input controller for electronic musical instrument
JP2581068B2 (en) Waveform signal controller
JP2792022B2 (en) Electronic musical instrument input control device
JP2605667B2 (en) Electronic musical instrument input control device
JPS63223790A (en) Input controller for electronic musical instrument
JPH0727512Y2 (en) Input control device for electronic musical instruments
EP0264955B1 (en) Apparatus for determining the pitch of a substantially periodic input signal
JP2555553B2 (en) Input waveform signal controller
JP2508692B2 (en) Input waveform signal controller
JP2765578B2 (en) Waveform signal controller
JP3029339B2 (en) Apparatus and method for processing sound waveform data
JPH0431599B2 (en)
JPH0715031Y2 (en) Electronic stringed instrument
JPH0648556Y2 (en) Input control device for electronic musical instruments
JP2555551B2 (en) Input waveform signal controller
JP2532233Y2 (en) Electronic string instrument
JPH041358B2 (en)
JPS63217397A (en) Input controller for electronic musical instrument
JPS63139399A (en) Input controller for electronic musical instrument
JPS63298397A (en) Input controller for electronic stringed instrument