JP2532424B2 - Waveform signal input controller - Google Patents

Waveform signal input controller

Info

Publication number
JP2532424B2
JP2532424B2 JP61314157A JP31415786A JP2532424B2 JP 2532424 B2 JP2532424 B2 JP 2532424B2 JP 61314157 A JP61314157 A JP 61314157A JP 31415786 A JP31415786 A JP 31415786A JP 2532424 B2 JP2532424 B2 JP 2532424B2
Authority
JP
Japan
Prior art keywords
pitch
register
processing
zero
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61314157A
Other languages
Japanese (ja)
Other versions
JPS63167397A (en
Inventor
克彦 小畑
繁 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP61314157A priority Critical patent/JP2532424B2/en
Publication of JPS63167397A publication Critical patent/JPS63167397A/en
Priority to US07/478,759 priority patent/US5018428A/en
Application granted granted Critical
Publication of JP2532424B2 publication Critical patent/JP2532424B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の技術分野] この発明は電子ギターなどの電子楽器等に採用される
波形信号入力制御装置に関する。
Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to a waveform signal input control device employed in an electronic musical instrument such as an electronic guitar.

[発明の背景] 従来より、自然楽器の演奏操作によって発生する波形
信号から基本ピッチ周波数(以下単にピッチという)を
抽出し、電子回路で構成された音源装置を制御して、人
工的に楽音等の音響を得るようにしたものが種々開発さ
れている。
BACKGROUND OF THE INVENTION Conventionally, a basic pitch frequency (hereinafter, simply referred to as a pitch) is extracted from a waveform signal generated by a performance operation of a natural musical instrument, and a sound source device including an electronic circuit is controlled to artificially generate a musical tone or the like. There have been various developments to obtain the sound of.

この種の電子楽器では、入力波形信号のピッチを抽出
してから音源装置に対し当該ピッチに対応する音階音を
発生するよう指示するのが一般的である。
In this type of electronic musical instrument, it is common to extract the pitch of an input waveform signal and then instruct a sound source device to generate a scale tone corresponding to the pitch.

ところで、この種の装置にあっては、音源装置に対し
て頻繁にピッチを変更する音高変更指令を送出しても、
音源装置側はそれに追従できない。特に、半音以下の音
高を表わすピッチ情報に基づき発生音の音高を決定する
ような場合は、音源装置の一回の音高変更指令に対応し
て処理する処理時間は長くなり、前回の指令に対する処
理が完了していないにもかかわらず、新たな指令が到来
してしまうといったことになっていた。
By the way, in this type of device, even if a pitch change command for frequently changing the pitch is sent to the sound source device,
The sound source device side cannot follow it. In particular, when the pitch of the generated sound is determined based on the pitch information that represents the pitch of a semitone or less, the processing time required to process one pitch change command of the sound source device becomes long, and Even though the processing for the command was not completed, a new command would arrive.

そこで、この種の問題が生じないように、音高を指定
するピッチ情報の分解能を粗くして(極端な場合は、半
音を最小単位とする)処理を行うことが考えられていた
が、このような処理形態では、微妙な音高変化やビブラ
ートなどが表現できないという問題がある。
Therefore, in order to avoid this kind of problem, it has been considered that the resolution of the pitch information that specifies the pitch is made coarse (in an extreme case, a semitone is the minimum unit) for processing. In such a processing form, there is a problem that subtle pitch changes and vibrato cannot be expressed.

[発明の目的] この発明は上記事情に鑑みてなされたもので、音源装
置に負担をかけないで、ピッチの分解能を上げて音楽的
に良好な被制御側の演奏形態をとることができるように
した波形信号入力制御装置を提供することを目的とす
る。
[Object of the Invention] The present invention has been made in view of the above circumstances, and it is possible to improve the pitch resolution and achieve a musically good performance form on the controlled side without imposing a burden on the sound source device. An object of the present invention is to provide a waveform signal input control device.

[発明の要点] 即ち、この発明は、発音開始指令または音高変更指令
を一度送出したら、判断手段にて当該指令に対する処理
が完了するのに十分な所定時間の経過の判断がなされる
まで、新たな音高変更指令を送出しないようにし、上記
所定時間の経過の判断がなされるを、その時点で検出さ
れるピッチに基づき新たな音高変更指令を与えるように
したことをその要点とする。
SUMMARY OF THE INVENTION That is, according to the present invention, once the sound generation start command or the pitch change command is sent, the determination means determines that a predetermined time sufficient to complete the processing for the command has elapsed. The main point is that a new pitch change command is not sent out and the judgment of the passage of the predetermined time is made, and that a new pitch change command is given based on the pitch detected at that time. .

従って、音源装置側は、音高変更指令が少なくとも所
定時間を隔てて送られるてくるので、無理なく処理が行
え、発音楽音のピッチの分解能は、処理速度に無関係に
精度を上げる(即ち細かくする)ことが可能となる。
Therefore, the sound source device side sends the pitch change command at least at a predetermined time, so that the process can be performed without difficulty, and the pitch resolution of the music sound is increased regardless of the processing speed. Can be done).

[実施例] 以下、本発明の一実施例について図面を参照して詳述
する。
[Embodiment] An embodiment of the present invention will be described in detail below with reference to the drawings.

回路構成 第1図は、同実施例の回路構成を示しており、本実施
例は、電子ギターに本発明を適用したものであり、6つ
の入力端子1の信号は、電子ギターボディ上に張設され
た6つの弦の夫々に設けられた、弦の振動を電子信号に
変換するピックアップからの信号である。
Circuit Configuration FIG. 1 shows the circuit configuration of the same embodiment. In this embodiment, the present invention is applied to an electronic guitar, and signals of six input terminals 1 are spread on an electronic guitar body. It is a signal from a pickup provided on each of the six strings provided, which converts the vibration of the string into an electronic signal.

入力端子1……からの波形信号は、ピッチ抽出回路P1
〜P6(時では第1弦のP1についてのみその内部構成を示
している。)内部の夫々のアンプ2……で増幅され、ロ
ーパスフィルタ(LPF)3……で高周波成分がカットさ
れて基本波形が抽出され、最大ピーク検出回路(MAX)
4……、最小ピーク検出回路(MIN)5……及びゼロク
ロス点検出回路(Zero)6……に与えられる。ローパス
フィルタ3……は、各弦の開放弦の振動音周波数fの4
倍の4fにカットオフ周波数が設定されている。これは、
各弦の出力音の周波数が2オクターブ以内であることに
基づくものである。最大ピーク検出回路4……では、波
形信号の最大ピーク点が検出され、その検出パルス信号
の立上りで後段に接続されているフリップフロップ14…
…のQ出力がHighレベルとなり、このフリップフロップ
14……の出力とゼロクロス点検出回路6……のインバー
タ30……の反転出力とのアンド出力がアンドゲート24…
…を介して割り込み指令信号INTa1〜INTa6としてCPU100
に与えられ、同様に最小ピーク検出回路5……でも、波
形信号の最小ピーク点が検出され、その検出パルス信号
の立上りで後段に接続されているフリップフロップ15…
…のQ出力がHighレベルとなり、このフリップフロップ
15……の出力とゼロクロス点検出回路6……の出力との
アンド出力がアンドゲート25……を介して割り込み指令
信号INTb1〜INTb6としてCPU100に与えられる。
The waveform signal from input terminal 1 ... is the pitch extraction circuit P 1
~ P 6 (In some cases, the internal structure is shown only for P 1 of the first string.) It is amplified by each internal amplifier 2 ……, and the high-frequency component is cut by the low-pass filter (LPF) 3 ……. Maximum peak detection circuit (MAX) with basic waveform extracted
4 ..., minimum peak detection circuit (MIN) 5 ... and zero-cross point detection circuit (Zero) 6 ... The low-pass filter 3 ... is 4 of the vibration sound frequency f of the open string of each string.
The cutoff frequency is set to 4f. this is,
This is based on that the frequency of the output sound of each string is within 2 octaves. The maximum peak detection circuit 4 ... Detects the maximum peak point of the waveform signal, and the flip-flop 14 connected to the subsequent stage at the rising edge of the detected pulse signal.
The Q output of ... becomes High level, and this flip-flop
The AND output of the output of 14... And the inverted output of the inverter 30 of the zero-crossing point detection circuit 6.
… Via CPU 100 as interrupt command signals INT a1 to INT a6
Similarly, the minimum peak detection circuit 5 ... Detects the minimum peak point of the waveform signal, and the flip-flop 15 connected to the subsequent stage at the rising edge of the detection pulse signal.
The Q output of ... becomes High level, and this flip-flop
The AND output of the output of 15 ... And the output of the zero-cross point detection circuit 6 ... Is given to the CPU 100 as the interrupt command signals INT b1 to INT b6 via the AND gate 25.

即ち、最大ピーク点が検出されてフリップフロップ14
がHighレベルになっているときに、波形が正から負へ横
切ったときつまりゼロクロス点検出時に割り込み指令信
号INTa1〜INTa6がCPU100に与えられ、逆に最小ピーク点
が検出されてフリップフロップ15がHighレベルになって
いるときに、波形が負から正に変化したときつまりゼロ
クロス点検出時に割り込み指令信号INTb1〜INTb6がCPU1
00に入力する。
That is, the maximum peak point is detected and the flip-flop 14
Is high level, when the waveform crosses from positive to negative, that is, when the zero-cross point is detected, the interrupt command signals INT a1 to INT a6 are given to the CPU100, and conversely the minimum peak point is detected and the flip-flop 15 Is high level, when the waveform changes from negative to positive, that is, when the zero-cross point is detected, the interrupt command signals INT b1 to INT b6
Enter 00.

そして、CPU100は、これらの割り込み指令信号を受付
けた直後に、対応するフリップフロップ14……、15……
に対しクリア信号CLa1〜CLa6、CLb1〜CLb6を発生してリ
セットする。従って、次に最大ピーク点あるいは最小ピ
ーク点を検出するまで何度ゼロクロス点を通過しても対
応するフリップフロップ14……、15……はリセット状態
であるので、CPU100には割り込みがかからないことにな
る。
Immediately after the CPU 100 receives these interrupt command signals, the corresponding flip-flops 14 ..., 15 ...
On the other hand, clear signals CL a1 to CL a6 and CL b1 to CL b6 are generated and reset. Therefore, no matter how many times the zero-cross point is detected until the next maximum peak point or minimum peak point is detected, the corresponding flip-flops 14..., 15. Become.

なお、第2図は、ピッチ抽出回路P1内の各部の信号波
形のタイムチャートを表わしており、図のは、ローパ
スフィルタ3の出力、は最大ピーク検出回路4の出
力、は最小ピーク検出回路5の出力、はゼロクロス
点検出回路6の出力である。
Note that FIG. 2 shows a time chart of the signal waveform of each part in the pitch extraction circuit P 1. In the figure, the output of the low-pass filter 3, the output of the maximum peak detection circuit 4, and the output of the minimum peak detection circuit are shown. The output of 5 is the output of the zero-cross point detection circuit 6.

そして、CPU100では、当該弦の振動出力により割り込
み指令信号INTa1〜INTa6もしくはINTb1〜INTb6が与えら
れて、夫々の時間間隔の少なくとも一方の時間間隔に従
った音階音を発生するように楽音指示を音源回路9に対
し行う。尚、発音開始時においては開放弦の音階音を発
生開始してピッチ抽出の後で正しい周波数に修正しても
よい。この発音開始時の動作については後述する。
Then, in the CPU 100, an interrupt command signal INT a1 to INT a6 or INT b1 to INT b6 is given by the vibration output of the string, so that a scale sound according to at least one of the time intervals is generated. A musical tone instruction is given to the tone generator circuit 9. At the start of the sound generation, an open string scale sound may be started to be generated, and the frequency may be corrected to a correct frequency after the pitch extraction. The operation at the start of sound generation will be described later.

そして、上記時間間隔は、後述するようにカウンタ7
と、ワークメモリ101とを用いて求める。即ち、このワ
ークメモリ101には、最大ピーク点あるいは最小ピーク
点直後のゼロクロス点時のカウンタ7のカウント値など
各種データが記憶される。
Then, the above-mentioned time interval is set by the counter 7 as described later.
And the work memory 101. That is, the work memory 101 stores various data such as the count value of the counter 7 at the time of the zero crossing point immediately after the maximum peak point or the minimum peak point.

そして、発音開始後は、順次求まる時間間隔データに
従って、発生中の楽音の周波数を可変制御してゆく。な
お、音高変更指令は、タイマ8にて所定時間つまり音源
回路9でひとつの処理が完了する時間に相対する時間を
計測後、音源回路9へ与えられる。即ち、タイマ8はCP
U100から制御信号が供給されて、所定時間を計測後、割
り込み指令信号INTcをCPU100へ与え、CPU100はこの割り
込み指令信号INTcにより所定の割込処理を行う。その詳
細は後述する。その結果音源回路9からは対応する周波
数をもつ楽音信号が生成され、サウンドシステム10より
放音出力される。
After the start of sound generation, the frequency of the musical tone being generated is variably controlled according to the time interval data that is sequentially obtained. The pitch change command is given to the tone generator circuit 9 after the timer 8 measures a predetermined time, that is, a time corresponding to the time when one process is completed in the tone generator circuit 9. That is, the timer 8 is CP
Control signal from the U100 is supplied, after measuring a predetermined time, the interrupt command signal INT c applied to the CPU 100, CPU 100 performs a predetermined interrupt process by the interrupt command signal INT c. The details will be described later. As a result, a tone signal having a corresponding frequency is generated from the tone generator circuit 9, and the sound system 10 outputs the sound.

また、上記ローパスフィルタ3……からの楽音信号
は、A/Dコンバータ11……に与えられ、その波形レベル
に応じたデジタルデータに変換される。
The tone signals from the low pass filters 3 ... Are given to the A / D converters 11 ... And converted into digital data corresponding to the waveform level.

そして、このA/Dコンバータ11……の出力はラッチ12
にラッチされる。このラッチ12……に対するラッチ信号
は、上記フリップフロップ14……、15……の出力がオア
ゲート13……を介することで生成され、最大ピーク点も
しくは最小ピーク点を通過する都度ラッチ12……にはそ
のときの波形のレベルを示す信号が記憶される。また、
このオアゲート13……からのラッチ信号L1〜L6はCPU100
にも与えられる。
And the output of this A / D converter 11 ... Latch 12
Latched on. The latch signal for the latch 12 ... Is generated by the output of the flip-flops 14 ..., 15 ... through the OR gate 13 ..., and is output to the latch 12 ... whenever the maximum peak point or the minimum peak point is passed. Stores a signal indicating the level of the waveform at that time. Also,
Latch signals L 1 to L 6 from this OR gate 13 ... are CPU100.
Also given to.

そして、ラッチ12……出力はCPU100へ与えられ、発音
開始、停止、更には出力音の放音レベル(音量)等の制
御がこのデータに従ってなされる。
The outputs of the latches 12 are supplied to the CPU 100, and the control of the start and stop of sound generation, and the sound emission level (volume) of the output sound is performed according to the data.

即ち、CPU100では、A/Dコンバータ11……より与えら
れる波形レベルを示すデータの絶対値が、予め決められ
た一定値以上になった時には、楽音の発音を開始させ、
このデータが一定値以上になった時には、消音指示をし
て放音を終了させる。その動作の詳細は後述するとおり
である。
That is, in the CPU 100, when the absolute value of the data indicating the waveform level given from the A / D converter 11 ...
When this data exceeds a certain value, a mute instruction is given to end the sound emission. The details of the operation are as described later.

なお、第1図には、A/Dコンバータ11が、ピッチ抽出
回路P1〜P6に夫々独立に設けてあるが、一個のA/Dコン
バータを時分割的に使用することも勿論可能である。
Although the A / D converter 11 is independently provided in each of the pitch extraction circuits P 1 to P 6 in FIG. 1, it is of course possible to use one A / D converter in a time division manner. is there.

そして、音源回路9は時分割処理により少なくとも6
チャンネルの楽音生成系が形成されている。
The sound source circuit 9 performs at least 6
A tone generation system for channels is formed.

動作 次に本実施例の動作について説明する。第3図はCPU1
00の割り込み指令信号INTa、INTbに対する割り込みルー
チンのフローであり、第4図はCPU100の割り込み指令信
号INTcに対する割り込みルーチンのフローであり、第5
図はメインフローである。なお、この第3図乃至第5図
はひとつの弦についての処理しか示してないが、全て弦
の処理は全く同じなので、CPU100が夫々の弦についての
処理を時分割的に実行すると考えれば良い。
Operation Next, the operation of this embodiment will be described. Figure 3 shows CPU1
FIG. 4 is a flow of an interrupt routine for the interrupt command signals INT a and INT b of 00, and FIG. 4 is a flow of an interrupt routine for the interrupt command signal INT c of the CPU 100.
The figure is the main flow. Although FIG. 3 to FIG. 5 only show the processing for one string, the processing for all strings is exactly the same, so it can be considered that the CPU 100 executes the processing for each string in a time division manner. .

さて、CPU100の具体的な動作の説明の前に、ワークメ
モリ101の中の主なレジスタについて説明する。
Before describing the specific operation of the CPU 100, main registers in the work memory 101 will be described.

STEPレジスタは、0、1、2、3の4段階とり、弦振
動がなされる(第6図(a)もしくは第7図(a)参
照)につれて、第6図(b)あるいは第7図(b)に示
すようにその内容は変化する。このSTEPレジスタが0の
ときは、ノートオフ(消音)状態を表している。
The STEP register takes four stages of 0, 1, 2, and 3, and as string vibration is made (see FIG. 6 (a) or FIG. 7 (a)), FIG. 6 (b) or FIG. 7 ( The contents change as shown in b). When the STEP register is 0, it indicates a note-off (silence) state.

SIGNレジスタは、周期計測のためのゼロクロス点が最
大ピーク(MAX)点の次のゼロクロス点なのか、最小ピ
ーク(MIN)点の次のゼロクロス点なのかを示すもの
で、1のとき前者、2のとき後者が入る。
The SIGN register indicates whether the zero-cross point for period measurement is the next zero-cross point after the maximum peak (MAX) point or the next zero-cross point after the minimum peak (MIN) point. When the latter comes in.

REVERSEレジスタは、上記SIGNレジスタで表わされた
ゼロクロス点と反対側のピーク点経過後のゼロクロス点
の到来による割り込み処理がなされたか否かをチェック
するデータを記憶するレジスタである。
The REVERSE register is a register for storing data for checking whether or not interrupt processing has been performed due to arrival of a zero cross point after the peak point on the side opposite to the zero cross point represented by the SIGN register has elapsed.

Tレジスタは、入力波形の周期を計測するための特定
点のカウンタ7の値を記憶する。なお、カウンタ7は所
定のクロックでカウントするフリーランニング動作をし
ている。
The T register stores the value of the counter 7 at a specific point for measuring the cycle of the input waveform. The counter 7 is performing a free running operation of counting with a predetermined clock.

AMP(i)レジスタは、D/Aコンバータ11からラッチ12
にラッチされた最大もしくは最小ピーク値(実際には絶
対値)を記憶するレジスタで、AMP(1)が最大ピーク
用、AMP(2)が最小ピーク用のレジスタである。
The AMP (i) register is latched by the D / A converter 11 to the latch 12
A register for storing the maximum or minimum peak value (actually, an absolute value) latched by the AMP (1) is for the maximum peak, and AMP (2) is for the minimum peak.

PERIODレジスタは、計測した周期をあらわすデータが
入力され、このレジスタの内容を基に、CPU100は、ピッ
チ抽出を行い最終的に音源回路9に対し周波数制御を行
うものである。
Data representing the measured period is input to the PERIOD register. Based on the contents of this register, the CPU 100 performs pitch extraction and finally controls the frequency of the tone generator circuit 9.

FLAGレジスタは、タイマ8で所定時間を計測したら0
となり、それ以前は1となる制御用のレジスタである。
The FLAG register is 0 when the timer 8 has measured a predetermined time.
Is a control register that becomes 1 before that.

また、P、P′レジスタは抽出されたピッチをあらわ
す周波数データ(半音以下の周波数レンジの値も表現し
ている)を記憶するピッチ記憶用のレジスタである。
The P and P'registers are pitch storage registers for storing frequency data representing the extracted pitch (which also expresses the value of the frequency range of a semitone or less).

更に、後述するように本実施例は各種判断のために、
3つの定数(スレッシュホールドレベル)がCPU100内に
設定されている。
Further, as will be described later, in this embodiment, for various judgments,
Three constants (threshold levels) are set in the CPU100.

先ず最初のものはONLEV Iであり、第6図(a)、第
7図(a)に示すように、ノートオフの状態であり、こ
のONLEVIの値よりも大きなピーク値が検出されたとき、
弦ピッキング等されたとして、周期測定のための動作を
CPU100は実行開始する。
The first one is ONLEV I, which is in the note-off state as shown in FIGS. 6 (a) and 7 (a), and when a peak value larger than this ONLEVI value is detected,
Assuming that string picking etc. was performed, the operation for period measurement
The CPU 100 starts executing.

ONLE IIは、ノートオン(発音中)状態であって、前
回の検出レベルと今回の検出レベルとの差がこの値以上
であれば、トレモロ奏法等による操作があったとして、
再度発音開始(リラティブオン、relative on)処理を
行うためのものである。
ONLE II is in the note-on state (while sounding), and if the difference between the previous detection level and the current detection level is more than this value, it is determined that there was an operation by the tremolo playing method, etc.
This is for performing the pronunciation start (relative on) process again.

OFFLEVは、第8図(a)に示してあるように、ノート
オン(発音中)状態であって、この値以下のピーク値が
検知されると、ノートオフ(消音)処理をする。
As shown in FIG. 8A, the OFFLEV is in the note-on state (sounding), and when a peak value less than this value is detected, the note-off (silence) processing is performed.

さて、以上の説明から、以下に述べる割り込みルーチ
ン、メインルーチンの動作の理解は容易となろう。
From the above description, it will be easy to understand the operation of the interrupt routine and main routine described below.

さて、アンドゲート24もしくはアンドゲート25の出力
であるゼロクロス点検出の割り込み指令信号INTa、INTb
のCPU100への到来によって、第3図の割り込み処理を行
う。
Now, the zero-cross point detection interrupt command signals INT a and INT b output from the AND gate 24 or 25.
When the CPU arrives at the CPU 100, the interrupt processing shown in FIG. 3 is performed.

即ち、割り込み指令信号INTaの入力時には、先ずステ
ップP1の処理をし、CPU100内のaレジスタを1にし、割
り込み指令信号INTbの入力時には、先ずステップP2の処
理によって上記aレジスタに2をセットする。
That is, the interrupt command signal to the INT a at the input, first the process in step P 1, the a register in the CPU100 to 1, an interrupt command signal INT b On input, first the process in step P 2 in the a register 2 Set.

そして次にステップP3において、CPU100内のtレジス
タに、カウント7の値をプリセットする。続いて実行す
るステップP4ではA/Dコンバータ11のピークレベルデー
タをラッチ12から読込みCPU100内のbレジスタに設定す
る。
And then at step P 3, the t registers in CPU 100, presets the value of the count 7. In the subsequent step P 4 , the peak level data of the A / D converter 11 is read from the latch 12 and set in the b register in the CPU 100.

そして、ステップP5において、フリップフロップ14も
しくはフリップフロップ15をクリアする。
Then, in step P 5 , the flip-flop 14 or the flip-flop 15 is cleared.

続くステップP6にて、上記a、b、tレジスタの内容
をワークメモリ101に転送記憶し割り込み処理を終了す
る。
In the following step P 6 , the contents of the a, b, and t registers are transferred and stored in the work memory 101, and the interrupt processing is ended.

また、割り込み指令信号INTcの到来時には、第4図に
示す割り込み処理を行う。即ちステップS1にて、FLAGレ
ジスタの内容を0とする。そしてこの割り込み処理を終
了する。
Further, when the arrival of the interrupt command signal INT c performs interrupt processing shown in FIG. 4. That is, the content of the FLAG register is set to 0 in step S1. Then, this interrupt processing is ended.

メインルーチン(第5図)では、ステップQ1にて、上
述したような割り込み処理によってワークメモリ101に
a′、b′、t′の内容(上記a、b、tと同じで前回
記録されたということでa′、b′、t′と示す。)が
書込まれているか否かジャッジし、何ら割り込み処理は
なされていないときはNOの判断をして、このステップQ1
を繰返し実行する。
In the main routine (FIG. 5), the contents of a ', b', and t '(the same as a, b, and t above) were previously recorded in the work memory 101 in step Q 1 by the interrupt processing as described above. Therefore, it is judged whether or not (a ', b', t ') has been written. If no interrupt processing is performed, a NO judgment is made and this step Q 1
Is repeatedly executed.

そして、上記ステップQ1でYESの判断をすれば、次の
ステップQ2に進んでその内容a′、b′、t′を読出
す。次にステップQ3において、前記AMP(a′)レジス
タに記憶してある、つまり同じ種類(最大/最小)のピ
ーク点のピーク値をCPU100内のcレジスタに読出し、今
回抽出したピーク値b′を上記AMP(a′)レジスタに
設定する。
Then, if YES is determined in the above step Q 1 , the process proceeds to the next step Q 2 and the contents a ', b', t'are read out. In step Q 3, the AMP (a ') register are stored in, that the same type (maximum / minimum) reading the peak value of the peak point to the c register in CPU100 of this extracted peak value b' Is set in the AMP (a ') register.

さて、次にステップQ4〜Q6において、STEPレジスタの
内容が夫々3、2、1であるか否かジャッジする。い
ま、最初の状態であるとしたら、STEPレジスタは0なの
で、ステップQ4、Q5、Q6ともNOの判断がされる。そし
て、次にステップQ7で、今回検知したピーク値b′がON
LEV Iより大か否かジャッジする。
Now, next step Q 4 to Q 6, the contents of the STEP register is judge whether each 3,2,1. Now, if it is the first state, since the STEP register is 0, it is judged NO in steps Q 4 , Q 5 , and Q 6 . Then, in step Q 7 , the peak value b ′ detected this time is turned ON.
Judge whether it is greater than LEV I.

もし、上記ピーク値b′がONLEV Iより小であれば、
また発音開始の処理をしないのでステップQ1へもどる。
仮に、第6図(a)、第7図(a)のようにONLEV Iよ
り大きな入力が得られたとすると、ステップQ7の判断は
YESとなり、ステップQ8へ進む。
If the peak value b'is smaller than ONLEV I,
Since the process of starting sound generation is not performed, the process returns to step Q 1 .
Assuming that an input larger than ONLEV I is obtained as shown in FIGS. 6 (a) and 7 (a), the determination in step Q 7 is
YES, the process proceeds to step Q 8.

そしてステップQ8でSTEPレジスタに1をセットし、次
にステップQ9でREVERSEレジスタに0をセットし、続け
てステップQ10で、a′(つまり最大ピーク点直後のゼ
ロクロス点のとき1、最小ピーク点直後のゼロクロス点
のとき2)の値をSIGNレジスタに入力する。
Then, in step Q 8 , 1 is set in the STEP register, then 0 is set in the REVERSE register in step Q 9 , and then in step Q 10 , a ′ (that is, 1 at the zero cross point immediately after the maximum peak point, the minimum At the zero-cross point immediately after the peak point, enter the value in 2) into the SIGN register.

そして、ステップQ11にて、t′の値をTレジスタに
セットする。その結果、a′の内容はSIGNレジスタに
(いまSIGNは1となる(第10図(a)、第11図(a)の
とき))、b′の内容はAMPレジスタに、t′の内容は
Tレジスタにセットされたことになる。そして再びステ
ップQ1にもどる。
Then, in step Q 11, it sets the value of t 'to the T register. As a result, the contents of a'are stored in the SIGN register (SIGN is now 1 (FIGS. 10 (a) and 11 (a))), the contents of b'are stored in the AMP register, and the contents of t '. Has been set in the T register. Then go back to step Q 1 .

さて、以上の説明で第6図(a)、第7図(a)のゼ
ロクロス点Zero1の直後のメインルーチンの処理を完了
することになる。
Now, with the above description, the processing of the main routine immediately after the zero-cross point Zero1 in FIGS. 6 (a) and 7 (a) is completed.

さて、次に、ゼロクロス点Zero2の直後のメインルー
チンでの処理を説明する。そのときは上記ステップQ1
Q2→Q3→Q4→Q5→Q6を実行し、このステップQ6にてYES
の判断がされ、次にステップQ12にゆく。
Now, the process in the main routine immediately after the zero-cross point Zero2 will be described. In that case, the above step Q 1
Execute Q 2 → Q 3 → Q 4 → Q 5 → Q 6 and YES at this step Q 6 .
Judgment is made, and then step Q 12 is proceeded to.

いま、第6図(a)、第7図(a)のように波形が入
力時に正方向に変化したときは、SIGNレジスタは1であ
り、今回負方向のピークを経過してきているからa′レ
ジスタは2なので、NOの判断をする。尚、もし同じ極性
のピーク値直後のゼロクロス点到来時には、このステッ
プQ12でYESの判断をして何ら続けて動作せずにステップ
Q1へもどる。
Now, when the waveform changes in the positive direction at the time of input as shown in FIGS. 6 (a) and 7 (a), the SIGN register is 1, and since the peak in the negative direction has passed this time, a ' Since the register is 2, judge NO. Incidentally, if the time arrives zero-cross point immediately after the peak value of the same polarity, step without operation continues any by the determination of YES in step Q 12
Back to Q 1.

さて、いまこのステップQ12ではNOのジャッジがされ
てステップQ13へゆき、STEPレジスタを2とする。(第
6図(b)、第7図(b)参照)。
Well, now snow to step Q 13 is the judge of Step Q 12 in NO, the STEP register and 2. (See FIG. 6 (b) and FIG. 7 (b)).

そしてステップQ13に続けてステップQ14を実行し、前
回のピーク値(AMP(SIGN))と今回のピーク値
(b′)を比較する。いま、第6図(a)のように前回
の値x0が今回の値より小(x1>x0)ならば、YESとな
り、今回の時刻t′を周期の計測開始点とすべく(第6
図(c)参照)ステップQ14からステップQ10、Q11を実
行し、SIGNレジスタを2とすると共にt′レジスタの内
容をTレジスタへ転送する。
Then run the step Q 14 following the step Q 13, compares the previous peak value (AMP (SIGN)) between the current peak value (b '). Now, as shown in FIG. 6A, if the previous value x 0 is smaller than the current value (x 1 > x 0 ), the determination result is YES, and the current time t ′ is set as the measurement start point of the cycle ( Sixth
Perform step Q 10, Q 11 from FIG. (C) refer) Step Q 14, transfers the contents of t 'register with the SIGN register and 2 into the T register.

逆に、前回のピーク値が今回のピーク値よりも大きけ
れば、つまり第7図(a)のようにx1<x0ならば、ステ
ップQ14でNOのジャッジをしステップQ15にてREVERSEレ
ジスタを1とする。なお、SIGNレジスタはいま前の値1
を保つことになる。従って、この場合は前のゼロクロス
点(Zero1)が周期計測の開始点となっている(第7図
(c)参照)。
REVERSE Conversely, larger than the previous peak value current peak value, i.e. if x 1 <x 0 as FIG. 7 (a), in step Q 15 and the judge NO in step Q 14 Set the register to 1. The value of the SIGN register is 1
Will be kept. Therefore, in this case, the previous zero-cross point (Zero1) is the starting point of the period measurement (see FIG. 7 (c)).

そして、次のゼロクロス点(Zero3)の通過後、はじ
めてメインフローを実行するときは、ステップQ5でYES
のジャッジがされてステップQ16へ進む。今回a′は1
であり、第6図の場合は、SIGNが2、第7図の場合はSI
GNが1なので、第6図の場合にあっては、ステップQ16
でNOのジャッジがされて、ステップQ15へゆきステップQ
1へもどる。つまり、周期計測を開始し始めてからひと
つ目のピーク(振幅x2)を通過したことをCPU100は認識
する。
Then, after passing through the next zero cross point (Zero3), first when performing the main flow, YES in step Q 5
Backed by a judge to proceed to step Q 16. This time a'is 1
In the case of FIG. 6, SIGN is 2, and in the case of FIG. 7, SI is
Since GN is 1, in the case of Fig. 6, step Q 16
In is the judge NO, the snow step Q to step Q 15
Return to 1 . That is, the CPU 100 recognizes that it has passed the first peak (amplitude x 2 ) since the start of the period measurement.

また第7図の場合にあっては、ステップQ16ではYESの
判断がされて、ステップQ17へゆきREVERSEレジスタが1
か否かジャッジする。もし1でなければNOの判断をしス
テップQ1へもどるが、上述したようにステップQ15の実
行によってこのレジスタQ18へゆきSTEPレジスタ3とし
(第7図(b)参照)、続けてステップQ19にて、t′
レジスタにある今回の割り込みで受け付けたカウンタ7
の値からTレジスタにある値つまりゼロクロス点Zeroの
時刻を減算し、PERIODレジスタにストアする。
Also in a case of Figure 7, it is a determination of YES in step Q 16, snow REVERSE register is 1 to step Q 17
Judge whether or not. If not 1 but returns to step Q 1 and the determination NO, the through execution of step Q 15 as described above and snow STEP register 3 to the register Q 18 (FIG. 7 (b) reference), followed by step At Q 19 , t '
Counter 7 received in the register for this interrupt
The value in the T register, that is, the time of the zero-cross point Zero is subtracted from the value of and is stored in the PERIOD register.

つまり第7図(c)に示す大きさが一周期の長さとな
り、続くステップQ20でt′の内容をTレジスタに転送
して新たな周期計測の開始をする。
That becomes a length of size of one cycle shown in FIG. 7 (c), the contents of t 'in the following step Q 20 are transferred to the T register to the start of a new period measurement.

そして続くステップQ40において、PERIODレジスタの
内容に基づき発生すべき楽音の音高を算出し、それを表
わすピッチ周波数情報(あるいはそれを指定する何らか
の情報)をP′レジスタへ記録させる。このピッチ周波
数情報は、オクターブや音階のほか、半音以下のピッチ
を例えばセント単位で表現するようにすれば望ましい。
そして続くステップQ21において、上述のP′レジスタ
の内容をもってCPU100は音源回路9に発音指令を出す。
従ってこの時点から楽音の発生がなされる。続けてステ
ップQ41へゆきタイマ8に所定時間カウントするように
制御して、タイマ8のスタートをし、続くステップQ42
でFLAGレジスタに1をセットする。
Then at subsequent step Q 40, calculates a pitch of a musical tone to be generated based on the content of the PERIOD register, (some information that specifies or it) is allowed to record the P 'register pitch frequency information representing it. It is desirable that this pitch frequency information expresses not only octaves and scales but also pitches of a semitone or less in units of cents, for example.
In step Q 21 that follow, with the contents of the above-described P 'register CPU100 issues a sound command to the tone generator 9.
Therefore, a musical sound is generated from this point. Continue to step Q 41 Control the timer 8 to count for a predetermined time, start the timer 8, and continue to step Q 42.
Sets 1 to the FLAG register.

さて、上述した第6図の場合にあっては、再び次のゼ
ロクロス点(Zero4)後のメインフローの処理で、ステ
ップQ5からステップQ16へジャンプする。いま、SIGNレ
ジスタは2なので、ステップQ16ではYESの判断をし、続
けて上記同様にステップQ17→Q18→Q19→Q20→Q40→Q21
→Q41→Q42を実行し、今回は第6図(c)に示すゼロク
ロス点Zero2からZero4までを一周期としてCPU100は認識
し、この長さに基づく周波数の楽音を発音開始する(第
6図(d)参照)。
Now, in the case of Figure 6 described above, again in the processing of the main flow after the next zero cross point (ZERO4), it jumps from step Q 5 to step Q 16. Now, SIGN register is 2, a determination of YES in step Q 16, continues in the same manner as described above Step Q 17 and → Q 18 → Q 19 → Q 20 → Q 40 → Q 21
→ Q 41 → Q 42 is executed, and this time, the CPU 100 recognizes the zero-cross points Zero2 to Zero4 shown in FIG. 6 (c) as one cycle, and starts the musical tone of the frequency based on this length (Sixth). See FIG. (D)).

このようにして、値の大きいピーク点の次のゼロクロ
ス点から周期計測の処理を開始し、そのピーク点と同じ
側のピーク点の次のゼロクロス点でその計測を終了する
ようにして、ローパスフィルタ3出力の波形の一周期を
抽出している。
In this way, the process of periodic measurement is started from the zero cross point next to the peak point with a large value, and the measurement is finished at the zero cross point next to the peak point on the same side as that peak point. One cycle of a 3-output waveform is extracted.

そして、この発音開始処理の後、メインルーチンにお
いては、ステップQ4からステップQ22へ進行し、今回取
り込んだピーク値であるb′の値が、第8図に示すよう
にOFFLEVを越えているか否かジャッジする。
Then, if after this pronunciation start process, the main routine proceeds from step Q 4 to step Q 22, the value of b 'is captured peak values this time, exceeds the OFFLEV as shown in FIG. 8 Judge whether or not.

いま、このレベルを越えておればステップQ23へ進
み、リラティブオン(reltive on)の処理をするのか否
かジャッジするようにする。即ち具体的には今回のピー
ク値(b′)が前のピーク値(c)よりONLEV IIだけ大
きいか、つまり発音中に急激に抽出ピーク値が大きくな
ったか否かジャッジする。
Now, the process proceeds to step Q 23 if I exceeds this level, so as to whether judges whether the processing of the relative-on (reltive on). That is, specifically, it is judged whether or not the current peak value (b ') is larger than the previous peak value (c) by ONLEV II, that is, whether or not the extracted peak value is suddenly increased during sound generation.

通常弦を振動すれば、自然減衰を行うので、このステ
ップQ23はNOの判断となるが、もしトレモロ奏法などに
よって、前の振動弦が減衰し終わらないうちに、再び弦
が操作されてることにより急激に抽出ピーク値が大とな
り、その結果このステップQ23の判断がYESとなることが
ある。
If vibration normal strings, since the natural attenuation, this step Q 23 is the determining NO, the the like if tremolo, while the front of the vibrating strings Finished attenuated, that are operated string again rapidly extracting the peak value becomes large by, sometimes resulting determination at step Q 23 is is YES.

その場合は、ステップQ23はYESのジャッジをしステッ
プQ8へジャンプし、ステップQ9〜Q11を実行する。その
結果、STEPレジスタは1となり、上述した発音開始時の
動作と全く同じ動作をそれ以降実行する。つまり、再び
ステップQ16〜Q20、Q40、Q21、Q41、Q42をその後実行し
て再発音開始の処理をすることになる。
In that case, step Q 23 jumps to step Q 8 and the judge YES, it executes Step Q 9 to Q 11. As a result, the STEP register becomes 1, and the operation exactly the same as the operation at the start of sounding is executed thereafter. That is, to the process of re-start of sounding running again step Q 16 ~Q 20, Q 40, Q 21, the Q 41, Q 42 thereafter.

さて、通常状態では上述した如くステップQ23に続け
てステップQ24を行って、a′の内容とSIGNレジスタの
内容の一致比較をし、一致しなければQ15へ進み次のゼ
ロクロス点の割り込み処理にそなえ、一致すれば、既に
逆の特性をもったピーク(正/負のピーク)を夫々通過
してきたので、ステップQ25へ進み、REVERSEレジスタが
1か否かジャッジし、もしNOならば何ら処理をすること
なくステップQ1へもどるが、もしこのステップQ25でYES
の判断がなされたならば、ステップQ25からステップQ26
へ進み新たな周期を求めるべくt′レジスタの内容から
Tレジスタの内容を引いて、PURIODレジスタにセットす
る。
In the normal state, as described above, step Q 23 is followed by step Q 24 to compare the contents of a ′ with the contents of the SIGN register. If they do not match, proceed to Q 15 and interrupt the next zero-cross point. For processing, if they match, since peaks (positive / negative peaks) having opposite characteristics have already been passed, proceed to step Q 25 , judge whether REVERSE register is 1 or not, and if NO Return to step Q 1 without any processing, but if this step Q 25 is YES
If the judgment is made, step Q 25 to step Q 26
In order to obtain a new cycle, the contents of the T register are subtracted from the contents of the t'register and set in the PURIOD register.

そして、ステップQ27においてt′レジスタの内容を
Tレジスタへ転送し、続くステップQ29にてREVERSEレジ
スタの内容を0として、次の周期計測を行うようにす
る。
Then, in step Q 27 , the contents of the t ′ register are transferred to the T register, and in the following step Q 29 , the contents of the REVERSE register are set to 0, and the next cycle measurement is performed.

続くステップQ4では、上述したFLAGレジスタが0か否
かジャッジし、もしNOならばステップQ1へもどり上述の
ようにしてPERIODレジスタに求めた周期データに基づく
音高変更処理は何ら行われない。しかし、ステップQ41
でYESのジャッジをしたら、つまり前回の発音開始処理
や音高変更処理から所定時間タイマ8がカウントして、
割り込み処理(第4図参照)を行っておれば、新たに音
源回路9へ周波数変更制御をするように指示しても、音
源回路9はそれを受付けて適宜処理することができる。
In the following step Q 4 , it is judged whether or not the FLAG register is 0, and if NO, the process returns to step Q 1 and no pitch change processing based on the cycle data obtained in the PERIOD register is performed as described above. . But step Q 41
If you judge YES at, that is, the timer 8 counts for a predetermined time from the previous sound generation start processing and pitch change processing,
If the interrupt processing (see FIG. 4) is performed, even if the tone generator circuit 9 is newly instructed to perform the frequency change control, the tone generator circuit 9 can accept it and process it appropriately.

従って、次にステップQ4へ進む。これはステップQ40
と同じであるが、求まったピッチ周波数情報はPレジス
タへセットされる。ステップQ45では、既にP′レジス
タに記憶されている周波数情報と、今回求めてPレジス
タに記憶した周波数情報との一致比較をする。
Accordingly, then proceeds to step Q 4. This is step Q 40
However, the obtained pitch frequency information is set in the P register. In step Q 45, already frequency information stored in the P 'register, the coincidence comparison between the frequency information stored in the P register currently obtained.

そして、一致検出がなされると周波数変更の必要はな
いから、ステップQ45からステップQ1へもどる。しか
し、不一致が検出されたら、ギターの弦操作等によって
入力波形の周波数が変化したとみなし、それに追従し
て、出力楽音の周波数を変更するように以下の処理をCP
U100は行う。
When the coincidence detection is performed, it is not necessary to change the frequency, so the process returns from step Q 45 to step Q 1 . However, if a mismatch is detected, it is considered that the frequency of the input waveform has changed due to guitar string operations, etc., and the following processing is performed to change the frequency of the output musical sound by following it.
U100 does.

即ち、ステップQ45にてNOが検知されると、ステップQ
28へゆき、Pレジスタにあるピッチ周波数情報等を音源
回路9へ転送するなどして、周波数変更処理をする。従
って音源回路9においては、この与えられる情報に基づ
きこれまで発生していた楽音の周波数を、新たに指示さ
れた周波数に変更する。
That is, if NO is detected in step Q 45 , step Q
28 , the pitch frequency information etc. in the P register is transferred to the tone generator circuit 9, and the frequency is changed. Therefore, in the tone generator circuit 9, the frequency of the musical tone that has been generated so far is changed to the newly instructed frequency based on the given information.

そして、ステップQ28へ続けて、CPU100は、Pレジス
タをP′レジスタへ移し、しかる後ステップQ41、Q42
実行して、次の周波数変更処理にそなえる。
Then, it continues to step Q 28, CPU 100 is transferred to the P register to P 'register, running thereafter step Q 41, Q 42, ready for the next frequency change process.

このようにして、本実施例にあっては、弦の振動周波
数の変化を時々刻々とらえて、それに応じて周波数制御
をリアルタイムで行うようになる。
In this way, in this embodiment, the change in the vibration frequency of the string is grasped moment by moment, and the frequency control is performed in real time accordingly.

そして、上述したように、弦振動が減衰してきて、第
8図のようにピーク値がOFFLEVを下まわるようになる
と、ステップQ22からステップQ30へゆきSTEPレジスタを
0とし、続くステップQ31にてノートオフ処理(消音処
理)を行い、これまで発音していた楽音を消音すべくCP
U100は音源回路9へ指示するようになる。
Then, as described above, when the string vibration is attenuated and the peak value falls below OFFLEV as shown in FIG. 8, the process proceeds from step Q 22 to step Q 30 and the STEP register is set to 0, and the following step Q 31 Performs note-off processing (silence processing) at CP to silence the musical tones that have been produced so far.
U100 will give instructions to the tone generator circuit 9.

このような処理を本実施例は行うので、発音開始指令
または音高変更指令を音源回路9へ与えた後、タイマ8
から所定時間つまり音源回路9での処理が完了するのに
相当する時間以上経過してから、新たな音高変更指令を
音源回路9へ与えるので、細かい音高の分解能をとって
も、CPU100と音源回路とのデータ授受に関する処理速度
に関係なく、十分処理可能となる。
Since this embodiment performs such processing, the timer 8 is activated after the tone generation start command or the pitch change command is given to the tone generator circuit 9.
Since a new pitch change command is given to the tone generator circuit 9 after a lapse of a predetermined time, that is, a time corresponding to the completion of the processing in the tone generator circuit 9, the CPU 100 and the tone generator circuit 9 have a fine pitch resolution. It is possible to perform sufficient processing regardless of the processing speed related to data exchange with the.

また、新たな発音開始、消音開始は、その検出がなさ
れると即時に、対応する処理をCPU100は行い、所定の指
示を音源回路9へ与えるので応答性がよい。
In addition, the new sound generation start and the mute start are immediately responded to by the CPU 100 performing the corresponding processing and giving a predetermined instruction to the sound source circuit 9 when the detection is made, so that the responsiveness is good.

尚、上記実施例にあっては、各ピーク点直後のゼロク
ロス点でCPU100が割り込み処理をして、発音開始、周期
計算、リラティブオン、消音開始等の処理を行うように
したが、各ピーク点検出時に直接これらの処理を行って
もよい。その場合も全く同じ結果を得ることができる。
その他、例えばピーク点の直前のゼロクロス点の検出に
よって、上記同様の処理を行ってもよい。その他、基準
となる点のとり方は種々変更できる。更には、ピッチ抽
出の回路方式は種々とれ、例えば波形の自己相関関数を
とるなどして求めてもよく、その他如何なるピッチ抽出
方式をとっても実現できる。
In the above embodiment, the CPU 100 performs interrupt processing at the zero-cross point immediately after each peak point to perform sound generation start, period calculation, relative on, mute start, etc. You may perform these processing directly at the time of leaving. In that case, the exact same result can be obtained.
In addition, the same processing as above may be performed, for example, by detecting the zero-cross point immediately before the peak point. In addition, the way of taking a reference point can be variously changed. Furthermore, there are various circuit patterns for pitch extraction, which may be obtained, for example, by taking the autocorrelation function of the waveform, and any other pitch extraction method can be used.

また、上記実施例では、メインフローのなかで各処理
を実行するようにしたが、割り込み処理のなかで同様の
処理を実行するようにしてもよい。
Further, in the above embodiment, each process is executed in the main flow, but the same process may be executed in the interrupt process.

更に、上記実施例においては、本発明を電子ギターに
適用したものであったが、必ずしもそれに限られるもの
ではなく、マイクロフォン等から入力される音声信号あ
るいは電気的振動信号からピッチ抽出を行って、原音声
信号とは別の音響信号を、対応するピッチもしくは音階
周波数にて発生するシステムであれば、どのような形態
のものであってもよい。具体的には、鍵盤を有するもの
例えば電子ピアノ、管楽器を電子化したもの、弦楽器、
例えばバイオリンや琴などを電子化したものにも同様に
適用できる。
Furthermore, in the above embodiment, the present invention was applied to an electronic guitar, but it is not necessarily limited to this, by performing pitch extraction from a voice signal or an electric vibration signal input from a microphone or the like, Any form may be used as long as it is a system that generates an acoustic signal different from the original voice signal at a corresponding pitch or scale frequency. Specifically, those having a keyboard, such as an electronic piano, an electronic wind instrument, a string instrument,
For example, it can be similarly applied to a computerized violin or koto.

[発明の効果] この発明は、以上詳述したように、発音開始指令また
は音高変更指令を一度送出したら、判断手段にて当該指
令に対する処理が完了するのに十分な所定時間の経過の
判断がなされるまで、新たな音高変更指令を送出しない
ようにし、上記所定時間の経過の判断がなされると、そ
の時点で検出されるピッチに基づき新たな音高変更指令
を与えるようにしたので、音高変更指令の送出頻度はお
さえたままで、周波数の分解能の高い楽音の発生制御を
行なえる波形信号入力制御装置を提供できるという効果
を奏する。
[Effects of the Invention] As described in detail above, according to the present invention, once the sound generation start command or the pitch change command is transmitted, the judgment means judges the elapse of a predetermined time sufficient to complete the processing for the command. Until a new pitch change command is issued, when it is judged that the predetermined time has elapsed, a new pitch change command is given based on the pitch detected at that time. Thus, it is possible to provide a waveform signal input control device capable of controlling the generation of musical tones with high frequency resolution while keeping the frequency of pitch change command transmission low.

【図面の簡単な説明】[Brief description of drawings]

図面は本発明の一実施例を示し、第1図は、同実施例の
回路構成を示す図、第2図は、第1図中の各部に表われ
る波形を示すタイムチャート図、第3図はCPUのゼロク
ロス点の割り込みルーチンのフローチャートを示す図、
第4図はCPUのタイマー割り込みルーチンのフローチャ
ート図、第5図はCPUのメインルーチンのフローチャー
トを示す図、第6図、第7図は発音開始時の各部の動作
を示すタイムチャート図、第8図は、消音開始時の動作
を示すタイムチャート図である。 1……入力端子、4……最大ピーク検出回路、5……最
小ピーク検出回路、6……ゼロクロス点検出回路、7…
…カウンタ、8……タイマ、9……音源回路、14、15…
…フリップフロップ、100……CPU、101……ワークメモ
リ、P1〜P6……ピッチ抽出回路。
The drawings show one embodiment of the present invention, FIG. 1 is a diagram showing a circuit configuration of the same embodiment, FIG. 2 is a time chart diagram showing waveforms appearing in respective parts in FIG. 1, and FIG. Is a diagram showing a flowchart of the CPU zero-cross point interrupt routine,
FIG. 4 is a flow chart of the timer interrupt routine of the CPU, FIG. 5 is a flow chart of the main routine of the CPU, FIGS. 6 and 7 are time charts showing the operation of each part at the start of sound generation, and FIG. The figure is a time chart showing the operation at the start of muffling. 1 ... Input terminal, 4 ... Maximum peak detection circuit, 5 ... Minimum peak detection circuit, 6 ... Zero-cross point detection circuit, 7 ...
... Counter, 8 ... Timer, 9 ... Sound source circuit, 14,15 ...
… Flip-flop, 100… CPU, 101… Work memory, P1 to P6… Pitch extraction circuit.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−159495(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-55-159495 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力波形信号のピッチを検出するピッチ検
出手段と、このピッチ検出手段にて検出された上記ピッ
チに基づいて対応する音高の楽音を発生するよう指示す
る指示手段とを有する波形信号入力制御装置において、 上記指示手段が発音開始指令または音高変更指令を与え
てからその都度当該指令に対する処理が完了するのに十
分な所定時間の経過を判断する判断手段と、 この判断手段にて上記所定時間の経過の判断がなされる
まで上記ピッチ検出手段にて検出されるピッチに基づき
上記指示手段が新たな音高変更指令を与えないよう制御
するとともに、上記所定時間の経過の判断がなされる
と、上記ピッチ検出手段にてその時点で検出されるピッ
チに基づき上記指示手段が新たな音高変更指令を与える
よう制御する制御手段と、 を具備したことを特徴とする波形信号入力制御装置。
1. A waveform having pitch detecting means for detecting the pitch of an input waveform signal and instructing means for instructing to generate a musical tone of a corresponding pitch based on the pitch detected by the pitch detecting means. In the signal input control device, when the above-mentioned instructing means gives a sounding start command or a pitch change command, each time, a judging means for judging the elapse of a predetermined time sufficient to complete the processing for the command, and this judging means Until the predetermined time elapses, it is controlled so that the instruction means does not give a new pitch change command based on the pitch detected by the pitch detection means, and the judgment of the predetermined time elapses. Then, control means for controlling the instructing means to give a new pitch change command based on the pitch detected at that time by the pitch detecting means, Waveform signal input control apparatus characterized by Bei was.
JP61314157A 1986-10-24 1986-12-29 Waveform signal input controller Expired - Lifetime JP2532424B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61314157A JP2532424B2 (en) 1986-12-29 1986-12-29 Waveform signal input controller
US07/478,759 US5018428A (en) 1986-10-24 1990-02-12 Electronic musical instrument in which musical tones are generated on the basis of pitches extracted from an input waveform signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61314157A JP2532424B2 (en) 1986-12-29 1986-12-29 Waveform signal input controller

Publications (2)

Publication Number Publication Date
JPS63167397A JPS63167397A (en) 1988-07-11
JP2532424B2 true JP2532424B2 (en) 1996-09-11

Family

ID=18049923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61314157A Expired - Lifetime JP2532424B2 (en) 1986-10-24 1986-12-29 Waveform signal input controller

Country Status (1)

Country Link
JP (1) JP2532424B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8088987B2 (en) * 2009-10-15 2012-01-03 Yamaha Corporation Tone signal processing apparatus and method
JP6387642B2 (en) * 2014-03-20 2018-09-12 カシオ計算機株式会社 Electronic stringed instrument, musical sound generation method and program
JP6387643B2 (en) * 2014-03-20 2018-09-12 カシオ計算機株式会社 Electronic stringed instrument, musical sound generation method and program

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159495A (en) * 1979-05-31 1980-12-11 Nippon Musical Instruments Mfg Musical sound input type electronic musical instrument

Also Published As

Publication number Publication date
JPS63167397A (en) 1988-07-11

Similar Documents

Publication Publication Date Title
JP2532424B2 (en) Waveform signal input controller
US5710387A (en) Method for recognition of the start of a note in the case of percussion or plucked musical instruments
JP3653854B2 (en) Stringed electronic musical instrument
JP2792022B2 (en) Electronic musical instrument input control device
JP2508692B2 (en) Input waveform signal controller
JP2605667B2 (en) Electronic musical instrument input control device
JP2581068B2 (en) Waveform signal controller
JP2508044B2 (en) Electronic musical instrument input control device
JPH0727512Y2 (en) Input control device for electronic musical instruments
JPH0782320B2 (en) Music control device
EP0264955B1 (en) Apparatus for determining the pitch of a substantially periodic input signal
JP2765578B2 (en) Waveform signal controller
JPH083711B2 (en) Input waveform signal controller
JP2555553B2 (en) Input waveform signal controller
JPH07104666B2 (en) Pitch extractor
JPH0648556Y2 (en) Input control device for electronic musical instruments
JPH041358B2 (en)
JPH0431599B2 (en)
JPS63136088A (en) Input controller for electronic musical instrument
JP2555551B2 (en) Input waveform signal controller
JP2508035B2 (en) Input waveform signal controller
JP2516070Y2 (en) Electronic musical instrument input control device
JP2759149B2 (en) Music control device
JP2961675B2 (en) Electronic musical instrument
JPH0431598B2 (en)