JP2555551B2 - Input waveform signal controller - Google Patents

Input waveform signal controller

Info

Publication number
JP2555551B2
JP2555551B2 JP61283292A JP28329286A JP2555551B2 JP 2555551 B2 JP2555551 B2 JP 2555551B2 JP 61283292 A JP61283292 A JP 61283292A JP 28329286 A JP28329286 A JP 28329286A JP 2555551 B2 JP2555551 B2 JP 2555551B2
Authority
JP
Japan
Prior art keywords
zero
cross point
immediately
waveform
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61283292A
Other languages
Japanese (ja)
Other versions
JPS63136090A (en
Inventor
繁 内山
克彦 小畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP61283292A priority Critical patent/JP2555551B2/en
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to EP92105224A priority patent/EP0493374B1/en
Priority to EP19870115594 priority patent/EP0264955B1/en
Priority to DE19873752185 priority patent/DE3752185T2/en
Priority to DE19873784830 priority patent/DE3784830T2/en
Publication of JPS63136090A publication Critical patent/JPS63136090A/en
Priority to US07/478,759 priority patent/US5018428A/en
Application granted granted Critical
Publication of JP2555551B2 publication Critical patent/JP2555551B2/en
Priority to HK98104364A priority patent/HK1005348A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は例えば電子ギター等における入力波形信号
制御装置に関する。
Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to an input waveform signal control device in, for example, an electronic guitar.

〔発明の背景〕[Background of the Invention]

従来より、自然楽器の演奏操作によつて発生する波形
信号からピツチ(周波数)を抽出し、電子回路で構成さ
れた音源装置を制御して、人工的に楽音等の音響を得る
ようにしたものが種々開発されている。
Conventionally, a pitch (frequency) is extracted from a waveform signal generated by a performance operation of a natural musical instrument, and a sound source device composed of an electronic circuit is controlled to artificially obtain a sound such as a musical sound. Have been developed.

この種の装置において、ピツチ抽出を行う方式として
代表的なものは、波形ゼロクロス点どおしの時間間隔を
検知して、周期とするゼロクロス点検出方式である。
In this type of device, a typical method for performing pitch extraction is a zero-cross point detection method in which a time interval between waveform zero-cross points is detected and used as a cycle.

このゼロクロス点検出方式についてのひとつの例が第
13図に示してある。即ち同図(a)は入力信号が正弦波
に近い場合を示している。そして、この波形のゼロクロ
ス点をコンパレータ等で検知すると同図(b)のように
なり、この波形の立上りエツジ間、または立下りエツジ
間の時間間隔を測定していた。
One example of this zero-cross point detection method is
This is shown in FIG. That is, FIG. 7A shows the case where the input signal is close to a sine wave. Then, when the zero cross point of this waveform is detected by a comparator or the like, the result is as shown in FIG. 7B, and the time interval between the rising edges or the falling edges of this waveform is measured.

ところで、同図(a)のような波形では特に問題はな
いが、入力波形信号に倍音がのつていて、それをローパ
スフイルタ等で除去できていない場合、即ち例えば同図
(c)のような波形が与えられた場合、コンパレータ出
力は同図(d)のようになつてしまう。
By the way, although there is no particular problem with the waveform as shown in FIG. 10A, when the input waveform signal has overtones and cannot be removed by a low-pass filter or the like, that is, as shown in FIG. When a different waveform is given, the comparator output becomes as shown in FIG.

このため、ゼロクロス点検出方式によりピツチ抽出を
行うと、抽出されるピツチは誤差が多く、あるいはその
ような誤りを防ぐには複雑なソフト処理(例えばデユー
テイをチエツクするなどの処理)で正確なピツチを抽出
しなければならず技術的に困難な問題があつた。
Therefore, if the pitch extraction is performed by the zero-cross point detection method, the extracted pitch has many errors, or complicated software processing (for example, processing such as checking the duty) is used to prevent such errors. Had to be extracted, and there was a technically difficult problem.

〔発明の目的〕[Object of the Invention]

この発明は、上記事情に鑑みてなされたもので入力波
形信号の含有する倍音成分の影響をうけにくいピツチ抽
出を行うことによつて確実な音高判定が可能な入力波形
信号制御装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and provides an input waveform signal control device capable of reliable pitch determination by performing pitch extraction that is not easily affected by harmonic components contained in an input waveform signal. The purpose is to

〔発明の要点〕[Main points of the invention]

即ち、この発明は上記目的を達成すべく、入力波形の
最大値、最小値の少なくとも一方を検出し、更にこの最
大/最小値を検出した直後に生ずる波形のゼロクロス点
の夫々を検知し、そのゼロクロス点間の時間間隔を得て
入力波形信号のピツチを抽出するようにしたことをその
要点とする。
That is, in order to achieve the above object, the present invention detects at least one of the maximum value and the minimum value of the input waveform, and further detects each of the zero-cross points of the waveform generated immediately after the detection of the maximum / minimum value. The point is that the pitch of the input waveform signal is extracted by obtaining the time interval between the zero cross points.

〔実施例〕〔Example〕

以下、本発明の一実施例について図面を参照しながら
詳細に説明する。
An embodiment of the present invention will be described in detail below with reference to the drawings.

全体回路構成 第1図は、同実施例の全体回路構成を示しており、本
実施例は、電子ギターに本発明を適用したものであり、
6つの入力端子1の信号は、電子ギターボデイ上に張設
された6つの弦の夫々に設けられた、弦の振動を電気信
号に変換するピツクアツプからの信号である。
Overall Circuit Configuration FIG. 1 shows the overall circuit configuration of the same embodiment. In this embodiment, the present invention is applied to an electronic guitar,
The signals at the six input terminals 1 are signals from a pick-up provided on each of the six strings stretched on the electronic guitar body and converting the vibration of the strings into an electric signal.

入力端子1……からの楽音信号は、夫々アンプ2……
で増幅され、ローパスフイルタ(LPF)3……で高周波
成分がカツトされて基本波形が抽出され、最大ピーク検
出回路(MAX)4……最小ピーク検出回路(MIN)5……
及びゼロクロス点検出力回路(Zero)6……に与えられ
る。ローパスフイルタ3……は、第2図に示すように、
各弦の開放弦の振動音周波数fの4倍の4fにカツトオフ
周波数が設定されている。最大ピーク検出回路4……で
は、音楽信号の最大ピーク点が検出され、その検出パル
ス信号の立上りで後段に接続されているフリツプフロツ
プ14……のQ出力がHighレベルとなり、このフリツプフ
ロツプ14……の出力とゼロクロス点検出回路6……のイ
ンバータ30……の反転出力とのアンド出力がアンドゲー
ト24……を介して割り込み指令信号INTa1〜INTa6として
CPU100に与えられ、同様に最小ピーク検出回路5……で
も、楽音信号の最小ピーク点が検出され、その検出パル
ス信号の立上りで後段に接続されているフリツプフロツ
プ15……のQ出力がHighレベルとなり、このフリツプフ
ロツプ15……の出力とゼロクロス点検出回路6……の出
力とのアンド出力がアンドゲート等25……を介して割り
込み指令信号INTb1〜INTb6としてCPU100に与えられる。
The tone signals from the input terminals 1 ...
Is amplified, the high-frequency component is cut by the low-pass filter (LPF) 3 ... and the basic waveform is extracted, and the maximum peak detection circuit (MAX) 4 ... minimum peak detection circuit (MIN) 5 ...
And zero cross check output circuit (Zero) 6 ... The low pass filter 3 ...
The cutoff frequency is set to 4f, which is four times the vibration sound frequency f of the open string of each string. The maximum peak detection circuit 4 ... Detects the maximum peak point of the music signal, and at the rising edge of the detected pulse signal, the Q output of the flip-flop 14 ... The AND output of the output and the inverted output of the inverter 30 of the zero-cross point detection circuit 6 ... Is output as an interrupt command signal INT a1 to INT a6 via the AND gate 24.
Similarly, the minimum peak detection circuit 5 ... Is supplied to the CPU 100, the minimum peak point of the musical tone signal is detected, and the Q output of the flip-flop 15 ... The AND output of the outputs of the flip-flop 15 ... And the output of the zero-cross point detection circuit 6 ... Is given to the CPU 100 as interrupt command signals INT b1 to INT b6 via the AND gate 25.

即ち、最大ピーク点が検出されてフリツプフロツプ14
がHighレベルになつているときに、波形が正から負へ横
切つたとき割り込み信号INTa1〜INTa6がCPU100に与えら
れ、逆に最小ピーク点が検出されてフリツプフロツプ15
がHighレベルになつているときに、波形が負から正に変
化したとき割り込み信号INTb1〜INTb6がCPU100に入力す
る。
That is, the maximum peak point is detected and the flip-flop 14
When the waveform is crossing from positive to negative, the interrupt signals INT a1 to INT a6 are given to the CPU100, and conversely the minimum peak point is detected and the flip-flop 15
The interrupt signals INT b1 to INT b6 are input to the CPU 100 when the waveform changes from negative to positive while is at the High level.

そして、CPU100は、これらの割込み信号を受付けた直
後に、対応するフリツプフロツプ14……、15……に対し
クリア信号CLa1〜CLa6、CLb1〜CLb6を発生してリセット
する。従つて、次に最大ピーク点あるいは最小ピーク点
を検出するまで何度ゼロクロス点を通過しても対応する
フリツプフロツプ14……、15……はリセット状態である
ので、CPU100には割り込みがかからないことになる。
Immediately after receiving these interrupt signals, the CPU 100 resets by generating clear signals CL a1 to CL a6 and CL b1 to CL b6 for the corresponding flip-flops 14 ..., 15 ... Therefore, even if the zero-cross point is passed many times until the next maximum peak point or minimum peak point is detected, the corresponding flip-flops 14 ..., 15 ... are in the reset state, so the CPU 100 is not interrupted. Become.

さて、CPU100では、上記割り込み指令信号のうち、最
大ピーク点検出直後のゼロクロス点の割り込み指令信号
INTa1〜INTa6が与えられた時に、それ以前に同様にして
検出された最大ピーク点直後のゼロクロス点時のカウン
タ値との差が求められ、また、最小ピーク点検出直後の
ゼロクロス点の割り込み指令信号INTb1〜INTb6発生時に
それ以前に同様にして検出されたカウンタ値との差が求
められる。この両信号INT(INTa1a6、INTb1b6)が
与えられる都度カウンタ7のカウント値は夫々対応する
最大時メモリ101、最小時メモリ102に記憶される。
By the way, in the CPU 100, among the above interrupt command signals, the interrupt command signal of the zero crossing point immediately after the maximum peak point detection is performed.
When INT a1 to INT a6 is given, the difference from the counter value at the zero cross point immediately after the maximum peak point detected in the same way as before is calculated, and the interrupt at the zero cross point immediately after the minimum peak point is detected. When the command signals INT b1 to INT b6 are generated, the difference from the counter value similarly detected before that is obtained. Each time these two signals INT (INT a1 to a6 , INT b1 to b6 ) are given, the count value of the counter 7 is stored in the corresponding maximum time memory 101 and minimum time memory 102, respectively.

この求められたカウンタ7のカウント値の差のタイム
カウントデータは、CPU100より周波数ROM8に送られて、
このカウントデータを1周期とする周波数を示す周波数
データが読み出され、音源回路9に送られて楽音信号が
生成され、サウンドシステム10より放音出力される。
The time count data of the obtained difference in the count values of the counter 7 is sent from the CPU 100 to the frequency ROM 8 and
Frequency data indicating a frequency having one cycle of this count data is read out, sent to the tone generator circuit 9 to generate a tone signal, and sound output from the sound system 10.

上記ローパスフイルタ3……からの6つの楽音信号
は、夫々トランスフアゲートTを介してA/Dコンバータ1
1に与えられ、その波形レベルに応じたデジタルデータ
に変換されてCPU100に与えられる。CPU100ではA/Dコン
バータ11より与えられる波形レベルを示すデータの絶対
値が、予め決められた一定値以上になつた時には、カウ
ンタ7の値より求めたデータを周波数ROM8に送り込んで
放音を開始させ、このデータが上記一定値以下になつた
時には、消音指示をして放音を終了させる。この波形レ
ベルを示すデータは、CPU100より上記音源回路9にも与
えられて、楽音の放音レベル(音量)が制御される。
The six tone signals from the low pass filter 3 ... Are respectively transferred to the A / D converter 1 via the transfer gate T.
It is given to 1, converted into digital data according to the waveform level, and given to the CPU 100. In the CPU 100, when the absolute value of the data indicating the waveform level given by the A / D converter 11 exceeds a predetermined fixed value, the data obtained from the value of the counter 7 is sent to the frequency ROM 8 to start sound emission. Then, when this data becomes equal to or less than the predetermined value, a mute instruction is given and the sound emission is ended. The data indicating the waveform level is also given from the CPU 100 to the tone generator circuit 9 to control the tone emission level (volume) of the musical sound.

上記トランスフアゲートTには、タイミングの順次ず
れたチヤンネルタイミング信号t1〜t6が夫々与えられ、
6つの楽音信号(6弦に対応する)の放音レベル制御が
タイムシエアに行われ、これに応じて、周波数ROM8、音
源回路9には時分割処理により6チヤンネルの楽音生成
系が形成されている。
Channel timing signals t 1 to t 6 whose timings are sequentially shifted are given to the transfer gate T, respectively.
The sound emission level control of the 6 tone signals (corresponding to 6 strings) is performed in time series, and in response to this, the 6-channel tone generation system is formed in the frequency ROM 8 and the tone generator circuit 9 by time division processing. .

最大ピーク検出回路4、最小ピーク検出回路5ゼロクロ
ス点検出回路6の構成 第3図は、最大ピーク検出回路4の具体的構成を示す
もので、ローパスフイルタ3からの楽音信号は、オペア
ンプ4−1の+端子に入力され、オペアンプ4−1の出
力端子は、ダイオードD1のアノード側に接続され、ダイ
オードD1のカソード側は並列に接続されたコンデンサC
及び抵抗R1を介して接地されるとともに、オペアンプ4
−1の−端子に接続され、オペアンプ4−1の出力は抵
抗R2を介し、アンプ4−2を介して、上記最大ピーク点
検出の割り込み指令信号INTa1〜INTa6として出力され
る。
Configuration of Maximum Peak Detecting Circuit 4 and Minimum Peak Detecting Circuit 5 Zero Crossing Point Detecting Circuit 6 FIG. 3 shows a specific configuration of the maximum peak detecting circuit 4. The tone signal from the low-pass filter 3 is an operational amplifier 4-1. Of the operational amplifier 4-1 is connected to the anode side of the diode D1 and the cathode side of the diode D1 is connected in parallel.
And grounded via a resistor R1 and the operational amplifier 4
-1 - is connected to the terminal, the output of the operational amplifier 4-1 through the resistor R2, through the amplifier 4-2 and is output as an interrupt command signal INT a1 to INT a6 of the maximum peak point detection.

オペアンプ4−1の+端子に、第4図(a)のような
波形が与えられたとすると、コンデンサCは波形レベル
が上昇する時に充電され、波形レベルが下降する時には
放電され、第4図(b)のような波形がオペアンプ4−
1の−端子に入力され、波形レベルの上昇時のみ、+端
子と−端子の差分値が出力され、これが第4図(c)に
示す割り込み指令信号INTaとして出力される。この
(c)に示すパルス状信号の立下り地点で割り込み処理
が開始される。
Assuming that a waveform as shown in FIG. 4A is given to the + terminal of the operational amplifier 4-1, the capacitor C is charged when the waveform level rises and discharged when the waveform level falls. The waveform shown in b) is the operational amplifier 4-
Is input to the terminal, when elevated waveform level only, + terminal and - - 1 of the difference value of the terminal is output, which is output as an interrupt command signal INT a shown in FIG. 4 (c). Interrupt processing is started at the trailing edge of the pulsed signal shown in (c).

また、最大ピーク検出回路としては、第5図のように
することもできる。なお、第3図のそれと同一箇所には
同一符号を付す。即ち、第3図のダイオードD1とは逆の
向きに接続されたダイオードD2があり、また、オペアン
プ4−1の+端子には、オペアンプ4−3が接続され、
入力信号inはオペアンプ4−3の−端子に抵抗R4を介し
て与えられ、また、この−端子には、その出力が抵抗R3
を介して帰還している。この第5図の最大ピーク検出回
路4′の動作は、次に述べる最小ピーク検出回路5の動
作とほぼ同じで入力側に信号反転のためのオペアンプ4
−3が接続されているだけであるので省略する。
Further, the maximum peak detection circuit may be as shown in FIG. The same parts as those in FIG. 3 are designated by the same reference numerals. That is, there is a diode D2 connected in the opposite direction to the diode D1 in FIG. 3, and the operational amplifier 4-3 is connected to the + terminal of the operational amplifier 4-1.
The input signal in is given to the-terminal of the operational amplifier 4-3 via the resistor R4, and its output is also connected to the resistor R3.
Have returned through. The operation of the maximum peak detection circuit 4'in FIG. 5 is almost the same as the operation of the minimum peak detection circuit 5 described below, and the operational amplifier 4 for signal inversion is provided on the input side.
-3 is only connected, and therefore omitted.

第6図は、最小ピーク検出回路5の具体的構成を示
し、この最小ピーク検出回路5は最大ピーク検出回路4
とほぼ同じであるが、ダイオードD2の向きが逆となつて
おり、コンデンサCは、第4図(d)に示すような逆向
の充放電を繰り返し、第4図(e)に示すような割り込
み指令信号INTbが得られることになる。
FIG. 6 shows a specific configuration of the minimum peak detecting circuit 5, and this minimum peak detecting circuit 5 is a maximum peak detecting circuit 4.
However, the direction of the diode D2 is reversed, and the capacitor C repeatedly charges and discharges in the reverse direction as shown in FIG. 4 (d) to generate an interrupt as shown in FIG. 4 (e). The command signal INT b will be obtained.

また第7図は、ゼロクロス点検出回路6の具体的構成
を示し、オペアンプ6−1の、+端子にはローパスフイ
ルタ3からの楽音信号が与えられ、−端子にはグランド
レベルが接続され、このオペアンプ6−1の出力は抵抗
R5、アンプ6−2を介して出力する。従つて、正レベル
の入力信号があるときは、アンプ6−2でHign出力とな
り、負レベルの入力信号があるときは、アンプ6−2で
Low出力となる。つまりゼロクロス点を通過する都度そ
の出力レベルが反転する。
Further, FIG. 7 shows a specific configuration of the zero-cross point detection circuit 6, in which the tone signal from the low pass filter 3 is given to the + terminal of the operational amplifier 6-1, and the ground level is connected to the-terminal. The output of the operational amplifier 6-1 is a resistor
Output via R5 and amplifier 6-2. Therefore, when there is a positive level input signal, the amplifier 6-2 outputs Hign, and when there is a negative level input signal, the amplifier 6-2 outputs
Low output. That is, the output level is inverted every time the signal passes through the zero cross point.

動作 次に本実施例の動作について説明する。第8図はCPU1
00のメインフローであつて、先ずステツプA1で初期設定
を行つた後、ステツプA2でA/Dコンバータ11の値を読み
込んで、一定レベルとならない限り、楽音のオフ処理を
続ける(ステツプA3、A4)。いま、弦の演奏操作があつ
て、第9図に示すような一定レベル以上の楽音信号がA/
Dコンバータ11に入力されれば(ステツプA3)、ステツ
プA5に進んで周波数制御処理すなわちカウンタ7からの
データを周波数ROM8に与える楽音放音処理を行い、楽音
信号レベルが一定レベル以上である限りこの放音処理を
続ける(ステツプA2、A3、A5)。このカウンタ7のカウ
ントデータは次述する割り込み処理で設定される。
Operation Next, the operation of this embodiment will be described. Figure 8 shows CPU1
In the main flow of 00, first perform the initial setting in step A1, then read the value of the A / D converter 11 in step A2, and continue the tone off processing unless it reaches a certain level (steps A3, A4 ). Now, when a string performance operation is performed, a tone signal of a certain level or higher as shown in FIG.
If it is input to the D converter 11 (step A3), the process proceeds to step A5, where frequency control processing, that is, tone emission processing for giving the data from the counter 7 to the frequency ROM 8 is performed, as long as the tone signal level is above a certain level. Continue sound emission processing (steps A2, A3, A5). The count data of the counter 7 is set in the interrupt processing described below.

次に、弦操作によつて楽音波形が立上り、第9図
(a)のMAX1に示す最初の最大ピーク点(図中MAX1)に
波形レベルが達したとすると、最大ピーク検出回路4よ
り第9図(b)に示すような信号が発生し、フリツプフ
ロツプ14がHighレベルとされる(同図(d)参照)。そ
して、ゼロクロス点検出回路6から第9図(a)のZero
1の点でゼロクロス点検出出力が反転する(同図(c)
参照)と、アンドゲート24よりCPU100に対し割り込み指
令信号INTaが与えられ、CPU100は第10図の割り込み処理
を開始する。まず、CPU100はステツプB1でカウンタ7の
カウント値を読み込み、波形が1波目か否かを判断する
(ステツプB2)。いま、楽音波形は立上つたばかりで、
1波目なので、ステツプB5に進んでフラグ「1」を立て
て、最大時メモリ101に上記ステツプB1に読み出したカ
ウンタ7のカウント値をセツトする。このフラグ「1」
は、最大ピーク点の次のゼロクロス点が既に検出された
ことを示すフラグであり、このフラグがクリアされてい
ると、最小ピーク点が検出されたことを示すことにな
る。なお、このフラグの機能は後述するとおりである。
Next, if the musical tone waveform rises by the string operation and the waveform level reaches the first maximum peak point (MAX1 in the figure) shown in MAX1 of FIG. 9 (a), the maximum peak detection circuit 4 causes A signal as shown in FIG. 9B is generated, and the flip-flop 14 is set to High level (see FIG. 9D). Then, from the zero-cross point detection circuit 6 to Zero of FIG.
The zero-cross point detection output is inverted at point 1 ((c) in the same figure).
A reference), the interrupt command signal INT a is supplied to the CPU 100 from the AND gate 24, CPU 100 starts the interrupt processing of FIG. 10. First, the CPU 100 reads the count value of the counter 7 at step B1 and determines whether or not the waveform is the first wave (step B2). Right now, the tone waveform has just started,
Since it is the first wave, the routine proceeds to step B5, the flag "1" is set, and the count value of the counter 7 read to the step B1 is set in the maximum memory 101. This flag "1"
Is a flag indicating that the zero-cross point next to the maximum peak point has already been detected. If this flag is cleared, it means that the minimum peak point has been detected. The function of this flag is as described later.

さて、第9図(a)のような波形が入力された場合
は、続けてゼロクロス点Zero2、Zero3が検知される都
度、ゼロクロス点検出回路6からは同図(c)に示すよ
うに反転出力が得られる。
When a waveform as shown in Fig. 9 (a) is input, each time the zero-cross points Zero2 and Zero3 are continuously detected, the zero-cross point detection circuit 6 outputs an inverted output as shown in Fig. 9 (c). Is obtained.

しかしながら、フリツプフロツプ14の出力はリセツト
されており(ステツプB1にて)、何ら割り込み信号INTa
は発生しない。勿論フリツプフロツプ15もリセツトされ
たままであるから、割り込み信号はINTbは発生しない。
However, the output of flip-flop 14 has been reset (at step B1) and no interrupt signal INT a
Does not occur. Since remains of course flip flop 15 is also reset, interrupt signal INT b is not generated.

そして次に、第9図(a)のMIN1に示す最小ピーク点
に達すると、今度は最小ピーク検出回路5よりピーク検
出信号が出力し、フリツプフロツプ15がセツトされる。
そして、次のゼロクロス点(Zero4)にて、ゼロクロス
点検出回路6出力は反転し、その結果アンドゲート25よ
りCPU100に対し割り込み指令信号INTbが与えられ、CPU1
00は第11図の割り込み処理を開始する。まず、CPU100は
ステツプC1でフリツプフロツプ16をリセツトし、更にカ
ウンタ7のカウント値を読み込み、波形が1波目か否か
判断する(ステツプC2)が、最小ピーク点の次のゼロク
ロス点についてはいまの場合1波目であるので、ステツ
プC5に進んでフラグをクリアして「0」とし、最小時メ
モリ102に上記ステツプC1で読み出したカウンタ7のカ
ウント値をセツトする。
Then, when the minimum peak point indicated by MIN1 in FIG. 9 (a) is reached, a peak detection signal is output from the minimum peak detection circuit 5 and the flip-flop 15 is set.
Then, at the next zero cross point (ZERO4), zero-cross point detection circuit 6 outputs is inverted, the result from the AND gate 25 to CPU100 given interrupt command signal INT b, CPU 1
00 starts the interrupt processing shown in FIG. First, the CPU 100 resets the flip-flop 16 at step C1 and further reads the count value of the counter 7 to determine whether the waveform is the first wave (step C2). However, the zero cross point next to the minimum peak point is the current one. In the case of the first wave, the flow proceeds to step C5 to clear the flag to "0", and the count value of the counter 7 read at step C1 is set in the minimum time memory 102.

このステツプC2、上記ステツプB2の1波目か否かの判
断は、例えばA/Dコンバータ11からの波形レベルデータ
が一定以上となつた時に、1波目フラグA、Bを立て、
最大ピーク点直後のゼロクロス点検出の割り込み指令信
号INTaが与えられた時ステツプB2の後ステツプB5の前
に、この1波目フラグAをクリアし、最小ピーク点直後
のゼロクロス点検出の割り込み指令信号INTbが与えられ
た時ステツプC2の後ステツプC5の前に、この1波目フラ
グBをクリアし、ステツプB2、C2で1波目フラグA、B
が立つているか否かを判断することで達成される。
Whether or not it is the first wave of step C2 and step B2 is determined by setting the first wave flags A and B, for example, when the waveform level data from the A / D converter 11 exceeds a certain level.
Before step B5 after when step B2 an interrupt command signal INT a zero-cross point detection immediately after the maximum peak point is given, clears the first wave-th flag A, an interrupt command for the zero-cross point detection immediately after the minimum peak point before step C5 after step C2 when the signal INT b is given, it clears the first wave-th flag B, step B2, C2 in first wave-th flag a, B
It is achieved by judging whether or not is standing.

そして、第9図(a)のMAX2に示す最大ピーク点に続
くゼロクロス点(Zero5)に到達すると、最大ピーク点
直後のゼロクロス点検出の割り込み指令信号INTaが与え
られ、CPU100はステツプB1でカウンタ7のカウント値を
読み込み、ステツプB2で波形がもう1波目でないことを
判断し、ステツプB3でフラグが「0」か否か判断する。
フラグは、すぐ前の最小ピーク点MIN1の次のゼロクロス
点(Zero4)で「0」になつているから、CPU100はステ
ツプB4に進み1周期前の最大ピーク点MAX1の直後のゼロ
クロス点(Zero1)で最大時メモリ101にセツトしたタイ
ムカウントデータを読み出して上記ステツプB1で読み出
した今回のタイムカウントデータより減算し、この結果
データを得る。その結果、上述のステツプA5では、上記
結果データを周波数ROM8に与えて、ゼロクロス点(Zero
1)からゼロクロス点(Zero5)までの時間長を1周期と
する周波数の楽音を放音するように制御することにな
る。上述の処理にひき続いて、CPU100はフラグ「1」を
立て、上記今回のタイムカウントデータ値を最大時メモ
リ101にセツトする(ステツプB5)。
Then, upon reaching the zero-cross point following the maximum peak point shown in MAX2 of FIG. 9 (a) (Zero5), given interrupt command signal INT a zero-cross point detection immediately after the maximum peak point, CPU 100 is a counter at step B1 The count value of 7 is read, it is determined in step B2 that the waveform is not the first waveform, and it is determined in step B3 whether the flag is "0".
The flag is set to "0" at the next zero cross point (Zero4) of the immediately preceding minimum peak point MIN1, so the CPU 100 proceeds to step B4 and immediately after the maximum peak point MAX1 one cycle before (Zero1). At this time, the time count data set in the maximum time memory 101 is read and subtracted from the current time count data read at step B1 to obtain the result data. As a result, in the above step A5, the above result data is given to the frequency ROM8 and the zero cross point (Zero
Control is performed so that a musical tone of a frequency having a period of time from 1) to the zero-cross point (Zero5) as one cycle is emitted. Following the above processing, the CPU 100 sets a flag "1" and sets the current time count data value in the maximum memory 101 (step B5).

このように、ステツプC5、B5で最大ピーク点のすぐ次
のゼロクロス点が判別され、このゼロクロス点間だけの
時間(t1)が計測され、ステツプB4で周期計算が行われ
てゆく。
In this way, the zero crossing point immediately following the maximum peak point is determined in steps C5 and B5, the time (t 1 ) between these zero crossing points is measured, and the period calculation is performed in step B4.

同様にして、ゼロクロス点(Zero6、Zeto7)は、無視
されて最小値検出直後のゼロクロス点(Zero8)の検出
によつて発生されるアンドゲート25からの割り込み信号
INTbの入力に応じて、CPU100は、第11図に示すフローの
処理を行い今回は、前のゼロクロス点(Zero4)から今
回のゼロクロス点(Zero8)までの時間間隔(t2)がピ
ツチ抽出データとなる。
Similarly, the zero-cross points (Zero6, Zeto7) are ignored and the interrupt signal from the AND gate 25 generated by the detection of the zero-cross point (Zero8) immediately after the minimum value is detected.
In response to the input of INT b , the CPU 100 performs the processing shown in FIG. 11, and this time, the time interval (t 2 ) from the previous zero cross point (Zero4) to the current zero cross point (Zero8) is extracted by pitch. It becomes data.

従つて、本実施例では、最大値検出直後発生するゼロ
クロス点どおしの時間間隔(t1:つまりZero1→Zero5)
と、最小値検出直後発生するゼロクロス点どおしの時間
間隔(t2:つまりZero4→Zero8)とが求まり、一周期に
2回周波数変更の処理が行え、入力信号の周波数変化に
応答できるようになつている。
Therefore, in this embodiment, the time interval between the zero-cross points that occurs immediately after the maximum value is detected (t 1 : that is, Zero 1 → Zero 5).
And the time interval between zero-cross points (t 2 :: Zero 4 → Zero 8) that occurs immediately after the minimum value is detected, frequency change processing can be performed twice in one cycle, and it can respond to the frequency change of the input signal. It has become.

ところで、本実施例においては、上述した第10図、第
11図のフローのフラグの機能によつて第12図に示すよう
な波形が入力されても、図のゼロクロス点Zero12、Zero
14は、無視されることになる。
By the way, in the present embodiment, FIG.
Even if the waveform shown in Fig. 12 is input by the flag function of the flow in Fig. 11, the zero-cross points Zero12, Zero in the diagram
14 will be ignored.

つまり、割り込み信号INTaとしてゼロクロス点Zero1
2、Zero14に対応する信号が入つてきても、フラグは、
ゼロクロス点Zero11、13の到来時に1セツトしてあり
(ステツプB3)、従つてステツプB3のジヤツジはNOとな
り、何ら周期計算を行わないことになる。このようにし
て、本実施例ではこのフラグによつて最大値検出後ある
いは最小値検出後にゼロクロス点が連続して複数回検出
されてもそれを無視することで、倍音の影響を更に取り
除くことを可能としている。
In other words, the zero-crossing point as an interrupt signal INT a Zero1
2, even if the signal corresponding to Zero14 comes in, the flag is
One set is made at the arrival of the zero-cross points Zero11 and Zero13 (step B3). Therefore, the jersey at step B3 becomes NO and no cycle calculation is performed. In this way, in this embodiment, even if the zero-cross point is detected a plurality of times consecutively after the maximum value is detected or the minimum value is detected by this flag, it is ignored to further remove the influence of the overtone. It is possible.

なお、第8図のステツプA5での処理として前回の記憶
されているタイムカウントデータと今回得たタイムカウ
ントデータとの平均値をとつて出力したり、前回とのデ
ータ差が大きい場合例えば20%以上の差があれば前回の
ものを出力するようにした場合は、周波数の安定性が図
れる。また、最大ピーク点直後のゼロクロス点検出に基
づく周期計算と、最小ピーク点直後のゼロクロス点検出
に基づく周期計算とを、楽音波形の始点が立上り波形で
あれば、最大ピーク点直後のゼロクロス点に基づく周期
計算を行い、楽音波形の始点が立下り波形であれば、最
小ピーク点直後のゼロクロス点に基づく周期計算を行う
ように、選択的に実行するようにしてもよい。このよう
にすれば、発音開始時の応答速度が早くなる。
As the processing in step A5 of FIG. 8, the average value of the previously stored time count data and the time count data obtained this time is output and output, or when the data difference from the previous time is large, for example, 20% If there is a difference above, if the previous one is output, frequency stability can be achieved. In addition, if the starting point of the tone waveform is a rising waveform, the cycle calculation based on the zero-cross point detection immediately after the maximum peak point and the cycle calculation based on the zero-cross point detection immediately after the minimum peak point are set to the zero-cross point immediately after the maximum peak point. If the start point of the tone waveform is a falling waveform, the cycle calculation may be selectively executed so that the cycle calculation is performed based on the zero-cross point immediately after the minimum peak point. In this way, the response speed at the start of sound generation is increased.

このように、本実施例にあつては、CPU100が第8図に
示したステツプA5の処理として適当なものを実行でき、
しかもこの処理の変更はCPU100の外部回路の変更を行う
ことなく、単にCPU100のプログラムの変更で行えるため
に汎用性が増し、インテリジエント化に適している。
As described above, in this embodiment, the CPU 100 can execute an appropriate process as step A5 shown in FIG.
Moreover, since this process change can be performed by simply changing the program of the CPU 100 without changing the external circuit of the CPU 100, the versatility is increased, and it is suitable for the intelligentization.

なお、上記実施例では、最大ピーク点検出直後のゼロ
クロス点間の時間間隔(t1)と、最小ピーク点検出直後
のゼロクロス点間の時間間隔(t2)との双方を求めるよ
うにしたが、必ずしも双方を算出する必要はなく、仮に
一方のみで回路構成をした場合は、第1図に示した最大
ピーク検出回路4、フリツプフロツプ14、アンドゲート
24、インバータ30の組か、最小ピーク検出回路5、フリ
ツプフロツプ15、アンドゲート25の組の一方が不要とな
り回路の簡略化ができる。
In the above embodiment, both the time interval (t 1 ) between the zero cross points immediately after the detection of the maximum peak point and the time interval (t 2 ) between the zero cross points immediately after the detection of the minimum peak point are obtained. It is not always necessary to calculate both, and if the circuit configuration is made up of only one, the maximum peak detection circuit 4, flip-flop 14, AND gate shown in FIG.
The circuit can be simplified because one of the set of 24 and the inverter 30 or the set of the minimum peak detection circuit 5, the flip-flop 15 and the AND gate 25 is unnecessary.

なお、上記実施例においては、本発明を電子ギターに
適用したものであつたが、必ずしもそれに限られるもの
でなく、マイクロホン等から入力される音声信号あるい
は電気的振動信号からピツチ抽出を行つて、原音声信号
とは別の音響信号を、対応するピツチもしくは音階周波
数にて発生するシステムであれば、どのような形態のも
のであつてもよい。具体的には、鍵盤を有するもの例え
ば電子ピアノ、管楽器を電子化したもの、弦楽器、例え
ばバイオリンや琴などを電子化したものにも同様に適用
できる。
In the above embodiment, the present invention was applied to an electronic guitar, but the present invention is not necessarily limited to that.Pitch extraction is performed from a voice signal or an electric vibration signal input from a microphone or the like, Any form may be used as long as it is a system that generates an acoustic signal different from the original voice signal at the corresponding pitch or scale frequency. Specifically, the present invention can be similarly applied to those having a keyboard, for example, an electronic piano, an electronic wind instrument, and a stringed instrument, for example, an electronic version of a violin or a koto.

〔発明の効果〕〔The invention's effect〕

この発明は以上詳細に説明したように、例えば自然音
の信号の周波数を検出して、その周波数に対応する楽音
をデジタルデータ処理により人工音を作成して放音する
電子楽器において、連続する最大ピーク点の直後のゼロ
クロス点間の時間間隔(t1)と連続する最小ピーク点の
直後のゼロクロス点間の時間間隔(t2)との少なくとも
一方を検知し、この得られる時間間隔を適宜処理してピ
ツチ抽出を行うようにしたから、より正確にかつスピー
デイに周波数データを得ることができ、しかも汎用性を
もつた回路構成をとり得るという効果を奏する。
As described in detail above, the present invention, for example, detects the frequency of a signal of a natural sound, creates an artificial sound by digital data processing of a musical sound corresponding to the frequency, and emits the artificial sound. Detect at least one of the time interval between the zero cross points immediately after the peak point (t 1 ) and the time interval between the zero cross points immediately after the consecutive minimum peak points (t 2 ), and process the resulting time interval appropriately. Since the pitch extraction is performed in this manner, the frequency data can be obtained more accurately and speedily, and the circuit configuration with versatility can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例の全体回路構成を示す図、
第2図は、第1図中のローパスフイルタのカツトオフ周
波数を示す図、第3図は最大ピーク検出回路の構成図、
第4図は、最大ピーク検出回路と最小ピーク検出回路の
各部の動作波形を示す図、第5図は最大ピーク検出回路
の他の例を示す回路構成図、第6図は最小ピーク検出回
路の構成図、第7図はゼロクロス点検出回路の構成図、
第8図はCPUのメインフローチヤートを示す図、第9図
は入力波形とそれに伴う各部の動作を示すタイムチヤー
ト図、第10図は最大ピーク点直後のゼロクロス点検出時
の割り込み処理フローチヤートを示す図、第11図は最小
ピーク点直後のゼロクロス点検出時の割り込み処理フロ
ーチヤートを示す図、第12図は別の入力波形とそれに伴
う各部の動作を示すタイムチヤート図であり、第13図は
従来例のゼロクロス点検出による状態図である。 1……入力端子、4……最大ピーク検出回路、5……最
小ピーク検出回路、6……ゼロクロス点検出回路、7…
…カウンタ、8……周波数ROM、9……音源回路、10…
…サウンドシステム、14、15……フリツプフロツプ、10
0……CPU、101……最大時メモリ、102……最小時メモ
リ。
FIG. 1 is a diagram showing the overall circuit configuration of an embodiment of the present invention,
FIG. 2 is a diagram showing the cutoff frequency of the low-pass filter in FIG. 1, and FIG. 3 is a block diagram of the maximum peak detection circuit.
FIG. 4 is a diagram showing operation waveforms of respective parts of the maximum peak detection circuit and the minimum peak detection circuit, FIG. 5 is a circuit configuration diagram showing another example of the maximum peak detection circuit, and FIG. 6 is a diagram showing the minimum peak detection circuit. Configuration diagram, FIG. 7 is a configuration diagram of a zero-cross point detection circuit,
FIG. 8 is a diagram showing the main flow chart of the CPU, FIG. 9 is a time chart showing the input waveform and the operation of each part accompanying it, and FIG. 10 is an interrupt processing flow chart at the time of detecting a zero-cross point immediately after the maximum peak point. Fig. 11, Fig. 11 is a diagram showing an interrupt processing flow chart when a zero-cross point is detected immediately after the minimum peak point, and Fig. 12 is a time chart showing another input waveform and the operation of each part accompanying it, Fig. 13 [Fig. 6] is a state diagram by detecting a zero-cross point in a conventional example. 1 ... Input terminal, 4 ... Maximum peak detection circuit, 5 ... Minimum peak detection circuit, 6 ... Zero-cross point detection circuit, 7 ...
… Counter, 8… Frequency ROM, 9… Sound source circuit, 10…
… Sound system, 14, 15 …… Flip flop, 10
0 …… CPU, 101 …… Maximum memory, 102 …… Minimum memory.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力波形信号の波形の最大値と最小値を検
出する最大/最小値検出手段と、 前記波形のゼロクロス点を検出するゼロクロス点検出手
段と、 前記最大/最小値検出手段と、前記ゼロクロス点検出手
段と、の検出情報に基づき、 所定期間内に、少なくとも第1と第2の波形の最大値
(又は最小値)の検出直後のゼロクロス点と、第1の波
形の最小値(又は最大値)の検出直後のゼロクロス点
と、を抽出するピッチ抽出手段と、 を具備する入力波形信号制御装置であって、 前記ピッチ抽出手段は、第1の最大値(又は最小値)を
検出した直後のゼロクロス点aを始端として、第1の最
小値(又は最大値)を検出した直後のゼロクロス点bを
経て、第2の最大値(又は最小値)を検出した直後のゼ
ロクロス点cを終端とする、a−c間のピッチと、 第1の最小値(又は最大値)を検出した直後のゼロクロ
ス点dを始端として、第1の最大値(最小値)を検出し
た直後のゼロクロス点eを経て、 第2の最小値(又は最大値)を検出した直後のゼロクロ
ス点fを終端とする、d−f間のピッチと、 の少なくともいづれかを抽出することを特徴とする入力
波形信号制御装置。
1. A maximum / minimum value detecting means for detecting a maximum value and a minimum value of a waveform of an input waveform signal, a zero-cross point detecting means for detecting a zero-cross point of the waveform, and a maximum / minimum value detecting means. Based on the detection information of the zero-cross point detection means, at least a zero-cross point immediately after detection of the maximum value (or minimum value) of the first and second waveforms and a minimum value of the first waveform ( Or a maximum value) and a zero-crossing point immediately after detection, and an input waveform signal control device comprising: a pitch extraction means for detecting a first maximum value (or minimum value). Starting from the zero cross point a immediately after, the zero cross point b immediately after detecting the first minimum value (or maximum value) and the zero cross point c immediately after detecting the second maximum value (or minimum value) Termination, ac And the zero cross point e immediately after the first maximum value (minimum value) is detected starting from the zero cross point d immediately after the first minimum value (or maximum value) is detected, and the second minimum An input waveform signal control device characterized by extracting at least one of a pitch between d and f, which terminates at a zero-cross point f immediately after a value (or maximum value) is detected.
JP61283292A 1986-10-24 1986-11-28 Input waveform signal controller Expired - Fee Related JP2555551B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP61283292A JP2555551B2 (en) 1986-11-28 1986-11-28 Input waveform signal controller
EP19870115594 EP0264955B1 (en) 1986-10-24 1987-10-23 Apparatus for determining the pitch of a substantially periodic input signal
DE19873752185 DE3752185T2 (en) 1986-10-24 1987-10-23 Device for generating a musical tone signal according to an input waveform signal
DE19873784830 DE3784830T2 (en) 1986-10-24 1987-10-23 Device for determining the pitch of an essentially periodic input signal.
EP92105224A EP0493374B1 (en) 1986-10-24 1987-10-23 Apparatus for generating a musical tone signal in accordance with an input waveform signal
US07/478,759 US5018428A (en) 1986-10-24 1990-02-12 Electronic musical instrument in which musical tones are generated on the basis of pitches extracted from an input waveform signal
HK98104364A HK1005348A1 (en) 1986-10-24 1998-05-20 Apparatus for generating a musical tone signal in accordance with an input waveform signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61283292A JP2555551B2 (en) 1986-11-28 1986-11-28 Input waveform signal controller

Publications (2)

Publication Number Publication Date
JPS63136090A JPS63136090A (en) 1988-06-08
JP2555551B2 true JP2555551B2 (en) 1996-11-20

Family

ID=17663557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61283292A Expired - Fee Related JP2555551B2 (en) 1986-10-24 1986-11-28 Input waveform signal controller

Country Status (1)

Country Link
JP (1) JP2555551B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02176792A (en) * 1988-12-28 1990-07-09 Casio Comput Co Ltd Electronic stringed instrument

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897098A (en) * 1981-12-04 1983-06-09 松下電器産業株式会社 Time base converter for voice signal
JPS60168200A (en) * 1984-02-13 1985-08-31 松下電器産業株式会社 Pitch extractor
JPS60216393A (en) * 1984-04-12 1985-10-29 ソニー株式会社 Information processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897098A (en) * 1981-12-04 1983-06-09 松下電器産業株式会社 Time base converter for voice signal
JPS60168200A (en) * 1984-02-13 1985-08-31 松下電器産業株式会社 Pitch extractor
JPS60216393A (en) * 1984-04-12 1985-10-29 ソニー株式会社 Information processor

Also Published As

Publication number Publication date
JPS63136090A (en) 1988-06-08

Similar Documents

Publication Publication Date Title
US4117757A (en) Rectangular waveform signal reproducing circuit for electronic musical instruments
US4263520A (en) Signal detecting circuit for electronic musical instrument
JPH09127937A (en) Musical sound parameter control device
KR100189797B1 (en) Method for recognition of the start of a note in the case or percussion or plucked musical instrument
JP2555551B2 (en) Input waveform signal controller
JP2508035B2 (en) Input waveform signal controller
EP0264955B1 (en) Apparatus for determining the pitch of a substantially periodic input signal
JP2532424B2 (en) Waveform signal input controller
JPS63136088A (en) Input controller for electronic musical instrument
JP2792022B2 (en) Electronic musical instrument input control device
JP2581068B2 (en) Waveform signal controller
JP2605668B2 (en) Electronic string instrument
JPH0648556Y2 (en) Input control device for electronic musical instruments
JP2679042B2 (en) Input waveform signal controller
JPH0431599B2 (en)
JPH0782320B2 (en) Music control device
JPH0727512Y2 (en) Input control device for electronic musical instruments
JP2508044B2 (en) Electronic musical instrument input control device
JP2516070Y2 (en) Electronic musical instrument input control device
JPH083711B2 (en) Input waveform signal controller
JPS63106795A (en) Input controller for electronic musical instrument
JP2508692B2 (en) Input waveform signal controller
JP2765578B2 (en) Waveform signal controller
JPH07104666B2 (en) Pitch extractor
JPS63247796A (en) Input controller for electronic musical instrument

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees