JPS63138770A - Manufacture of schottky barrier type semiconductor device - Google Patents

Manufacture of schottky barrier type semiconductor device

Info

Publication number
JPS63138770A
JPS63138770A JP28548386A JP28548386A JPS63138770A JP S63138770 A JPS63138770 A JP S63138770A JP 28548386 A JP28548386 A JP 28548386A JP 28548386 A JP28548386 A JP 28548386A JP S63138770 A JPS63138770 A JP S63138770A
Authority
JP
Japan
Prior art keywords
film
opening
insulating film
type
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28548386A
Other languages
Japanese (ja)
Inventor
Yoshitaka Sasaki
芳高 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP28548386A priority Critical patent/JPS63138770A/en
Publication of JPS63138770A publication Critical patent/JPS63138770A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To form a guard ring easily without using a photoetching technique by a method wherein a material layer containing reverse conductive type impurities is formed on the insulating film formed on a substrate, and the insulating film is underetched. CONSTITUTION:When an oxide film 23 exposed in an aperture part 24a is etched using a p<+> type polycrystalline film 24 as a mask, the oxide film 23 is underetched, an aperture part, which is retreated from the aperture part 24a of the p<+> type polycrystalline silicon film 24, is formed on the oxide film 23. Then, a CVD-SiO2 film 25 is deposited. In this case, as the oxide film 23 is underetched, the CVD-SiO2 film is not formed on the above-mentioned part. Then, a guard ring 26 consisting of a p<+> type semiconductor layer is formed in a self-matching manner at a part located in the vicinity of the aperture on the p<+> type polycrystalline silicon film 25 by performing a heat treatment, As a result, the guard ring can be formed accurately in a self-matching manner without increasing the number of photetching processes.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体と金属との接触による表面障壁を利用し
たショットキバリア形半導体装置の製造方法に関するも
ので、特にフォトエツチング処理の回数を減らす技術に
関するものである。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a method for manufacturing a Schottky barrier type semiconductor device that utilizes a surface barrier created by contact between a semiconductor and a metal, and in particular relates to a technique for reducing the number of photoetching processes. It is related to.

(従来の技術) 従来、一導電型の半導体基体の主面に開口部を有する絶
縁膜を形成し、この開口部を覆うように絶縁膜上にバリ
ヤメタルを形成したショットキバリア形半導体装置は既
知である。
(Prior Art) A Schottky barrier type semiconductor device is conventionally known in which an insulating film having an opening is formed on the main surface of a semiconductor substrate of one conductivity type, and a barrier metal is formed on the insulating film to cover the opening. be.

第4図はショットキバリア形半導体装置の一種である従
来のショットキバリア形ダイオードの構成を示す断面図
である。n型不純物である砒素を高濃度にドープしたn
゛梨型シリコン基板l上比抵抗が0.5〜1Ω・備のn
型エピタキシャル層2が5〜7μmの厚さに堆積され、
このエピタキシャル層の表面には5000〜8000人
の厚いシリコン酸化膜3が熱酸化により形成されている
。このシリコン酸化膜3をフォトエツチング技術によっ
て選択的に除去し、周縁にテーパーが付けられた開口部
3aが活性領域の位置に形成されている。この開口部を
覆うようにシリコン酸化膜3上にはモリブデン等のバリ
ヤメタル膜4が、例えば2000人程度0厚さに形成さ
れており、さらにその上にアルミニウム膜5が約8μm
の厚さに形成され、さらにこのアルミニウム膜上にはワ
イヤ6がボンディングされている。またn゛型シリコン
基板1の裏面には裏面電極7が形成されている。
FIG. 4 is a sectional view showing the structure of a conventional Schottky barrier diode, which is a type of Schottky barrier semiconductor device. n doped with arsenic, an n-type impurity, at a high concentration
The specific resistance on the pear-shaped silicon substrate is 0.5 to 1Ω.
A type epitaxial layer 2 is deposited to a thickness of 5-7 μm;
A thick silicon oxide film 3 of 5,000 to 8,000 layers is formed on the surface of this epitaxial layer by thermal oxidation. This silicon oxide film 3 is selectively removed by photoetching, and an opening 3a having a tapered periphery is formed at the active region. A barrier metal film 4 made of molybdenum or the like is formed on the silicon oxide film 3 to cover this opening, for example, to a thickness of approximately 2,000 mm, and an aluminum film 5 is further formed on the silicon oxide film 3 to a thickness of approximately 8 μm.
Further, a wire 6 is bonded onto this aluminum film. Further, a back electrode 7 is formed on the back surface of the n-type silicon substrate 1.

(発明が解決しようとする問題点) 上述した従来のショットキバリア形ダイオードにおいて
は絶縁膜3の開口部3aの周縁にテーパ一部を形成する
ことにより絶縁膜直下の電界集中を緩和することで逆方
向の耐圧を高めているが、このテーパー角は十分に小さ
くすることは難しいので耐圧を十分に高くすることがで
きない欠点がある。また、n型エピタキシャル層2の表
面に熱酸化により厚いシリコン酸化膜3が形成されてい
るが、この酸化処理中にシリコン半導体基体1. 2に
種々の欠陥が導入される。一般にこのような欠陥は酸化
導入欠陥(Oxidation Induced St
ackingFault)と呼ばれており、これにより
ディスロゲーションやスクッキングホールドが生じ、半
導体基体とバリヤメタルとで形成されるショットキ障壁
が小さくなったり、界面準位が大きくなるために電気的
特性が影響を受は逆方向電圧が低くなったり、変動して
しまう欠点がある。
(Problems to be Solved by the Invention) In the conventional Schottky barrier diode described above, by forming a part of the taper at the periphery of the opening 3a of the insulating film 3, the electric field concentration directly under the insulating film is alleviated. Although the pressure resistance in this direction is increased, it is difficult to make this taper angle sufficiently small, so there is a drawback that the pressure resistance cannot be made sufficiently high. Further, a thick silicon oxide film 3 is formed on the surface of the n-type epitaxial layer 2 by thermal oxidation, and during this oxidation process, the silicon semiconductor substrate 1. 2, various defects are introduced. Generally, such defects are called oxidation induced defects.
This causes disrogation and scooking hold, which reduces the Schottky barrier formed between the semiconductor substrate and the barrier metal, and increases the interface state, which affects electrical characteristics. The disadvantage of the receiver is that the reverse voltage may be low or fluctuate.

上述したように、絶縁膜開口部のエツジでの電界集中を
無くすために、絶縁膜開口部の周縁にテーパ一部を設け
、このテーパ一部上に設けである金属膜のフィールドプ
レートと絶縁膜のテーパ一部とでエツジにおける電界集
中を少なくし、逆方向の電圧を高めている。しかしなが
ら、アバランシェブレークダウンした後、特に大電流が
流れた場合、逆方向電圧が段々小さくなっていく、いわ
ゆるポジティブクリープ現象が生じ、逆方向電圧の値が
小さくなってしまう欠点がある。これは、前にも述べた
ように絶縁膜を形成する際に半導体基体の表面に発生す
る結晶欠陥によるものや、バリヤメタルや電極金属膜を
形成する際のストレスや蒸着ダメージによるものと、あ
るいは電界集中が絶縁膜開口部の周縁で生じないように
テーパーを付けているが、これが完全ではなく、特にア
バランシェブレークダウン後に電界の加わり方が変わっ
て逆方向電圧が変動することが考えられる。
As mentioned above, in order to eliminate electric field concentration at the edge of the insulating film opening, a part of the taper is provided at the periphery of the insulating film opening, and the metal field plate and the insulating film are provided on the tapered part. A portion of the taper reduces the electric field concentration at the edge and increases the voltage in the reverse direction. However, after avalanche breakdown, particularly when a large current flows, a so-called positive creep phenomenon occurs in which the reverse voltage gradually decreases, resulting in a decrease in the value of the reverse voltage. As mentioned earlier, this may be due to crystal defects that occur on the surface of the semiconductor substrate when forming an insulating film, stress or deposition damage when forming a barrier metal or electrode metal film, or due to electric field. Although the taper is provided to prevent concentration from occurring at the periphery of the insulating film opening, this is not perfect, and it is conceivable that the reverse voltage may fluctuate due to changes in the way the electric field is applied, especially after avalanche breakdown.

また、上述した結晶欠陥の影響や蒸着によるダメージを
解決する他の従来例として酸化膜開口縁に沿ってガード
リングを形成し、併せて耐圧の向上を図るようにしたも
のも知られている。
Furthermore, as another conventional example for solving the above-mentioned effects of crystal defects and damage caused by vapor deposition, there is also known a method in which a guard ring is formed along the edge of the oxide film opening to improve the breakdown voltage.

第5図は従来のガードリングを有するショットキバリア
形ダイオードの製造工程における構造を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing the structure of a conventional Schottky barrier diode having a guard ring during the manufacturing process.

例えば砒素等のn型不純物を高濃度にドープしたnI型
シリコン基板11の上に比抵抗が0.5〜2.0Ω−1
程のn型半導体層12を、例えば6〜12μmの厚さに
エピタキシャル成長させ、この表面に約1000人の薄
い酸化膜13を一様に形成した様子を第5図(8)に示
す。
For example, a specific resistance of 0.5 to 2.0 Ω−1 is formed on an nI type silicon substrate 11 doped with n type impurities such as arsenic at a high concentration.
The n-type semiconductor layer 12 is epitaxially grown to a thickness of, for example, 6 to 12 μm, and a thin oxide film 13 of about 1000 layers is uniformly formed on the surface of the n-type semiconductor layer 12, as shown in FIG. 5(8).

次にフォトエツチング技術を用いるイオン注入によって
p0型型半体層14を、後に活性領域となる部分を囲む
ように形成した後、再び5000人の厚い酸化膜15を
一様に形成した様子を第5図(blに示す。
Next, a p0 type half layer 14 was formed by ion implantation using photoetching technology so as to surround the part that would later become the active region, and then a 5,000 thick oxide film 15 was uniformly formed again. Figure 5 (shown in bl.

次に、活性領域の上方の酸化膜15をフォトエツチング
技術を用いて選択的にエツチングして開口部15aを形
成した様子を第5図(C1に示す。
Next, the oxide film 15 above the active region is selectively etched using a photoetching technique to form an opening 15a, as shown in FIG. 5 (C1).

次に、この上に、例えばモリブデン等の高融点金属より
成るバリアメタル膜16を約2000〜3000人の厚
さに形成し、さらにその上にアルミニウム等の金属電極
膜17を約5〜10μmの厚さに形成するとともにn゛
型基板11の裏面に裏面電極膜18を形成してショット
キバリア形ダイオードを完成した様子を第5図(d)に
示す。
Next, a barrier metal film 16 made of a high melting point metal such as molybdenum is formed on this to a thickness of about 2000 to 3000 μm, and a metal electrode film 17 made of aluminum or the like is further formed on it to a thickness of about 5 to 10 μm. FIG. 5(d) shows how a Schottky barrier diode is completed by forming the back electrode film 18 on the back surface of the n-type substrate 11.

このような従来の装置では、p゛型型厚導体層14り成
るガードリングを形成するためのフォトエツチング処理
が1口金分に必要となり、製造工程が面倒となり、歩留
りも悪くなり、コストアップとなる欠点がある。また、
酸化膜15の開口部15aの断差が大きいため、この部
分でモリブデン等の高融点金属より成るバリアメタル膜
16に強いストレスが生じ、その結果として特性劣化が
生じたり、クランク等の断線が生じ、このクランクを介
して上側の金属電極膜17と半導体基体とが接触するよ
うになり、信頼性が低下することがしばしばあった。さ
らに、ICの場合には、位置合わせのための余裕を設け
る必要があり、微細化が制限される欠点があった。
In such a conventional device, a photo-etching process is required for each cap to form a guard ring made of the p-type thick conductor layer 14, which complicates the manufacturing process, lowers the yield, and increases costs. There is a drawback. Also,
Since the difference between the openings 15a of the oxide film 15 is large, strong stress is generated in the barrier metal film 16 made of a high melting point metal such as molybdenum in this part, resulting in deterioration of characteristics and disconnection of cranks, etc. , the upper metal electrode film 17 and the semiconductor substrate came into contact through this crank, and reliability often deteriorated. Furthermore, in the case of an IC, it is necessary to provide a margin for alignment, which has the drawback of limiting miniaturization.

したがって、本発明の目的は、上述したガードリングを
フォトエツチング技術を用いることなく簡単に形成する
ことができるとともにガードリングを自己整合的に正確
に形成することができ、しかも酸化膜の開口部を滑らか
とすることによってバリアメタルに強いストレスが生ず
るのを緩和し、素子特性を向上することができるととも
に信頼性も向上することができるショットキバリア形半
導体装置の製造方法を提供しようとするものである。
Therefore, an object of the present invention is to be able to easily form the above-mentioned guard ring without using photo-etching technology, to form the guard ring accurately in a self-aligned manner, and to form an opening in the oxide film. The purpose of the present invention is to provide a method for manufacturing a Schottky barrier type semiconductor device, which can alleviate strong stress on the barrier metal by making it smooth, improve device characteristics, and improve reliability. .

(問題点を解決するための手段および作用)本発明は、
素子特性を向上するためのガードリングを有するショッ
トキバリア形半導体装置を製造するに当たり、一導電型
の半導体基体の表面に絶縁膜を形成する工程と、この絶
縁膜の上に、逆導電型の不純物を含む材料層を形成する
工程と、この材料層をパターニングして開口を形成する
工程と、この材料層にあけた開口をマスクとして前記絶
縁膜をアンダーエツチングして前記開口よりも後退した
開口部を絶縁膜に形成する工程と、前記材料層から、前
記半導体基体へ逆導電型の不純物を拡散して、前記開口
部に沿って逆導電型の半導体層より成るガードリングを
形成する工程と、前記材料層および開口部によって囲ま
れる半導体基体表面にバリアメタル膜を形成する工程と
を具えることを特徴とするものである。
(Means and effects for solving the problems) The present invention has the following features:
In manufacturing a Schottky barrier type semiconductor device having a guard ring to improve device characteristics, there is a step of forming an insulating film on the surface of a semiconductor substrate of one conductivity type, and an impurity of the opposite conductivity type is formed on this insulating film. a step of forming an aperture by patterning this material layer; and a step of under-etching the insulating film using the aperture made in the material layer as a mask to form an aperture set back from the aperture. forming a guard ring made of a semiconductor layer of an opposite conductivity type along the opening by diffusing an impurity of an opposite conductivity type from the material layer into the semiconductor substrate; The method is characterized by comprising a step of forming a barrier metal film on the surface of the semiconductor substrate surrounded by the material layer and the opening.

上述した本発明の方法によれば、一導電型の半導体基体
上に形成した絶縁膜の上に、逆導電型の不純物を含む材
料層、例えば多結晶シリコン層を形成し、絶縁膜をアン
ダーエツチングすることによってその開口部に沿って半
導体基体と多結晶シリコン層とを対向させ、熱処理を施
して多結晶シリコンから逆導電型の不純物を半導体基体
中に拡散させてガードリングを自己整合的に形成するも
のであるから、1回のフォトエツチング処理で絶縁膜の
開口部とガードリングとを形成でき、製造工程が簡単と
なる。
According to the method of the present invention described above, a material layer containing impurities of the opposite conductivity type, such as a polycrystalline silicon layer, is formed on an insulating film formed on a semiconductor substrate of one conductivity type, and the insulating film is under-etched. By doing so, the semiconductor substrate and the polycrystalline silicon layer are made to face each other along the opening, and heat treatment is performed to diffuse impurities of opposite conductivity type from the polycrystalline silicon into the semiconductor substrate to form a guard ring in a self-aligned manner. Therefore, the opening of the insulating film and the guard ring can be formed in one photoetching process, which simplifies the manufacturing process.

また、本発明の好適実施例では絶縁膜をアンダーエツチ
ングした後、CvローSiO□のような酸化膜を表面に
形成してから熱処理を行なってガードリングを形成し、
その後酸化膜を異方性エツチングして絶縁膜の開口部の
壁に清らなサイドウオールを形成した後、バリアメタル
膜を形成する。このような場合には、絶縁膜の開口部に
は滑らかな酸化膜より成るサイドウオールが形成されて
いるためその上に形成されるバリアメタル膜に強いスト
レスが生ずることがなくなり、素子特性および信頼性が
向上することになる。
Further, in a preferred embodiment of the present invention, after under-etching the insulating film, an oxide film such as Cv low SiO□ is formed on the surface, and then heat treatment is performed to form a guard ring.
Thereafter, the oxide film is anisotropically etched to form a clean sidewall on the wall of the opening in the insulating film, and then a barrier metal film is formed. In such a case, since a sidewall made of a smooth oxide film is formed at the opening in the insulating film, strong stress will not be generated on the barrier metal film formed on it, improving device characteristics and reliability. This will improve your sexuality.

(実施例) 第1図(a)〜(f)は本発明の製造方法によってショ
ットキバリア形ダイオードを製造する際の順次の工程に
おける構造を示す断面図である。
(Example) FIGS. 1(a) to 1(f) are cross-sectional views showing the structure in successive steps in manufacturing a Schottky barrier diode by the manufacturing method of the present invention.

先ず、n型不純物を高濃度で含むn゛゛シリコン基板2
1上に、比抵抗が1〜2Ω−1で、厚さが6〜10μm
のn型シリコンエピタキシャル層22を形成してnオン
n゛構造のn型半導体基体を構成した様子を第1図(a
lに示す。
First, an n゛゛silicon substrate 2 containing a high concentration of n-type impurities is prepared.
1, with a specific resistance of 1 to 2 Ω-1 and a thickness of 6 to 10 μm
FIG.
Shown in l.

次に、n型エピタキシャル層22上に約1000〜20
00人の厚さのシリコン酸化膜23を形成し、さらにそ
の上に約7000人の厚さの多結晶シリコン膜24を形
成した様子を第1図(b)に示す。この多結晶シリコン
膜24にはp型不純物、例えば硼素を高濃度でドープす
る。
Next, about 1,000 to 20
FIG. 1B shows a silicon oxide film 23 having a thickness of about 7,000 wafers and a polycrystalline silicon film 24 having a thickness of about 7,000 wafers formed thereon. This polycrystalline silicon film 24 is doped with a p-type impurity, such as boron, at a high concentration.

次に、フォトエツチング技術を用い、活性領域上方のp
゛型多結晶シリコン膜24を選択的にエフアンダして開
口を形成した様子を第1図(b)に示す。
Next, photoetching technology is used to remove the p-p layer above the active region.
FIG. 1(b) shows how the ``type polycrystalline silicon film 24 is selectively under-under to form an opening.

この開口を規定する開口部を符号24aで示す。The opening that defines this opening is indicated by the reference numeral 24a.

次に開口内に露出した酸化膜23を、p+型多結晶シリ
コン膜24をマスクとしてエツチングする。
Next, the oxide film 23 exposed in the opening is etched using the p+ type polycrystalline silicon film 24 as a mask.

この際、酸化膜23は第1図(C)に示すようにアンダ
ーエツチングされ、p9型多結晶シリコン膜24の開口
部24aよりも後退した開口部を有することになる。
At this time, the oxide film 23 is underetched as shown in FIG. 1(C), and has an opening recessed from the opening 24a of the p9 type polycrystalline silicon film 24.

次に、CVD−5iO2膜25を約3000〜5000
人の厚さに堆積した様子を第1図(d)に示す。この場
合、酸化膜23はアンダーエツチングされているので、
開口部近傍のp゛型多結晶シリコン膜24とn型エピタ
キシャル層22の表面とは直接対向しており、この部分
にはCVD−5in、膜は形成されない。
Next, the CVD-5iO2 film 25 is
Figure 1(d) shows how the particles are deposited to the thickness of a person. In this case, since the oxide film 23 is under-etched,
The p'-type polycrystalline silicon film 24 near the opening and the surface of the n-type epitaxial layer 22 directly oppose each other, and no CVD-5in film is formed in this portion.

次に、熱処理を施して、p゛型多結晶シリコン膜25の
開口近傍において、p型不純物である硼素をn型エピタ
キシャル層22の表面へ拡散させ、p゛型半導体層より
なるガードリング26を自己整合的に形成し、さらにC
CVD−5in膜25を異方性エツチングした様子を第
1図(e)に示す。本例では、さらにCVD−5iO□
膜をエツチングする前に熱処理を施してn型エピタキシ
ャル層22とp゛型多結晶シリコン膜24との間の空間
にシリコン酸化物を形成するので酸化膜23と連続した
CVD−5in、膜のサイドウオール25aがp゛型多
結晶シリコン膜24の開口部24aの壁に形成されるこ
とになる。しかし、このような酸化処理を省き、エピタ
キシャル層22と多結晶シリコン膜24との間に開口部
に沿って空隙を形成したままとしてもよい。
Next, heat treatment is performed to diffuse boron, which is a p-type impurity, to the surface of the n-type epitaxial layer 22 near the opening of the p-type polycrystalline silicon film 25, thereby forming a guard ring 26 made of a p-type semiconductor layer. formed in a self-consistent manner, and further C
FIG. 1(e) shows how the CVD-5in film 25 is anisotropically etched. In this example, further CVD-5iO□
Before etching the film, heat treatment is performed to form silicon oxide in the space between the n-type epitaxial layer 22 and the p-type polycrystalline silicon film 24. A wall 25a is formed on the wall of the opening 24a of the p'-type polycrystalline silicon film 24. However, such oxidation treatment may be omitted and a gap may be left between the epitaxial layer 22 and the polycrystalline silicon film 24 along the opening.

次に、MOl Nl + Cr+ P t+ Tt等の
高融点金属より成るバリアメタル膜26を約2000〜
4000人の厚さに形成し、さらにその上にAI等の金
属電極膜27を約5〜10μmの厚さに形成し、n0型
シリコン基板21の裏面にAI等の裏面電極膜28を形
成してショットキバリア形ダイオードを完成した様子を
第1図(r)に示す。
Next, a barrier metal film 26 made of a high melting point metal such as MOl Nl + Cr + P t + Tt is deposited at a thickness of about 2,000 to
A metal electrode film 27 made of AI or the like is formed thereon to a thickness of about 5 to 10 μm, and a back electrode film 28 made of AI or the like is formed on the back surface of the n0 type silicon substrate 21. The completed Schottky barrier diode is shown in Fig. 1(r).

上述したように、本実施例では多結晶シリコン膜24に
ドープしたp型不純物を酸化膜23をアンダーエツチン
グして形成される空間を経てn導電型の半導体基体21
.22の表面に拡散させてp゛型半導体層より成るガー
ドリング26を形成するものであるから、フォトエツチ
ング処理の回数を増やすことなくガードリングを自己整
合的に正確に形成することができる。また、ICにおい
ては、位置合わせのための余裕を設ける必要がないので
、微細化を図ることができる。また、多結晶シリコン膜
24の開口部24aの壁にはCCVD−5in膜より成
る滑らかなサイドウオール25aが形成されているため
、その上に形成されるバリアメタル膜27が剥がれたり
、断線したりすることがなく、素子特性を向上すること
ができるとともに信頼性を改善することができる。
As described above, in this embodiment, the p-type impurity doped into the polycrystalline silicon film 24 is passed through the space formed by under-etching the oxide film 23 to form the n-conductivity type semiconductor substrate 21.
.. Since the guard ring 26 made of the p-type semiconductor layer is formed by diffusing it onto the surface of the p-type semiconductor layer 22, the guard ring can be accurately formed in a self-aligned manner without increasing the number of photo-etching processes. Furthermore, since there is no need to provide an allowance for positioning in the IC, miniaturization can be achieved. Furthermore, since a smooth sidewall 25a made of a CCVD-5in film is formed on the wall of the opening 24a of the polycrystalline silicon film 24, the barrier metal film 27 formed thereon may peel off or break. It is possible to improve device characteristics and reliability without causing any damage.

(発明の効果) 上述した本発明によれば、酸化膜開口部の周縁に沿って
p゛型半導体層より成るガードリング26が形成されて
いるため、半導体基体21.22の表面に酸化工程中に
誘起されるO5Fが存在していても耐圧の変動や低下が
軽減され、また酸化膜開口部での電界の集中も抑えられ
るので耐圧が高く、信頼性の高いショットキバリア形半
導体装置が得られる。しかも、このp゛型半導体層より
成るガードリングはフォトエツチング工程を増加するこ
となく、自己整合的に酸化膜の開口部に沿って正確に形
成することができるので、生産性の著しい向上を図るこ
とができる。また、酸化膜の開口部には滑らかなサイド
ウオール25aが形成されるのでその上に形成されるバ
リアメタル膜27に強いストレスが加わることはなくな
り、クラフクや断線が生ずることもなく、信頼性が向上
することになる。
(Effects of the Invention) According to the present invention described above, since the guard ring 26 made of the p-type semiconductor layer is formed along the periphery of the oxide film opening, the surface of the semiconductor substrate 21, 22 is exposed during the oxidation process. Even in the presence of O5F induced by . Moreover, the guard ring made of this p-type semiconductor layer can be formed precisely along the opening of the oxide film in a self-aligned manner without increasing the photo-etching process, resulting in a significant improvement in productivity. be able to. In addition, since a smooth sidewall 25a is formed at the opening of the oxide film, strong stress is not applied to the barrier metal film 27 formed thereon, and cracks and disconnections do not occur, improving reliability. It will improve.

さらに、半導体基体の不純濃度を変えることによって1
00 V、 150 Vさらにはそれ以上の耐圧を有す
る素子を製造することも可能となる。
Furthermore, by changing the impurity concentration of the semiconductor substrate, 1
It is also possible to manufacture elements having a breakdown voltage of 00 V, 150 V, or even higher.

第2図は本発明の方法によって製造したショットキバリ
ア形ダイオードの逆方向電圧特性を示し、第3図は第4
図に示す従来の方法で造ったショットキバリア形ダイオ
ードの逆方向電圧特性を示すものである。これらの特性
曲線を比較すると明らかなように、本発明の方がハード
なアバランシェブレークダウンとなっている。すなわち
、電流値の大小に拘らず、逆電圧が等しく、リーク電流
が少ない理想的な特性が得られている。
FIG. 2 shows the reverse voltage characteristics of the Schottky barrier diode manufactured by the method of the present invention, and FIG.
This figure shows the reverse voltage characteristics of the Schottky barrier diode manufactured by the conventional method shown in the figure. As is clear from comparing these characteristic curves, the present invention has a harder avalanche breakdown. In other words, ideal characteristics such as equal reverse voltage and low leakage current are obtained regardless of the magnitude of the current value.

さらに、本発明においては、半導体基体21.22の表
面に形成した酸化膜23のアンダーエツチング量をコン
トロールすることによりガードリング26の幅を調整す
ることができ、この幅を正確に狭くすることができるの
で、集積回路においては微細化が可能となる。また、位
置合わせのための余裕を設ける必要がないので、さらに
微細化を図ることができる。
Furthermore, in the present invention, the width of the guard ring 26 can be adjusted by controlling the amount of underetching of the oxide film 23 formed on the surface of the semiconductor substrate 21, 22, and this width can be narrowed accurately. This makes it possible to miniaturize integrated circuits. Further, since there is no need to provide a margin for alignment, further miniaturization can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(f)は本発明の方法によってショット
キバリア形ダイオードを製造する順次の工程における構
造を示す断面図、 第2図および第3図は本発明の方法で造ったショットキ
バリア形ダイオードと従来のショットキバリア形ダイオ
ードの逆電圧特性を示すグラフ、第4図は従来の代表的
ショットキバリア形ダイオードの構造を示す断面図、 第5図(a)〜(d+はガードリングををするショット
キバリア形ダイオードを製造する従来の方法を説明する
ための断面図である。 21・・・n゛型半導体基板 22・・・n型エピタキ
シャル層23・・・酸化膜(絶縁膜) 24・・・p0型多結晶シリコン膜(材料層)25−C
VD−5iOg1!26・・・ガードリング27・・・
バリアメタル膜  28・・・金属電極膜29・・・裏
面電極膜 特 許 出 願 人   ティーディーケイ株式会社第
1図 第1図 第2図    第3図 第4図 7Z 第5図
FIGS. 1(a) to (f) are cross-sectional views showing the structure of a Schottky barrier diode manufactured by the method of the present invention in sequential steps. FIGS. 2 and 3 are sectional views of a Schottky barrier diode manufactured by the method of the present invention. A graph showing the reverse voltage characteristics of a conventional Schottky barrier diode and a conventional Schottky barrier diode. Figure 4 is a cross-sectional view showing the structure of a typical conventional Schottky barrier diode. 21 is a cross-sectional view for explaining a conventional method for manufacturing a Schottky barrier diode. 21... n'-type semiconductor substrate 22... n-type epitaxial layer 23... oxide film (insulating film) 24. ...p0 type polycrystalline silicon film (material layer) 25-C
VD-5iOg1!26... Guard ring 27...
Barrier metal film 28... Metal electrode film 29... Back electrode film Patent applicant TDC Co., Ltd. Figure 1 Figure 1 Figure 2 Figure 3 Figure 4 Figure 7Z Figure 5

Claims (1)

【特許請求の範囲】 1、一導電型の半導体基体の表面に絶縁膜を形成する工
程と、 この絶縁膜の上に、逆導電型の不純物を含む材料層を形
成する工程と、 この材料層をパターニングして開口を形成する工程と、 この材料層にあけた開口をマスクとして前記絶縁膜をア
ンダーエッチングして前記開口よりも後退した開口部を
絶縁膜に形成する工程と、 前記材料層から、前記半導体基体へ逆導電型の不純物を
拡散して、前記開口部に沿って逆導電型の半導体層より
成るガードリングを形成する工程と、 前記材料層および開口部によって囲まれる 半導体基体表面にバリアメタル膜を形成する工程とを具
えることを特徴とするショットキバリア形半導体装置の
製造方法。 2、前記絶縁膜をアンダーエッチングした後、酸化層を
形成し、その後前記材料層から逆導電型の不純物の拡散
を行ない、さらに前記酸化膜を異方性エッチングして絶
縁膜の開口部の壁に滑らかなサイドウォールを形成する
ことを特徴とする特許請求の範囲1記載のショットキバ
リア形半導体装置の製造方法。
[Claims] 1. A step of forming an insulating film on the surface of a semiconductor substrate of one conductivity type; A step of forming a material layer containing impurities of an opposite conductivity type on this insulating film; and this material layer. forming an opening by patterning the material layer; under-etching the insulating film using the opening made in the material layer as a mask to form an opening in the insulating film that is set back from the opening; , diffusing impurities of opposite conductivity type into the semiconductor substrate to form a guard ring made of a semiconductor layer of opposite conductivity type along the opening; 1. A method for manufacturing a Schottky barrier type semiconductor device, comprising the step of forming a barrier metal film. 2. After under-etching the insulating film, an oxide layer is formed, and then impurities of opposite conductivity type are diffused from the material layer, and the oxide film is anisotropically etched to form the walls of the opening in the insulating film. 2. The method of manufacturing a Schottky barrier type semiconductor device according to claim 1, wherein smooth sidewalls are formed on the semiconductor device.
JP28548386A 1986-11-29 1986-11-29 Manufacture of schottky barrier type semiconductor device Pending JPS63138770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28548386A JPS63138770A (en) 1986-11-29 1986-11-29 Manufacture of schottky barrier type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28548386A JPS63138770A (en) 1986-11-29 1986-11-29 Manufacture of schottky barrier type semiconductor device

Publications (1)

Publication Number Publication Date
JPS63138770A true JPS63138770A (en) 1988-06-10

Family

ID=17692102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28548386A Pending JPS63138770A (en) 1986-11-29 1986-11-29 Manufacture of schottky barrier type semiconductor device

Country Status (1)

Country Link
JP (1) JPS63138770A (en)

Similar Documents

Publication Publication Date Title
EP0550770B1 (en) Method of producing vertical mosfets
US4072975A (en) Insulated gate field effect transistor
EP0663698A1 (en) Semiconductor device and its manufacture
JPH03222336A (en) Manufacture of semiconductor device
US4631568A (en) Bipolar transistor construction
US4713355A (en) Bipolar transistor construction
JPS63138770A (en) Manufacture of schottky barrier type semiconductor device
JPS63138771A (en) Schottky barrier type semiconductor device and manufacture thereof
JPH06216369A (en) Improved manufacturing process of schottky barrier diode relating to single polybipolar process improved
KR100365878B1 (en) Semiconductor integrated circuit device
JPS63138772A (en) Schottky barrier type semiconductor device and manufacture thereof
JP2871216B2 (en) Method for manufacturing semiconductor device
JP4826036B2 (en) Manufacturing method of semiconductor device
JPS63138768A (en) Manufacture of schottky barrier type semiconductor device
KR100192981B1 (en) Bipolar transistor and method of manufacturing the same
JPS63138769A (en) Manufacture of schottky barrier type semiconductor device
JP2003163351A (en) Insulated-gate semiconductor device and method of manufacturing the same
JPH0377376A (en) Manufacture of semiconductor device
KR100264519B1 (en) Method for fabricating bipolar transistor
KR940003292Y1 (en) Oxide semiconductor device with w layer
KR0148699B1 (en) Semiconductor device
JPH06244408A (en) Manufacture of bi-directional semiconductor device
JPH07120788B2 (en) Planar semiconductor device
KR100272577B1 (en) Method for fabricating bipolar transistor
JPH06224208A (en) Manufacture of semiconductor device