JPS63138771A - Schottky barrier type semiconductor device and manufacture thereof - Google Patents

Schottky barrier type semiconductor device and manufacture thereof

Info

Publication number
JPS63138771A
JPS63138771A JP28548486A JP28548486A JPS63138771A JP S63138771 A JPS63138771 A JP S63138771A JP 28548486 A JP28548486 A JP 28548486A JP 28548486 A JP28548486 A JP 28548486A JP S63138771 A JPS63138771 A JP S63138771A
Authority
JP
Japan
Prior art keywords
opening
material layer
film
type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28548486A
Other languages
Japanese (ja)
Inventor
Yoshitaka Sasaki
芳高 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP28548486A priority Critical patent/JPS63138771A/en
Publication of JPS63138771A publication Critical patent/JPS63138771A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To assure stable voltage in direction and withstand voltage by a method wherein a smooth sidewall is formed on the wall of an opening in material layer to form a barrier metal film on the surface of a semiconductor substrate encircled by the sidewall as well as the surface of material layer. CONSTITUTION:An oxide film exposed to an opening is underetched using a p<+>type polycrystalline silicon film 24 as a mask. First, another polycrystalline silicon film 25 deposited on overall surface is anisotropically etched to form a sidewall 25a drawing the smooth contours on the wall of opening 24a of p<+>type polycrystalline silicon film 24. Second, p type impurity is diffused from the part of p<+>type polycrystalline silicon film 24 extending more inwardly than the oxide film 23 to the surface of an n type epitaxial layer 22 to form a guard ring 26. Finally, a barrier metal film 27 is deposited on overall surface. Through these procedures, the barrier metal film 27 can avoid a step disconnection or an exfoliation to assure stable voltage Vf in a forward direction and the withstand voltage.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体と金属との接触による表面障壁を利用し
たショットキバリア形半導体装置およびその製造方法に
関するもので、特に素子特性の改善技術と製造方法の簡
略化技術に関するものである。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a Schottky barrier type semiconductor device that utilizes a surface barrier created by contact between a semiconductor and a metal, and a method for manufacturing the same, and particularly relates to a technology for improving device characteristics and a method for manufacturing the same. This invention relates to a technique for simplifying the method.

(従来の技術) 従来、一導電型の半導体基体の主面に開口部を有する絶
縁膜を形成し、この開口部を覆うように絶縁膜上にバリ
アメタルを形成したショットキバリア形半導体装置は既
知である。
(Prior art) Schottky barrier type semiconductor devices are known in which an insulating film having an opening is formed on the main surface of a semiconductor substrate of one conductivity type, and a barrier metal is formed on the insulating film to cover the opening. It is.

第5図はショットキバリア形半導体装置の一種である従
来のショットキバリア形ダイオードの構成を示す断面図
である。n型不純物である砒素を高濃度にドープしたn
゛型シリコン基板1上に比抵抗が0.5〜1Ω・値のn
型エピタキシャル層2が5〜7μmの厚さに堆積され、
このエピタキシャル層の表面には5000〜8000人
の厚いシリコン酸化膜3が熱酸化により形成されている
。このシリコン酸化膜3をフォトエツチング技術によっ
て選択的に除去し、周縁にテーパーが付けられた開口部
3aが活性領域の位置に形成されている。この開口部を
覆うようにシリコン酸化膜3上にはモリブデン等のバリ
アメタル膜4が、例えば2000人程度O4さに形成さ
れており、さらにその上にアルミニウム膜5が約8μI
の厚さに形成され、さらにこのアルミニウム膜上にはワ
イヤ6がボンディングされている。またn1型シリコン
基板1の裏面には裏面電極7が形成されている。
FIG. 5 is a sectional view showing the structure of a conventional Schottky barrier diode, which is a type of Schottky barrier semiconductor device. n doped with arsenic, an n-type impurity, at a high concentration
n with a specific resistance of 0.5 to 1 Ω on the ゛-type silicon substrate 1.
A type epitaxial layer 2 is deposited to a thickness of 5-7 μm;
A thick silicon oxide film 3 of 5,000 to 8,000 layers is formed on the surface of this epitaxial layer by thermal oxidation. This silicon oxide film 3 is selectively removed by photoetching, and an opening 3a having a tapered periphery is formed at the active region. A barrier metal film 4 made of molybdenum or the like is formed on the silicon oxide film 3 to cover this opening, and an aluminum film 5 is further formed on the silicon oxide film 3 at a thickness of about 8μI.
Further, a wire 6 is bonded onto this aluminum film. Further, a back electrode 7 is formed on the back surface of the n1 type silicon substrate 1.

(発明が解決しようとする問題点) 上述した従来のショソキトバリ7形ダイオードにおいて
は絶縁膜3の開口部3aの周縁にテーパ一部を形成する
ことにより絶縁膜直下の電界集中を緩和することで逆方
向の耐圧を高めているが、このテーパー角は十分に小さ
くすることは難しいので耐圧を十分に高くすることがで
きない欠点がある。また、n型エピタキシャル層2の表
面に熱酸化により厚いシリコン酸化膜3が形成されてい
るが、この酸化処理中にシリコン半導体基体1.2に種
々の欠陥が導入される。一般にこのような欠陥は酸化導
入欠陥(Oxidation Induced Sta
ckingFault)と呼ばれており、これによりデ
ィスロケーションやスクッキングホールドが生じ、半導
体基体とバリアメタルとで形成されるショットキ障壁が
小さくなったり、界面準位が大きくなるために電気的特
性が影響を受は逆方向電圧が低くなったり、変動してし
まう欠点がある。
(Problems to be Solved by the Invention) In the conventional Shosokitovari 7 type diode described above, by forming a tapered portion at the periphery of the opening 3a of the insulating film 3, the electric field concentration directly under the insulating film is alleviated, and the reverse is achieved. Although the pressure resistance in this direction is increased, it is difficult to make this taper angle sufficiently small, so there is a drawback that the pressure resistance cannot be made sufficiently high. Furthermore, although a thick silicon oxide film 3 is formed on the surface of the n-type epitaxial layer 2 by thermal oxidation, various defects are introduced into the silicon semiconductor substrate 1.2 during this oxidation treatment. Generally, such defects are called oxidation induced defects.
This causes dislocation and scooking hold, which reduces the Schottky barrier formed between the semiconductor substrate and the barrier metal, and increases the interface state, which affects electrical characteristics. The disadvantage of the receiver is that the reverse voltage may be low or fluctuate.

上述したように、絶縁膜開口部のエツジでの電界集中を
無(すために、絶縁膜開口部の周縁にテーパ一部を設け
、このテーパ一部上に設けである金属膜のフィールドプ
レートと絶縁膜のテーパ一部とでエツジにおける電界集
中を少なくし、逆方向の電圧を高めている。しかしなが
ら、アバランシェブレークダウンした後、特に大電流が
流れた場合、逆方向電圧が段々小さくなっていく、いわ
ゆるポジティブクリープ現象が生じ、逆方向電圧の値が
小さくなってしまう欠点がある。これは、前にも述べた
ように絶縁膜を形成する際に半導体基体の表面に発生す
る結晶欠陥によるものや、バリアメタルや電極金属膜を
形成する際のストレスや蒸着ダメージによるものと、あ
るいは電界集中が絶縁膜開口部の周縁で生じないように
テーパーを付けているが、これが完全ではなく、特にア
バランシェブレークダウン後に電界の加わり方が変わっ
て逆方向電圧が変動することが考えられる。
As mentioned above, in order to eliminate electric field concentration at the edge of the insulating film opening, a tapered part is provided at the periphery of the insulating film opening, and a metal film field plate is provided on the tapered part. The tapered part of the insulating film reduces electric field concentration at the edge and increases the reverse voltage.However, after avalanche breakdown, especially when a large current flows, the reverse voltage gradually decreases. , a so-called positive creep phenomenon occurs and the value of the reverse voltage becomes small.As mentioned earlier, this is due to crystal defects that occur on the surface of the semiconductor substrate when forming the insulating film. The taper is used to prevent stress and evaporation damage during the formation of the barrier metal and electrode metal films, or to prevent electric field concentration from occurring at the periphery of the insulating film opening, but this is not perfect and is particularly susceptible to avalanche damage. It is conceivable that after breakdown, the way the electric field is applied changes and the reverse voltage fluctuates.

また、上述した結晶欠陥の影響や蒸着によるダメージを
解決する他の従来例として酸化膜開口縁に沿ってガード
リングを形成し、併せて耐圧の向上を図るようにしたも
のも知られている。
Furthermore, as another conventional example for solving the above-mentioned effects of crystal defects and damage caused by vapor deposition, there is also known a method in which a guard ring is formed along the edge of the oxide film opening to improve the breakdown voltage.

第6図は従来のガードリングを有するショットキバリア
形ダイオードの製造工程における構造を示す断面図であ
る。
FIG. 6 is a cross-sectional view showing the structure of a conventional Schottky barrier diode having a guard ring during the manufacturing process.

例えば砒素等のn型不純物を高濃度にドープしたn゛型
シリコン基板11の上に比抵抗が0.5〜2.0Ω−1
程のn型半導体層12を、例えば6〜12μmの厚さに
エピタキシャル成長させ、この表面に約1000人の薄
い酸化膜13を一様に形成した様子を第6図(a)に示
す。
For example, a specific resistance of 0.5 to 2.0 Ω-1 is formed on an n-type silicon substrate 11 doped with n-type impurities such as arsenic at a high concentration.
FIG. 6(a) shows a state in which the n-type semiconductor layer 12 is epitaxially grown to a thickness of, for example, 6 to 12 μm, and a thin oxide film 13 of approximately 1,000 layers is uniformly formed on the surface thereof.

次にフォトエツチング技術を用いるイオン注入によって
p゛型型厚導体層14、後に活性領域となる部分を囲む
ように形成した後、再び5000人の厚い酸化膜15を
一様に形成した様子を第6図(blに示す。
Next, a p-type thick conductor layer 14 was formed by ion implantation using photoetching technology to surround the part that would later become the active region, and then a 5,000-layer thick oxide film 15 was uniformly formed again. Figure 6 (shown in bl.

次に、活性領域の上方の酸化膜15をフォトエツチング
技術を用いて選択的にエツチングして開口部15aを形
成した様子を第6図(C1に示す。
Next, the oxide film 15 above the active region is selectively etched using a photoetching technique to form an opening 15a, as shown in FIG. 6 (C1).

次に、この上に、例えばモリブデン等の高融点金属より
成るバリアメタル膜16を約2000〜3000人の厚
さに形成し、さらにその上にアルミニウム等の金属電極
膜17を約5〜10μmの厚さに形成するとともにn゛
゛基板11の裏面に裏面電極膜18を形成してショット
キバリア形ダイオードを完成した様子を第6図(d)に
示す。
Next, a barrier metal film 16 made of a high melting point metal such as molybdenum is formed on this to a thickness of about 2000 to 3000 μm, and a metal electrode film 17 made of aluminum or the like is further formed on it to a thickness of about 5 to 10 μm. FIG. 6(d) shows how a Schottky barrier diode is completed by forming a back electrode film 18 on the back surface of the n-thick substrate 11.

このような従来の装置では、p゛型型厚導体層14り成
るガードリングを形成するためのフォトエツチング処理
が1口糸分に必要となり、製造工程が面倒となり、歩留
りも悪くなり、コストアップとなる欠点がある。また、
酸化膜15の開口部15aの断差が大きいため、この部
分でモリブデン等の高融点金属より成るバリアメタル膜
16に強いストレスが生じ、その結果として特性劣化が
生じたり、クランク等の断線が生じ、このクラックを介
して上側の金属電極膜17と半導体基体とが接触するよ
うになり、信頼性が低下することがしばしばあった。ま
た、ICにおいては、位置合わせ余裕を設ける必要があ
るため、微細化が制限される欠点があった。
In such a conventional device, a photo-etching process is required for each thread to form a guard ring made of the p-type thick conductor layer 14, which complicates the manufacturing process, lowers the yield, and increases costs. There is a drawback. Also,
Since the difference between the openings 15a of the oxide film 15 is large, strong stress is generated in the barrier metal film 16 made of a high melting point metal such as molybdenum in this part, resulting in deterioration of characteristics and disconnection of cranks, etc. The upper metal electrode film 17 and the semiconductor substrate came into contact through these cracks, which often resulted in a decrease in reliability. Furthermore, since it is necessary to provide an alignment margin for ICs, there is a drawback that miniaturization is restricted.

そこで、本発明の目的は上述した欠点を除去し、ガード
リングを設けることによって高い耐圧が安定して得られ
るとともに小さい順方向電圧V、を安定に得ることがで
きるショットキバリア形半導体装置を提供しようとする
ものである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to eliminate the above-mentioned drawbacks and provide a Schottky barrier type semiconductor device that can stably obtain a high withstand voltage and a small forward voltage V by providing a guard ring. That is.

本発明の他の目的は、上述したガードリングをフォトエ
ツチング技術を用いることなく簡単に形成することがで
きるとともにガードリングを自己整合的に正確に形成す
ることができ、しかも酸化膜の開口部を滑らかとするこ
とによってバリアメタルに強いストレスが生ずるのを緩
和し、素子特性を向上することができるとともに信頼性
も向上することができるショットキバリア形半導体装置
の製造方法を提供しようとするものである。
Another object of the present invention is to be able to easily form the above-mentioned guard ring without using photo-etching technology, to form the guard ring accurately in a self-aligned manner, and to form an opening in the oxide film. The purpose of the present invention is to provide a method for manufacturing a Schottky barrier type semiconductor device, which can alleviate strong stress on the barrier metal by making it smooth, improve device characteristics, and improve reliability. .

(問題点を解決するための手段および作用)本発明のシ
ョットキバリア形半導体装置は、一導電型の半導体基体
と、その表面に形成され、開口部を有する絶縁膜と、こ
の絶縁股上に形成され、前記絶縁膜の開口部よりも内方
に位置する開口部を有し、逆導電型の不純物を含む材料
層と、この材料層に含まれていた不純物の拡散によって
前記半導体基体の表面に前記開口部に沿って形成された
逆導電型の半導体層によって構成されたガードリングと
、前記材料層の開口部の壁に形成され、滑らかな輪郭を
有する導電性サイドウオールと、前記材料層および開口
部の半導体基体の表面に形成されたバリアメタル膜とを
具えることを特徴とするものである。
(Means and effects for solving the problem) The Schottky barrier type semiconductor device of the present invention comprises a semiconductor substrate of one conductivity type, an insulating film formed on the surface thereof and having an opening, and a top surface of the insulating film formed on the insulating film. , a material layer having an opening located inward from the opening of the insulating film and containing an impurity of an opposite conductivity type, and the impurity contained in this material layer being diffused to the surface of the semiconductor substrate. a guard ring constituted by a semiconductor layer of opposite conductivity type formed along the opening; a conductive sidewall formed on the wall of the opening of the material layer and having a smooth contour; the material layer and the opening. and a barrier metal film formed on the surface of the semiconductor substrate.

また、本発明によるショットキバリア形半導体装置の製
造方法は、一導電型の半導体基体の表面に絶縁膜を形成
する工程と、 この絶縁膜の上に、逆導電型の不純物を含む材料層を形
成する工程と、 この材料層をパターニングして開口部を形成する工程と
、 このように開口部を形成した材料層をマスクとして前記
絶縁膜をアンダーエツチングして前記開口部よりも後退
した開口部を絶縁膜に形成する工程と、 前記材料層および露出した半導体基体上に多結晶半導体
膜を形成する工程と、 この多結晶半導体膜を異方性エツチングして前記材料層
の開口部の壁に滑らかなサイドウオールを形成する工程
と、 前記材料層から、前記半導体基体へ逆導電型の不純物を
拡散して前記開口部に沿って逆導電型の半導体層より成
るガードリングを形成する工程と、前記サイドウオール
によって囲まれる半導体基体の表面および材料層表面上
にバリアメタル膜を形成する工程とを具えることを特徴
とするものである。
Furthermore, the method for manufacturing a Schottky barrier type semiconductor device according to the present invention includes a step of forming an insulating film on the surface of a semiconductor substrate of one conductivity type, and forming a material layer containing impurities of the opposite conductivity type on the insulating film. a step of patterning this material layer to form an opening; and a step of under-etching the insulating film using the material layer in which the opening has been formed as a mask to form an opening that is set back from the opening. forming a polycrystalline semiconductor film over the material layer and the exposed semiconductor substrate; and anisotropically etching the polycrystalline semiconductor film to form a smooth wall of the opening in the material layer. a step of forming a guard ring made of a semiconductor layer of an opposite conductivity type along the opening by diffusing an impurity of an opposite conductivity type from the material layer into the semiconductor substrate; The method is characterized by comprising a step of forming a barrier metal film on the surface of the semiconductor substrate and the surface of the material layer surrounded by the sidewall.

上述した本発明のショットキバリア形半導体装置におい
ては、開口部の壁に滑らかなサイドウオールが形成され
ているため、バリアメタル膜もこの開口部で滑らかとな
り、段切れを起こすことがなくなり、安定した順方向電
圧VFと耐圧が得られる。半導体基体表面に形成されて
いるガードリングは導電性のサイドウオールを介して材
料層と電気的に接続されることになるため、材料層はフ
ィールドプレートとして作用するようになり、より高い
耐圧が得られるとともに素子特性が安定し、信頼性が向
上することになる。
In the above-mentioned Schottky barrier type semiconductor device of the present invention, since a smooth sidewall is formed on the wall of the opening, the barrier metal film also becomes smooth in this opening, eliminating the possibility of step breakage and providing a stable film. Forward voltage VF and breakdown voltage can be obtained. The guard ring formed on the surface of the semiconductor substrate is electrically connected to the material layer through the conductive sidewall, so the material layer acts as a field plate, resulting in higher breakdown voltage. At the same time, the device characteristics are stabilized and reliability is improved.

また、ガードリングは逆導電型の多結晶シリコン膜のよ
うな材料層から不純物を半導体基体表面に拡散して自己
整合的に形成しているので、フォトエツチング処理がそ
れだけ少なくなるとともに幾何学的寸法精度も向上する
ことになり、ICにおいても位置合わせのための余裕を
設ける必要がなく、微細化が図れることになる。
In addition, since the guard ring is formed in a self-aligned manner by diffusing impurities from a material layer such as a polycrystalline silicon film of opposite conductivity type onto the surface of the semiconductor substrate, the photo-etching process is reduced and the geometric dimension is reduced. Accuracy will also be improved, and there will be no need to provide a margin for alignment in the IC, allowing for miniaturization.

(実施例) 第1図(a)〜(aは本発明のショットキバリア形半導
体装置の一実施例であるショットキバリア形ダイオード
の順次の製造工程における構造を示す断面図である。
(Example) FIGS. 1A to 1A are cross-sectional views showing the structure of a Schottky barrier diode, which is an embodiment of the Schottky barrier semiconductor device of the present invention, in successive manufacturing steps.

先ず、n型不純物を高濃度に含むn゛型シリコン基板2
1の上に、比抵抗が1〜2Ω−国で、厚さが6〜10μ
mのn型シリコンエピタキシャル層22を形成してnオ
ンn゛構造のn型半導体基体を構成した様子を第1図(
a)に示す。
First, an n-type silicon substrate 2 containing a high concentration of n-type impurities is prepared.
1, the specific resistance is 1~2Ω-country, and the thickness is 6~10μ
FIG. 1 shows how an n-type semiconductor substrate with an n-on n' structure is formed by forming an n-type silicon epitaxial layer 22 of m.
Shown in a).

次にn型エピタキシャル層22の上に約1000〜20
00人の厚さのシリコン酸化膜23を形成し、さらにそ
の上に約3000〜4000人の厚さの多結晶シリコン
膜24を形成する。この多結晶シリコン膜24にはp型
の不純物、例えば硼素を高濃度でドープする。
Next, on the n-type epitaxial layer 22, about 1,000 to 20
A silicon oxide film 23 having a thickness of about 3,000 to 4,000 wafers is formed thereon, and a polycrystalline silicon film 24 having a thickness of about 3,000 to 4,000 wafers is further formed thereon. This polycrystalline silicon film 24 is doped with a p-type impurity, such as boron, at a high concentration.

次に、フォトエツチング技術を用い、活性領域上方のp
°型多結晶シリコン膜24を選択的にエツチングして開
口部24aを形成した様子を第1図(b)に示す。
Next, photoetching technology is used to remove the p-p layer above the active region.
FIG. 1(b) shows how the opening 24a is formed by selectively etching the °-type polycrystalline silicon film 24.

次に、開口内に露出した酸化膜23をp゛型多結晶シリ
コン膜24をマスクとしてエツチングする。
Next, the oxide film 23 exposed in the opening is etched using the p'-type polycrystalline silicon film 24 as a mask.

この際、酸化膜23は、第1図(C)に示すようにアン
ダーエツチングされ、p゛型多結晶シリコン膜24の開
口部24aよりも後退した開口部23aを有するように
なる。
At this time, the oxide film 23 is underetched as shown in FIG. 1C, and has an opening 23a that is set back from the opening 24a of the p'-type polycrystalline silicon film 24.

次に、表面全体に多結晶シリコン膜25を、例えば50
00〜6000人の厚さに堆積した様子を第1図(d)
に示す。
Next, a polycrystalline silicon film 25 is applied to the entire surface, for example, 50%
Figure 1 (d) shows how the film is deposited to a thickness of 0.00 to 6000 people.
Shown below.

続いて、この多結晶シリコン膜25に対して、リアクテ
ィブ・イオン・エツチングのような異方性エツチングを
施し、p゛型多結晶シリコン膜24の開口部24aの壁
に滑らかな輪郭を有するサイドウオール25aを形成し
た様子を第1図(e)に示す。この際オーバーエツチン
グを防ぐために、p0型多結晶シリコン膜24の表面に
CVD−3iOz膜を形成してもよい。また、第1図(
e)では、開口内のn型エピタキシャル層22の表面も
僅かにエツチングされ凹部が形成されているが、このこ
とは必ずしも必要ではなく、n型エピタキシャル層上の
多結晶シリコン膜だけをエツチングにより除去すること
ができればそれでもよい。
Subsequently, this polycrystalline silicon film 25 is subjected to anisotropic etching such as reactive ion etching to form sides having smooth contours on the walls of the opening 24a of the p-type polycrystalline silicon film 24. FIG. 1(e) shows how the wall 25a is formed. At this time, in order to prevent over-etching, a CVD-3iOz film may be formed on the surface of the p0 type polycrystalline silicon film 24. Also, Figure 1 (
In e), the surface of the n-type epitaxial layer 22 inside the opening is also slightly etched to form a recessed part, but this is not necessarily necessary, and only the polycrystalline silicon film on the n-type epitaxial layer is removed by etching. That's fine if you can.

次に、熱処理を施して、p゛型多結晶シリコン膜24の
、酸化膜23よりも内方へ延在している部分からp型不
純物をn型エピタキシャル層22の表面に拡散させ、p
゛型半導体層より成るガードリング26を形成した様子
を第1図(f)に示す。この際、p型不純物は多結晶シ
リコンより成るサイドウオール25aを経てn型エピタ
キシャル層22中に拡散されることにもなり、ガードリ
ング26はサイドウオールの下側にまで延在することに
なるとともにサイドウオール25aも導電性となる。
Next, heat treatment is performed to diffuse p-type impurities into the surface of the n-type epitaxial layer 22 from the portion of the p-type polycrystalline silicon film 24 that extends inward from the oxide film 23, and
FIG. 1(f) shows how the guard ring 26 made of the ゛-type semiconductor layer is formed. At this time, the p-type impurity is also diffused into the n-type epitaxial layer 22 through the sidewall 25a made of polycrystalline silicon, and the guard ring 26 is extended to the bottom of the sidewall. The sidewall 25a also becomes conductive.

次に、表面全体にMo、 Ni+ Cr、 PL+ T
i等の高融点金属より成るバリアメタル膜27を約30
00〜5000人の厚さに堆積し、さらにその上にAI
より成る金属電極膜28を約5〜10μmの厚さに堆積
し、さらにn9型シリコン基+l121の裏面にAIの
裏面電極膜29を形成してショットキバリア形ダイオー
ドを完成した様子を第1図Tglに示す。なお、ショソ
トキバリア形ICを製造する場合には、バリアメタル膜
の厚さは500Å以下とし、AI金属電極膜の厚さは1
〜2μmとする。
Next, Mo, Ni+Cr, PL+T are applied to the entire surface.
The barrier metal film 27 made of a high melting point metal such as
Deposited to a thickness of 00 to 5000 people, and then AI on top of it
Figure 1 shows how a Schottky barrier diode is completed by depositing a metal electrode film 28 with a thickness of about 5 to 10 μm and further forming an AI back electrode film 29 on the back surface of the n9 type silicon base +l121. Shown below. In addition, when manufacturing a barrier type IC, the thickness of the barrier metal film should be 500 Å or less, and the thickness of the AI metal electrode film should be 1.
~2 μm.

上述したように、本発明では、多結晶シリコン膜24に
ドープしたp型不純物を、酸化膜23をアンダーエツチ
ングして形成した空間および多結晶シリコンより成るサ
イドウオール25aを経て半導体基体21.22の表面
に拡散させてガードリング26を形成するものであるか
ら、フォトエツチング処理の回数を増やすことなく、ガ
ードリングを自己整合的に正確かつ容易に形成すること
ができる。
As described above, in the present invention, the p-type impurity doped into the polycrystalline silicon film 24 is transferred to the semiconductor substrate 21.22 through the space formed by under-etching the oxide film 23 and the sidewall 25a made of polycrystalline silicon. Since the guard ring 26 is formed by diffusing it on the surface, the guard ring can be accurately and easily formed in a self-aligned manner without increasing the number of photo-etching processes.

また、完成したショットキバリア形ダイオードにおいて
は、ガードリング26は導電性のサイドウオール25a
を介してp°型多結晶シリコン膜24に電気的に接続さ
れることになるので、p9型多結晶シリコン膜24はフ
ィールドプレートとして作用するようになり、耐圧がよ
り一層高くなるとともに素子特性や信鯨性も改善される
ことになる。また、サイドウオール25aは多結晶シリ
コン膜25を異方性エツチングして形成しているためそ
の輪郭は滑らかなものとなり、したがって、その上に形
成されるバリアメタル膜27にも段部において強いスト
レスが生ずることがな(、段切れや剥れが生ずることは
なくなり、順方向電圧vFおよび耐圧が安定することに
なる。
In addition, in the completed Schottky barrier diode, the guard ring 26 is a conductive sidewall 25a.
Since the p9 type polycrystalline silicon film 24 is electrically connected to the p° type polycrystalline silicon film 24 through the Trustworthiness will also be improved. Furthermore, since the sidewall 25a is formed by anisotropically etching the polycrystalline silicon film 25, its contour is smooth, and therefore the barrier metal film 27 formed thereon is also subjected to strong stress at the stepped portion. This means that no breakage or peeling occurs, and the forward voltage vF and breakdown voltage are stabilized.

第2図は本発明によるショットキバリア形ダイオードの
他の実施例を示す断面図である。本例において前例と同
一の部分には同じ符号を付けて示し、その詳細な説明は
省略する。本例ではp°型多結晶シリコン膜24を形成
した後、その上にCVD−3iOz膜30を形成したも
のである。このようなCVD−5iOz膜30を、p゛
型多結晶シリコン膜24と、サイドウオール25aを形
成するための多結晶シリコン膜との間に介挿して異方性
エツチングを行うと、酸化膜23上のp゛型多結晶シリ
コン膜24のエツチングは防止されるので、十分なエツ
チングを行ってn型エピタキシャル層22上の多結晶シ
リコン膜25を完全に除去することが容易となる。
FIG. 2 is a sectional view showing another embodiment of the Schottky barrier diode according to the present invention. In this example, the same parts as in the previous example are denoted by the same reference numerals, and detailed explanation thereof will be omitted. In this example, after forming a p° type polycrystalline silicon film 24, a CVD-3iOz film 30 is formed thereon. When such a CVD-5iOz film 30 is inserted between the p-type polycrystalline silicon film 24 and the polycrystalline silicon film for forming the sidewall 25a and anisotropic etching is performed, the oxide film 23 Since etching of the upper p'-type polycrystalline silicon film 24 is prevented, it becomes easy to perform sufficient etching to completely remove the polycrystalline silicon film 25 on the n-type epitaxial layer 22.

(発明の効果) 上述した本発明によれば、半導体基体21.22の表面
に、開口部に沿って形成されているガードリング26は
、開口部の壁に形成されたサイドウオール25aを介し
てp0型多結晶シリコン膜24に電気的に接続されるこ
とになるので、p゛型多結晶シリコン膜24はフィール
ドプレートとして作用するようになりミガードリングと
相俟ってより一層高い耐圧が得られることになるととも
に素子特性も安定し、信頼性も向上することになる。
(Effects of the Invention) According to the present invention described above, the guard ring 26 formed along the opening on the surface of the semiconductor substrate 21, 22 is inserted through the side wall 25a formed on the wall of the opening. Since it is electrically connected to the p0-type polycrystalline silicon film 24, the p-type polycrystalline silicon film 24 acts as a field plate, and together with the MIGARD ring, an even higher breakdown voltage can be obtained. At the same time, device characteristics are stabilized and reliability is improved.

また、サイドウオールはりアクティブ・イオン・エツチ
ング等の異方性エツチングで形成されているため、その
輪郭は滑らかなものとなり、その上に堆積されているM
o等のバリアメタル膜27が段切れを起こしたり剥れた
りすることがなくなり、安定した順方向電圧V、と耐圧
が得られることになる。
In addition, since the sidewall beams are formed by anisotropic etching such as active ion etching, their contours are smooth, and the M deposited on top of them is smooth.
The barrier metal film 27, such as 0, will not break or peel off, and a stable forward voltage V and breakdown voltage will be obtained.

また、本発明の方法では、ガードリングをp゛型多結晶
シリコン膜24からの不純物の拡散によって形成するの
で、フォトエツチング工程を増やすことなく自己整合的
に正確に形成することができ、生産性の著しい向上を図
ることができる。
Furthermore, in the method of the present invention, since the guard ring is formed by diffusion of impurities from the p-type polycrystalline silicon film 24, it can be formed accurately in a self-aligned manner without increasing the number of photo-etching steps, increasing productivity. It is possible to achieve a significant improvement in

さらに半導体基体21.22の表面に形成した酸化膜2
3のアンダーエツチング量をコントロールすることによ
りその開口部23aとその上のp9型多結晶シリコン膜
24の開口部24aとの半導体基体の表面に沿って測っ
た長さを調整することができ、これによってガードリン
グ26の幅を任意に調整することができる。したがって
、幅の狭いガードリングを正確に作ることができるので
集積回路においては微細化が可能となる。さらに、IC
においては、位置合わせのための余裕を設ける必要がな
いので、微細化が図れる利点もある。
Furthermore, an oxide film 2 formed on the surface of the semiconductor substrate 21 and 22
By controlling the amount of underetching in step 3, the length of the opening 23a and the opening 24a of the p9 type polycrystalline silicon film 24 above it, measured along the surface of the semiconductor substrate, can be adjusted. The width of the guard ring 26 can be adjusted as desired. Therefore, since narrow guard rings can be made accurately, it is possible to miniaturize integrated circuits. Furthermore, I.C.
Since there is no need to provide a margin for positioning, there is an advantage that miniaturization can be achieved.

第3図は本発明の方法によって製造したショットキバリ
ア形ダイオードの逆方向電圧特性を示し、第4図は第5
図に示す従来の方法で造ったショットキバリア形ダイオ
ードの逆方向電圧特性を示すものである。これらの特性
曲線を比較すると明らかなように、本発明の方がハード
なアバランシェブレークダウンとなっている。すなわち
、電流値の大小に拘らず、逆電圧が等しく、リーク電流
が少ない理想的な特性が得られている。
FIG. 3 shows the reverse voltage characteristics of the Schottky barrier diode manufactured by the method of the present invention, and FIG.
This figure shows the reverse voltage characteristics of the Schottky barrier diode manufactured by the conventional method shown in the figure. As is clear from comparing these characteristic curves, the present invention has a harder avalanche breakdown. In other words, ideal characteristics such as equal reverse voltage and low leakage current are obtained regardless of the magnitude of the current value.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(幻は本発明の方法によってショットキ
バリア形ダイオードを製造する順次の工程における構造
を示す断面図、 第2図は本発明によるショットキバリア形ダイオードの
他の例を示す断面図、 第3図および第4図は本発明の方法で作ったショットキ
バリア形ダイオードと従来のショットキバリア形ダイオ
ードの逆電圧特性を示すグラフ、第5図は従来の代表的
ショットキバリア形ダイオードの構造を示す断面図、 第6図(a)〜(d+はガードリングを有するショット
キバリア形ダイオードを製造する従来の方法を説明する
ための断面図である。 21・・・n゛型シリコン基板 22・・・n型エピタキシャル層 23・・・酸化膜      23a・・・開口部24
・・・p+型多結晶シリコン膜 24a・・・開口部     25・・・多結晶シリコ
ン膜25a・・・サイドウオール 26・・・ガードリング(p”型半導体層)27・・・
バリアメタル膜  28.29・・・金属電極膜3O−
CVD−5ift膜 特許出願人  ティーディーケイ株式会社第1図 第1図 第2図 第3図     第4図 第5図
FIGS. 1(a) to (phantom) are cross-sectional views showing the structure in the sequential steps of manufacturing a Schottky barrier diode according to the method of the present invention. FIG. 2 is a cross-sectional view showing another example of the Schottky barrier diode according to the present invention. Figures 3 and 4 are graphs showing the reverse voltage characteristics of a Schottky barrier diode made by the method of the present invention and a conventional Schottky barrier diode, and Figure 5 is the structure of a typical conventional Schottky barrier diode. 6(a) to (d+ are cross-sectional views for explaining a conventional method of manufacturing a Schottky barrier diode having a guard ring. 21...n-type silicon substrate 22. ...N-type epitaxial layer 23...Oxide film 23a...Opening 24
...p+ type polycrystalline silicon film 24a...opening 25...polycrystalline silicon film 25a...side wall 26...guard ring (p" type semiconductor layer) 27...
Barrier metal film 28.29...Metal electrode film 3O-
CVD-5ift membrane patent applicant TDC Co., Ltd. Figure 1 Figure 1 Figure 2 Figure 3 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】 1、一導電型の半導体基体と、その表面に形成され、開
口部を有する絶縁膜と、この絶縁膜上に形成され、前記
絶縁膜の開口部よりも内方に位置する開口部を有し、逆
導電型の不純物を含む材料層と、この材料層に含まれて
いた不純物の拡散によって前記半導体基体の表面に前記
開口部に沿って形成された逆導電型の半導体層によって
構成されたガードリングと、前記材料層の開口部の壁に
形成され、滑らかな輪郭を有する導電性サイドウォール
と、前記材料層および開口部の半導体基体の表面に形成
されたバリアメタル膜とを具えることを特徴とするショ
ットキバリア形半導体装置。 2、前記材料層およびサイドウォールを多結晶シリコン
を以って構成したことを特徴とする特許請求の範囲1記
載のショットキバリア形半導体装置。 3、一導電型の半導体基体の表面に絶縁膜を形成する工
程と、 この絶縁膜の上に、逆導電型の不純物を含む材料層を形
成する工程と、 この材料層をパターニングして開口部を形成する工程と
、 このように開口部を形成した材料層をマスクとして前記
絶縁膜をアンダーエッチングして前記開口部よりも後退
した開口部を絶縁膜に形成する工程と、 前記材料層および露出した半導体基体上に多結晶半導体
膜を形成する工程と、 この多結晶半導体膜を異方性エッチングして前記材料層
の開口部の壁に滑らかなサイドウォールを形成する工程
と、 前記材料層から、前記半導体基体へ逆導電型の不純物を
拡散して前記開口部に沿って逆導電型の半導体層より成
るガードリングを形成する工程と、 前記サイドウォールによって囲まれる半導体基体の表面
および材料層表面上にバリアメタル膜を形成する工程と
を具えることを特徴とするショットキバリア形半導体装
置の製造方法。
[Claims] 1. A semiconductor substrate of one conductivity type, an insulating film formed on the surface thereof and having an opening, and a semiconductor substrate formed on the insulating film and located inward from the opening of the insulating film. a material layer containing an impurity of an opposite conductivity type, and a semiconductor of an opposite conductivity type formed on the surface of the semiconductor substrate along the opening by diffusion of the impurity contained in the material layer; a guard ring configured by layers; a conductive sidewall formed on the wall of the opening in the material layer and having a smooth contour; and a barrier metal film formed on the surface of the material layer and the semiconductor substrate in the opening. A Schottky barrier type semiconductor device comprising: 2. The Schottky barrier type semiconductor device according to claim 1, wherein the material layer and the sidewall are made of polycrystalline silicon. 3. A step of forming an insulating film on the surface of a semiconductor substrate of one conductivity type, a step of forming a material layer containing an impurity of the opposite conductivity type on this insulating film, and a step of patterning this material layer to form an opening. a step of under-etching the insulating film using the material layer in which the opening has been formed as a mask to form an opening in the insulating film that is recessed from the opening; and the material layer and the exposed material layer. a step of forming a polycrystalline semiconductor film on the semiconductor substrate formed by the material layer; a step of anisotropically etching the polycrystalline semiconductor film to form a smooth sidewall on the wall of the opening of the material layer; , a step of diffusing impurities of opposite conductivity type into the semiconductor substrate to form a guard ring made of a semiconductor layer of opposite conductivity type along the opening, and a surface of the semiconductor substrate and a surface of the material layer surrounded by the sidewalls. 1. A method for manufacturing a Schottky barrier type semiconductor device, comprising the step of forming a barrier metal film thereon.
JP28548486A 1986-11-29 1986-11-29 Schottky barrier type semiconductor device and manufacture thereof Pending JPS63138771A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28548486A JPS63138771A (en) 1986-11-29 1986-11-29 Schottky barrier type semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28548486A JPS63138771A (en) 1986-11-29 1986-11-29 Schottky barrier type semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS63138771A true JPS63138771A (en) 1988-06-10

Family

ID=17692114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28548486A Pending JPS63138771A (en) 1986-11-29 1986-11-29 Schottky barrier type semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS63138771A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696025A (en) * 1996-02-02 1997-12-09 Micron Technology, Inc. Method of forming guard ringed schottky diode
JP2017152732A (en) * 2017-05-01 2017-08-31 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
CN109326524A (en) * 2018-12-04 2019-02-12 扬州扬杰电子科技股份有限公司 A kind of processing method of Schottky diode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696025A (en) * 1996-02-02 1997-12-09 Micron Technology, Inc. Method of forming guard ringed schottky diode
JP2017152732A (en) * 2017-05-01 2017-08-31 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method
CN109326524A (en) * 2018-12-04 2019-02-12 扬州扬杰电子科技股份有限公司 A kind of processing method of Schottky diode
CN109326524B (en) * 2018-12-04 2021-04-16 扬州扬杰电子科技股份有限公司 Method for processing Schottky diode

Similar Documents

Publication Publication Date Title
US4691435A (en) Method for making Schottky diode having limited area self-aligned guard ring
JPS63308387A (en) Manufacture of semiconductor device
US4717682A (en) Method of manufacturing a semiconductor device with conductive trench sidewalls
JPH051623B2 (en)
US4647958A (en) Bipolar transistor construction
JPH11288949A (en) Power semiconductor device using semi-insulating polysilicon (sipos) and its manufacture
US4631568A (en) Bipolar transistor construction
JPH03222336A (en) Manufacture of semiconductor device
US4888306A (en) Method of manufacturing a bipolar transistor
US4804635A (en) Method of manufacture of galluim arsenide field effect transistors
US4713355A (en) Bipolar transistor construction
JPS63138771A (en) Schottky barrier type semiconductor device and manufacture thereof
JP4401453B2 (en) Method of manufacturing power semiconductor device using semi-insulating polysilicon (SIPOS) film
JPH0645340A (en) Semiconductor device and its manufacture
EP0102075B1 (en) Semiconductor device with a multilayer structure
JPS63138772A (en) Schottky barrier type semiconductor device and manufacture thereof
JPS63138770A (en) Manufacture of schottky barrier type semiconductor device
KR19980080237A (en) Semiconductor integrated circuit device
JPS63138768A (en) Manufacture of schottky barrier type semiconductor device
JPH06252381A (en) Manufacture of schottky barrier diode
KR100192981B1 (en) Bipolar transistor and method of manufacturing the same
JPS62281366A (en) Manufacture of schottky barrier type semiconductor device
JPS63138769A (en) Manufacture of schottky barrier type semiconductor device
JPH05283715A (en) Highly stable zener diode
JP2002222938A (en) Semiconductor device