JPS63136964A - Inverter device - Google Patents

Inverter device

Info

Publication number
JPS63136964A
JPS63136964A JP61281428A JP28142886A JPS63136964A JP S63136964 A JPS63136964 A JP S63136964A JP 61281428 A JP61281428 A JP 61281428A JP 28142886 A JP28142886 A JP 28142886A JP S63136964 A JPS63136964 A JP S63136964A
Authority
JP
Japan
Prior art keywords
circuit
output
transistor
load
inverter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61281428A
Other languages
Japanese (ja)
Inventor
Akinori Hiramatsu
明則 平松
Futoshi Okamoto
太志 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61281428A priority Critical patent/JPS63136964A/en
Publication of JPS63136964A publication Critical patent/JPS63136964A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To compensate the output fluctuation of an inverter circuit, by feeding the detection output such as load current, output voltage, etc., back to a control circuit. CONSTITUTION:A half-bridge type inverter circuit B is composed of a DC power source E, diodes D1-D2, capacitors, C1-C2, transistors (hereinafter referred to as Tr) Q1-Q2 for main switching elements, etc., to which a load R is connected as a series resonant circuit. This circuit B is, in addition, started with a starting circuit ST when the power supply is put to work. The load current ILA is detected by a current transformer T2, and rectified and smoothed, etc., by a diode D4, etc., to output to a control circuit S, so that the output voltage fluctuation of the abovementioned inverter circuit B is compensated. The control circuit S is composed of monostable multivibrators IC1-IC2, Tr's Q3-Q4, a comparator IC3, etc. If, then, the ON-OFF ratio of the abovementioned pair of Tr's Q1-Q2 is made variable, then the load fluctuation compensation can be implemented without changing the oscillatory frequency of the inverter circuit B.

Description

【発明の詳細な説明】 [技術分野1 本発明はインバータ装置に関するものである。[Detailed description of the invention] [Technical field 1 The present invention relates to an inverter device.

[背景技!] 第9図は従来の自励形のインバータ回路Bを用いたイン
バータ装置の構成を示し、直流電″m(交流電源の整流
電圧も含む)Eより直列にトランジスタQ、、Q、が接
続してあり、トランジスタQ3、Q2に対し図示の極性
でダイオードD1、D2を並列に接続しである。トラン
ジスタQ、と並列にコンデンサC1、負荷Rを含む共振
回路A、駆動トランスT、の1次811i n 1の直
列回路が接続されている。1次巻線n、を有する駆動ト
ランスT、は2次巻線n6、n3を有し、2次巻線n2
はトランジスタQ1の制御抵抗R1に接続され、2次巻
線n、はトランジスタQ2の制御抵抗R2に接続されて
いる。共振回路Aはインダクタンスし、コンデンサC8
、例えば放電灯のような負荷Rとからなる。更にインバ
ータ回路′Bには起動回路STを設けいあり、この起動
回路STは以下のようにn成している6即ち、直列接続
した抵抗R1およびコンデンサC1、並びに抵抗R1と
コンデンサC1の接続点は例えばダイアックQ3のよう
な双方向性スイッチ素子の一端に接続し、そのダイアッ
クQ、の他端はトランノスタQ2のベースに接続しであ
る。また抵抗R31,コンデンサC3の接続点はダイオ
ードD、のナノードに接続しカソードはトランジスタQ
2のコレクタに接続している。
[Background technique! ] Figure 9 shows the configuration of an inverter device using a conventional self-excited inverter circuit B, in which transistors Q, , Q, are connected in series with a DC current "m" (including the rectified voltage of the AC power source) E. diodes D1 and D2 are connected in parallel with the transistors Q3 and Q2 with the polarities shown in the figure.The primary 811in of the resonant circuit A including the capacitor C1 and the load R, and the drive transformer T is connected in parallel with the transistor Q. 1 series circuit is connected.The drive transformer T, having a primary winding n, has secondary windings n6, n3, and a secondary winding n2.
is connected to the control resistor R1 of the transistor Q1, and the secondary winding n is connected to the control resistor R2 of the transistor Q2. Resonant circuit A has an inductance and a capacitor C8
, and a load R such as a discharge lamp. Furthermore, the inverter circuit 'B is provided with a starting circuit ST, which consists of a resistor R1 and a capacitor C1 connected in series, and a connection point between the resistor R1 and the capacitor C1. is connected to one end of a bidirectional switching element, such as a diac Q3, the other end of which is connected to the base of the transnoster Q2. Also, the connection point of resistor R31 and capacitor C3 is connected to the nanonode of diode D, and the cathode is connected to the transistor Q.
Connected to the second collector.

上述したインバータ回路Bの動作は次の通りである。即
ち電源スィッチSWがオンするとコンデンサC8が抵抗
R1を介して充電される。次いでコンデンサC1の電圧
がダイアックQ、のブレークオーバー電圧に達するとコ
ンデンサC1はトランジスタQ2のベース・エミッタ接
合を介して放電する。この放電によりトランジスタQ2
が初めて導通する。従って直流電源E→コンデンサC1
→共振回路A→駆動トランスT1の1大巻Rn +→ト
ランジスタQ2→直流電源Eを介して電流が流れてコン
デンサC1を充電する。この電流は駆動トランスT1の
1次巻線n、を流れるから、2個の2次巻mn2、n3
に電圧が誘起する。2次巻Mn3の誘起電圧はトランジ
スタQ2の導通状態を維持する極性(順電圧)を有する
。その後コンデンサC8を充電しようとして電流は増加
するが、充電が進むにつれて電流は次第に減少し、やが
て零に近づいた時に、駆動トランスT1による帰還電圧
がトランジスタQ1には順電圧、トランジスタQ2には
逆電圧となって、トランジスタQ2はオフし、トランジ
スタQ1はオンする。すると共振回路Aと駆動トランス
T1の1次巻線n1とトランジスタQ1とで閉回路がで
きてコンデンサC1は放電を始める。
The operation of the inverter circuit B described above is as follows. That is, when the power switch SW is turned on, the capacitor C8 is charged via the resistor R1. Then, when the voltage on capacitor C1 reaches the breakover voltage of diac Q, capacitor C1 discharges through the base-emitter junction of transistor Q2. This discharge causes transistor Q2 to
becomes conductive for the first time. Therefore, DC power supply E → capacitor C1
→ Resonant circuit A → One large turn Rn of drive transformer T1 + → Transistor Q2 → Current flows through DC power supply E to charge capacitor C1. Since this current flows through the primary winding n of the drive transformer T1, the two secondary windings mn2 and n3
A voltage is induced in The induced voltage in the secondary winding Mn3 has a polarity (forward voltage) that maintains the conduction state of the transistor Q2. After that, the current increases in an attempt to charge the capacitor C8, but as the charging progresses, the current gradually decreases, and when it approaches zero, the feedback voltage from the drive transformer T1 becomes a forward voltage at the transistor Q1 and a reverse voltage at the transistor Q2. Therefore, transistor Q2 is turned off and transistor Q1 is turned on. Then, a closed circuit is formed between the resonant circuit A, the primary winding n1 of the drive transformer T1, and the transistor Q1, and the capacitor C1 starts discharging.

このコンデンサ放電による振動で以後トランジスタQ1
はオフし、トランジスタQ2をオンさせると云うように
コンデンサC1の充放電を繰返すことによって両トラン
ジスタQ、、Q、を交互にオンオフして共振回路Aに電
流を流し、コンデンサC2に発生する共振電圧により負
荷Rである放電灯が始動点灯する。
Due to the vibration caused by this capacitor discharge, the transistor Q1
By repeating charging and discharging of capacitor C1, turning off transistor Q2 and turning on transistor Q2, both transistors Q, Q, are turned on and off alternately, allowing current to flow through resonant circuit A, and resonant voltage generated in capacitor C2. As a result, the discharge lamp, which is the load R, starts and lights up.

しかしこのような構成において、トランジスタQ1、Q
2のhFE(直流電流増幅率)、駆動トランスT1のμ
S(比透磁率)、tanδ(損失係数)、共振回路A中
のインダクタスLのインダクタス値、コンデンサC2の
容量値などのバラツキにより、放電灯たる負荷Rに流れ
る電流が大幅に変動する。電流が減少した時は、規定の
照度が得られず、電流が増加した場合は、放電灯たる負
荷Rに規定値以上の電流が流れ、放電灯の寿命に悪影響
を与える。
However, in such a configuration, transistors Q1 and Q
hFE (DC current amplification factor) of 2, μ of drive transformer T1
Due to variations in S (relative magnetic permeability), tan δ (loss coefficient), the inductance value of the inductance L in the resonant circuit A, the capacitance value of the capacitor C2, etc., the current flowing through the load R, which is a discharge lamp, fluctuates significantly. When the current decreases, a specified illuminance cannot be obtained, and when the current increases, a current exceeding the specified value flows through the load R, which is a discharge lamp, and this adversely affects the life of the discharge lamp.

また、トランジスタQ1%Q2S インダクタンスLに
大きな電流が流れ発熱量が大きくなる。以上のような問
題点は、直流電源E電圧が変動した場合にも起きる。
Also, a large current flows through the transistor Q1%Q2S inductance L, increasing the amount of heat generated. The above-mentioned problems also occur when the voltage of the DC power supply E fluctuates.

従来より負荷変動補償を行なう放電灯点灯方式として、
f510図に示すような周波数制御方式がよく用いられ
る。第11図はその具体回路例を示したもので、交流を
整流した電源を含む直流電源Eを入力として、コンデン
サC4、C5、ダイオードD1、D2、トランジスタQ
1、Q2によってバー7プツリノ型インバータ回路Bが
構成され、負荷RとしてチタークフイルL1、放電灯L
Aが直列′接続されると共に放電灯LAに並列にコンデ
ンサC6が接続され、直列共振回路を構成している。
As a discharge lamp lighting method that compensates for load fluctuations,
A frequency control method as shown in the f510 diagram is often used. Figure 11 shows a concrete example of the circuit, in which a DC power supply E including a rectified AC power supply is input, capacitors C4 and C5, diodes D1 and D2, and a transistor Q.
1, Q2 constitutes a bar 7 Putulino type inverter circuit B, and the load R is a chitaak foil L1 and a discharge lamp L.
A are connected in series, and a capacitor C6 is connected in parallel to the discharge lamp LA to form a series resonant circuit.

トランジスタQ1、Q2の制御は制御回路Sによって行
なわれ、負荷電流検出回路Fがランプ電流を検出して制
御回路Sへフィードバックしている。
The transistors Q1 and Q2 are controlled by a control circuit S, and a load current detection circuit F detects the lamp current and feeds it back to the control circuit S.

この構成において、全点灯時には第12図(、)に示す
ように、共振周波数より高いある一定のスイッチング周
波数でトランジスタQ、、Q2をオンオフさせ、負荷電
流が大の際には同図(b)に示すように、トランジスタ
QいQ2のスイッチング周波数の設定を上げることによ
り共振回路のインピーダンスを大きくして、ランプ電流
を低下させることができる。
In this configuration, when all the lights are on, transistors Q, Q2 are turned on and off at a certain switching frequency higher than the resonant frequency, as shown in Figure 12(,), and when the load current is large, as shown in Figure 12(b). As shown in FIG. 2, by increasing the setting of the switching frequency of the transistor Q2, the impedance of the resonant circuit can be increased and the lamp current can be reduced.

しかし上述のような方式では、周波数を可変とするため
、電源帰還雑音が増加したり、周波数を増加した場合ト
ランジスタのスイッチングロスが増加するなど問題点が
あった。
However, in the above-mentioned system, since the frequency is made variable, there are problems such as an increase in power supply feedback noise and an increase in transistor switching loss when the frequency is increased.

[発明の目的1 本発明は上記の問題点に鑑み為されたものであり、その
目的とするところは周波数をあまり変化させることなく
、またスイッチングトランジスタの損失を増加させるこ
となく、負荷電流の変動補償を行なうことのできる簡単
な回路構成のインバータ装置を提供するにある。
[Objective of the Invention 1 The present invention has been made in view of the above-mentioned problems, and its purpose is to reduce the fluctuation of load current without significantly changing the frequency or increasing the loss of the switching transistor. An object of the present invention is to provide an inverter device with a simple circuit configuration capable of performing compensation.

[発明の開示] 本発明は直流電源と、所定周期で交互にオンオフを繰り
返す少なくとも一対のスイッチング素子を含み上記直流
電源の電圧を交流電圧に変換して出力するインバータ回
路と、このインバータ回路の出力により付勢される負荷
とよりなり、上記インバータ回路が、上記所定周朋内に
おける上記一対のスイッチング素子の各オン期間の比を
変化させる制御回路と、負荷と直列に接続されるコンデ
ンサとを具備したインバータ装置において、負荷電流、
出力電圧などの検出出力を上記制御回路にフィードバッ
クすることによりインバータ回路の出力の変動を補償す
ることを特徴とする。
[Disclosure of the Invention] The present invention provides a DC power supply, an inverter circuit that includes at least one pair of switching elements that alternately turn on and off at a predetermined period, and converts the voltage of the DC power supply into an AC voltage and outputs the AC voltage, and an output of the inverter circuit. The inverter circuit includes a control circuit that changes a ratio of on-periods of the pair of switching elements within the predetermined frequency, and a capacitor connected in series with the load. In the inverter device, the load current,
The present invention is characterized in that fluctuations in the output of the inverter circuit are compensated for by feeding back a detection output such as an output voltage to the control circuit.

以下本発明を実施例により説明する。The present invention will be explained below with reference to Examples.

’11匠り 本発明インバータ装置による放電灯点灯装置は、直流電
源を電源とし、インダクタンス、コンデンサおよび放電
灯よりなる直列共振回路を負荷とする自励発振式インバ
ータ回路において、インバータ回路を構成する一対のス
イッチング素子の一方の帰還入力端に副スイツチング素
子を並列接続し、該副スイツチング素子の制御端にスイ
ッチ手段を介してインバータ回路の出力の一部を帰還せ
しめたものであり、自励発振している一対のスイッチン
グ素子の一方のオン帰還を11スイツチング素子で強制
的に短縮することにより一対のスイッチング素子のオン
、オフ比を可変にするようにした点に特徴を有するもの
である。
'11 Taste A discharge lamp lighting device using an inverter device of the present invention is a self-excited oscillation inverter circuit whose power source is a DC power supply and whose load is a series resonant circuit consisting of an inductance, a capacitor, and a discharge lamp. A sub-switching element is connected in parallel to one feedback input terminal of the switching element, and a part of the output of the inverter circuit is fed back to the control terminal of the sub-switching element via a switch means, and self-oscillation is performed. This device is characterized in that the on/off ratio of the pair of switching elements is made variable by forcibly shortening the on-feedback of one of the pair of switching elements with 11 switching elements.

第1図はバー7プツリジ型インバータ回路を用いた実施
例を示したものである。同図においてインバータ回路B
は、直流電源Eを電源とし、ダイオードD2、D2、コ
ンデンサC1、C2、および主スイツチング素子たるト
ランジスタQ3、Q2等によって構成され、負荷Rとし
てインダクタンス上1放電灯LAが直列接続されると共
に、放電灯LAに並列にコンデンサC2が接続されて、
直列共振回路が構成されている。起動回路STは第9図
回路の起動回路STと同様に構成され、電源投入時、イ
ンバータ回路Bを起動させるためのものである。
FIG. 1 shows an embodiment using a bar 7 pulley type inverter circuit. In the same figure, inverter circuit B
uses a DC power supply E as a power source, and is composed of diodes D2, D2, capacitors C1, C2, and transistors Q3, Q2 as main switching elements, etc., and one discharge lamp LA is connected in series on an inductance as a load R. Capacitor C2 is connected in parallel to electric lamp LA,
A series resonant circuit is configured. The starting circuit ST is configured similarly to the starting circuit ST of the circuit shown in FIG. 9, and is for starting the inverter circuit B when the power is turned on.

さらにトランジスタQ2のベース、エミッタ間には副ス
イツチング素子たるトランジスタQ3が抵抗R2を介し
て接続される。トランジスタQ、のベースには、制御用
のトランジスタQ4が接続され、これは単安定マルチパ
イプレークIC2の出力によりオン、オフされる。尚単
安定マルチノイイプレークIC,、IC2は市販のIC
,MC145388%5N74123Nなどによって構
成される。
Furthermore, a transistor Q3, which is a sub-switching element, is connected between the base and emitter of the transistor Q2 via a resistor R2. A control transistor Q4 is connected to the base of the transistor Q, and is turned on and off by the output of the monostable multipipe leak IC2. Furthermore, the monostable multinoy plate IC, IC2 are commercially available ICs.
, MC145388%5N74123N, etc.

さらに、トランジスタQ、のベースとトランジスタQ、
のフレフタは、コンパレータIC1の出力に抵抗RIM
を介して接続される。コンパレータ■C3はオペアンプ
(例、UPC451)で構成されもので、コンパレータ
■C3は電流トランスT2で検出した負荷電流ILAに
比例した2次出力をダイオードD1、コンデンサC6で
整流平滑して得られた検出出力電圧vYを基準電圧eと
比較する。この基準電圧eはツェナーダイオードなどに
より得る。
Furthermore, the base of transistor Q, and the transistor Q,
The flip-flop connects the resistor RIM to the output of the comparator IC1.
connected via. Comparator ■C3 is composed of an operational amplifier (for example, UPC451), and comparator ■C3 is a detection signal obtained by rectifying and smoothing the secondary output proportional to load current ILA detected by current transformer T2 with diode D1 and capacitor C6. Output voltage vY is compared with reference voltage e. This reference voltage e is obtained by a Zener diode or the like.

而して電!)ランスT2% コンパレータ■C3、トラ
ンジスタQ 51 Q 4 、単安定マルチバイブレー
タIC,、IC,等によりインバータ回路Bの出力の変
動を補償する制御回路SをvtJ&する。
And electricity! ) Lance T2% Comparator ■C3, transistor Q 51 Q 4 , monostable multivibrator IC, , IC, etc. to vtJ& the control circuit S that compensates for fluctuations in the output of the inverter circuit B.

次に本実施例の動作をPjS2図の波形図により説明す
る。まず単安定マルチIC,、I C2は以下のような
動作をする。つまり単安定マルチバイブレータIC,の
入力端B、には、トランジスタQ2のVCIEを抵抗R
4、R5により分圧して得られた電圧■6.(第2図(
イ))が入力される。単安定マルチバイブレータIC,
の出力端Q、には、電圧■R9の立ち下りでハイレベル
となる信号Q+が出る。この時間は、コンデンサCtと
抵抗R6で決定される(第2図(ハ)参照)。単安定マ
ルチバイブレータ■C1の出力信号q、は更に単安定マ
ルチバイブレータIC2の入力nt B 2に入力され
、単安定マルチパイブレークIC2の出力yaks2に
は、信号Q+の立ち下りでローレベルとなる信号q2が
出力される。信号q2のローレベルの期間はコンデンサ
C8と抵抗R2で決定される(m2図(ニ)参照)。
Next, the operation of this embodiment will be explained using a waveform diagram of PjS2. First, the monostable multi-IC, IC2 operates as follows. In other words, the input terminal B of the monostable multivibrator IC has the VCIE of the transistor Q2 connected to the resistor R.
4. Voltage obtained by dividing voltage by R5 ■6. (Figure 2 (
b)) is input. monostable multivibrator IC,
A signal Q+, which becomes high level at the fall of the voltage R9, is output from the output terminal Q. This time is determined by the capacitor Ct and the resistor R6 (see FIG. 2(c)). The output signal q of the monostable multivibrator ■C1 is further input to the input ntB2 of the monostable multivibrator IC2, and the output yaks2 of the monostable multivibrator IC2 has a signal that becomes low level at the falling edge of the signal Q+. q2 is output. The low level period of the signal q2 is determined by the capacitor C8 and the resistor R2 (see figure m2 (d)).

この信号q2は抵抗R6を介してトランジスタQ。This signal q2 is applied to a transistor Q via a resistor R6.

のベースに入力され、トランジスタQ、をオン、オフさ
せる。次に電流トランスT2は負荷電流■いを検出し、
この検出出力電圧■には、フンパレータ■C1により基
準電圧eと比較される。コンパレ−タIC1の出力端に
は、Vg>eの時、ハイレベル、VK<eの時に、ロー
レベルとなる信号q、が第3図(イ)のように出力され
る。而して負荷電流IL^が増加し、Vy>eになると
、信号q、がハイレベルになる。さらに第2図(ニ)の
信号q2がローレベルの時、トランジスタQ、がオフ、
トランジスタQ、がオンとなるのでトランジスタQ2は
、急速にオフする。この結果トランジスタQ2のオン期
間はトランジスタQ1のオン期間より小さくなり、両ス
イッチングトランジスタQ、、Q2のオン期間は、アン
バランスとなって負荷電流ILAは小さくなる。この原
理は既に特願昭60−113716号によって本発明者
らが提案しているものである。
is input to the base of Q, turning transistor Q on and off. Next, the current transformer T2 detects the load current,
This detected output voltage (2) is compared with a reference voltage (e) by a humpator (2) C1. A signal q is outputted to the output terminal of the comparator IC1, as shown in FIG. 3(a), which becomes high level when Vg>e and becomes low level when VK<e. When the load current IL^ increases and becomes Vy>e, the signal q becomes high level. Furthermore, when the signal q2 in FIG. 2(d) is at a low level, the transistor Q is turned off.
Since transistor Q is turned on, transistor Q2 is rapidly turned off. As a result, the on-period of transistor Q2 becomes shorter than the on-period of transistor Q1, and the on-periods of both switching transistors Q, Q2 become unbalanced, and the load current ILA becomes small. This principle has already been proposed by the present inventors in Japanese Patent Application No. 113716/1982.

その原理を要約すると両トランジスタQ 、、Q 2の
オン期間を異ならせることによって正側波形と負側波形
とが同一でない(オンデユーテイが異なる)非対称な交
流波形を形成し、この交流波形をコンデンサC1を介し
て負荷Rに印加すると、コンデンサC2によって直流成
分がカットされることになり、非対称性に応じた電力が
負荷Rに供給されることになる。従ってトランジスタQ
;、Q2のオン期間を徐々に変化させて交流電源の非対
称性を変えることによって負荷Rに供給される電力を調
整できることになる。 さて負荷電流1.^が小さくな
り、やがて、Vy<eとなると、コンパレータIC,の
出力がローレベルとなるので、トランジスタQ、がオフ
となりトランジスタQ、、Q2のオン期間が等しくなり
、負荷電流IL^が増加する。
To summarize the principle, an asymmetric AC waveform is formed in which the positive side waveform and the negative side waveform are not the same (different on duty) by making the on periods of both transistors Q,, Q2 different, and this AC waveform is transferred to the capacitor C1. When applied to the load R via the capacitor C2, the DC component is cut off by the capacitor C2, and power is supplied to the load R according to the asymmetry. Therefore transistor Q
By gradually changing the ON period of Q2 and changing the asymmetry of the AC power supply, the power supplied to the load R can be adjusted. Now, load current 1. When ^ becomes smaller and Vy<e, the output of comparator IC becomes low level, transistor Q is turned off, the on periods of transistors Q, and Q2 become equal, and load current IL^ increases. .

以上の動作を繰り返すことにより、負荷電流■。By repeating the above operations, the load current ■.

あの出力波形は第3図(ハ)に示す様になり、その実効
値はほぼ一定となり、その変動を補償することができる
。同様に、トランジスタQ、のオン期間を、トランジス
タQ2のオン期間より短くした場合も同じ効果が得られ
る。尚m2図(ロ)はトランジスタQ2に流れる電流I
 O2%又!13図(ロ)は信号q2を示す。
The output waveform becomes as shown in FIG. 3 (c), and its effective value becomes almost constant, and its fluctuation can be compensated for. Similarly, the same effect can be obtained when the on period of transistor Q is made shorter than the on period of transistor Q2. In addition, the m2 diagram (b) shows the current I flowing through the transistor Q2.
O2% again! Figure 13 (b) shows the signal q2.

実」「憇」一 本実施例ではインバータ回路Blem4図の枠内のよう
な回路構成によって達成している。
In this embodiment, this is achieved by a circuit configuration as shown in the frame of the inverter circuit Blem4.

つまり直流電源EにトランジスタQ7.Q、の直列回路
及びトランジスタQ、、Q、を接続し、該トランジスタ
Q6.Q、の直列回路及びトランジスタQ、、Q@の各
々の接続端にコンデンサC1を介してインダクタンスL
、放電灯LAの直列回路からなる負荷Rを接続しである
。制御回路SはトランジスタQ5.Q、及びトランジス
タQ、、Q、を夫々において交互にオン、オフさせる回
路であり、負荷電流制御部Cは負荷電流ILAを電流ト
ランスT2によりフィードバックし制御回路Sに負荷電
流可変を指示するための回路である。而してトランジス
タQ、、Q、及びトランジスタQ、、Q、は直流電yi
Eの直流電圧を交流電圧に変換するインバータ回路Bを
構成する。
In other words, the transistor Q7 is connected to the DC power supply E. Q, and transistors Q, , Q, are connected in series, and the transistors Q6. An inductance L is connected to the series circuit of Q and each connection terminal of the transistors Q, , Q@ through a capacitor C1.
, a load R consisting of a series circuit of discharge lamps LA is connected. The control circuit S includes a transistor Q5. Q, and transistors Q, ,Q, are turned on and off alternately.The load current control section C feeds back the load current ILA through the current transformer T2 and instructs the control circuit S to vary the load current. It is a circuit. Therefore, transistors Q, ,Q, and transistors Q,,Q, have DC current yi
An inverter circuit B is configured to convert the DC voltage of E into an AC voltage.

第5図は第4図の制御回路Sと負荷電流制御部Cの具体
的回路を示しており、負荷電流制御gcノタイマ用IC
回路IC,、IC2は例えjrrNTER8IL社製N
E/5E555あるいはNEC社製μpcissscな
どで構成されている。抵抗R9t R+。、コンデンサ
C5、タイマ用IC回路IC1で無安定マルチバイブレ
ータを構成している。このタイマ用回路IC,の出力を
タイマ用IC回路IC1の■端子のトリガ一端子に接続
している。タイマ用IC回路IC1、可変抵抗R11、
コンデンサC2゜、C81は無安定マルチバイブレータ
を構成している。タイマ用IC回路■C5の出力は抵抗
R,□を介してトランジスタQ、のベースへ、又インバ
ータデー)IC,で反転させた後に抵抗R17を介して
トランジスタQ、。のベース変換接続しである。トラン
ジスタQ、、Q、。は交互にオン、オフし、トランスT
s、T、を介して絶縁した信号を抵抗R13〜抵抗Ra
sを夫々介してトランジスタQ、、QいQ、、Q、のベ
ース、エミッタ間へ供給する。第6図は第5図回路の各
部の信号を示す。
FIG. 5 shows a specific circuit of the control circuit S and load current control section C in FIG.
For example, the circuits IC, IC2 are N made by jrrNTER8IL.
It is composed of E/5E555 or μpcisssc manufactured by NEC Corporation. Resistance R9t R+. , capacitor C5, and timer IC circuit IC1 constitute an astable multivibrator. The output of this timer circuit IC is connected to the trigger terminal of the timer IC circuit IC1. Timer IC circuit IC1, variable resistor R11,
Capacitors C2° and C81 constitute an astable multivibrator. The output of the timer IC circuit C5 is sent to the base of the transistor Q via the resistors R and □, and after being inverted by the inverter IC, the output is sent to the transistor Q via the resistor R17. The base conversion is connected. Transistor Q,,Q,. is turned on and off alternately, and the transformer T
The isolated signal is connected to the resistor R13 to the resistor Ra through the resistor R13 and the resistor Ra
It is supplied between the bases and emitters of transistors Q, , Q, , and Q through respective terminals. FIG. 6 shows signals of various parts of the circuit of FIG.

。タイマ用IC回路ICsの出力信号a1.を第6図(
a)に示すように抵抗RItRIO、コンデンサC3で
決まる周期t0の信号である。この信号aがタイマ用I
C回路IC9の■端子に1/3Vcc以上の電圧(トリ
がパルス)として印加されると第6図(b)に示す出力
信号すは”H″となる。この”H″の期間T1は可変抵
抗RI 1 、コンデンサC++で決まる。この第6図
(b)の信号すを反転した電圧Cは第6図(c)に示す
ようにこの期間T、の間”L”となる、一定期間t。
. Output signal a1 of the timer IC circuit ICs. Figure 6 (
As shown in a), it is a signal with a period t0 determined by the resistor RItRIO and the capacitor C3. This signal a is for timer I
When a voltage of 1/3 Vcc or more (pulse) is applied to the terminal (2) of the C circuit IC9, the output signal shown in FIG. 6(b) becomes "H". This "H" period T1 is determined by the variable resistor RI 1 and the capacitor C++. The voltage C obtained by inverting the signal S in FIG. 6(b) remains "L" during this period T, as shown in FIG. 6(c), for a certain period t.

が経過すると、信号すはL”、信号Cは”H″となる。When the time period elapses, the signal S becomes "L" and the signal C becomes "H".

従って、トランジスタQ、は期間t、でオンし、トラン
ジスタQ、。は期間t2でオンする。トランジスタQ 
5(Q 、、)がオン、オフすると期間t+(tz)を
介してトランジスタQs、Q、(Q、、Q、)がオン、
オフする。また、T、、T2の期間は制御回路Sの可変
抵抗R1+の電圧を可変することによって可変すること
ができる。以上#S5図回路によって第7図及び第8図
に示すように周期を一定にし、期間を可変する制御が達
成される。
Therefore, transistor Q, is turned on during period t, and transistor Q,. is turned on during period t2. transistor Q
5(Q,,) turns on and off, transistors Qs, Q, (Q,,Q,) turn on through period t+(tz),
Turn off. Furthermore, the periods T, , T2 can be varied by varying the voltage of the variable resistor R1+ of the control circuit S. As shown in FIGS. 7 and 8, the circuit shown in #S5 achieves control in which the period is made constant and the period is varied.

つまり負荷電流ILAが増加すると、電流トランスT2
による検出出力電圧vkが増すのでコンデンサC11が
抵抗R11により早く充電さ゛れるためタイマ用IC回
路I Csの出力の期間L1はt2より短くなり、トラ
ンジスタQ、、Q、とトランジスタQ 7yQ6のオン
期間が第7図(a)、(b)に示すようにアンバランス
となり負荷電流■LAが減少する。負荷電流IL^が減
少すると、電流トランスT1による検出出力電圧vKが
低下するので、コンデンサCI+への充電が遅くなり、
1.の期間が長くなってほぼt1=hとなるのでトラン
ジスタQ、、Q、とトランジスタQ、、Q、のオン区間
が第8図(a)(b)に示すようにほぼ等しくなり、負
荷電流ILAが増加する。
In other words, when the load current ILA increases, the current transformer T2
Since the detected output voltage vk increases, the capacitor C11 is charged faster by the resistor R11, so the output period L1 of the timer IC circuit ICS becomes shorter than t2, and the on-periods of the transistors Q, Q, and Q7yQ6 become shorter than t2. As shown in FIGS. 7(a) and 7(b), an imbalance occurs and the load current ■LA decreases. When the load current IL^ decreases, the detected output voltage vK by the current transformer T1 decreases, so the charging of the capacitor CI+ becomes slower.
1. As the period of t1 becomes longer and approximately t1=h, the on-periods of transistors Q, , Q and transistors Q, , Q become approximately equal as shown in FIGS. 8(a) and (b), and the load current ILA increases.

以上のような動作を繰り返すことにより、負荷電流■L
^をほぼ一定に保つ事ができる。
By repeating the above operation, the load current ■L
It is possible to keep ^ almost constant.

尚負荷電流IL^の変動を検出するかわりに電源電圧の
変動を検出することにもより同等にインバータ回路Bの
出力の変動を補償することもできる。
Incidentally, it is also possible to equivalently compensate for fluctuations in the output of the inverter circuit B by detecting fluctuations in the power supply voltage instead of detecting fluctuations in the load current IL^.

【発明の効果J 本発明は直流電源と、所定周期で交互にオンオフを繰り
返す少なくとも一対のスイッチング素子を含み上記直流
電源の電圧を交流電圧に変換して出力するインバータ回
路と、このインバータ回路の出力に上り付勢される負荷
とよりなり、上記インバータ回路が、上記所定周期内に
おける上記一対のスイッチング素子の各オン期間の比を
変化させる制御回路と、負荷と直列に接続されるコンデ
ンサとを具備したインバータ装置において、負荷電流、
出力電圧などの検出出力を上記制御回路にフィードバッ
クすることによりインバータ回路の出力の変動を補償す
るので、インバータ回路の発振周波数を変えることなく
負荷変動補償ができ、結果雑音の発生防止やスイッチン
グ素子のスイッチグロスの低減などに有利であるとい効
果を奏する。
Effects of the Invention J The present invention comprises a DC power supply, an inverter circuit that includes at least a pair of switching elements that alternately turn on and off at a predetermined period, and converts the voltage of the DC power supply into an AC voltage and outputs the AC voltage, and an output of the inverter circuit. The inverter circuit includes a control circuit that changes the ratio of on-periods of the pair of switching elements within the predetermined period, and a capacitor connected in series with the load. In the inverter device, the load current,
By feeding back the detected output such as the output voltage to the control circuit described above, fluctuations in the output of the inverter circuit are compensated for, so load fluctuations can be compensated for without changing the oscillation frequency of the inverter circuit, and as a result, noise can be prevented and switching elements can be This is effective in reducing switch gloss.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例1の回路図、第2図及び13図
は同上の動作説明用の波形図、第4図は本発明の実施例
2の回路図、第5図は同上の要部の回路図、第6図乃至
第8図は同上の動作説明用波形図、第9図は従来例の回
路図、第10図は他の従来例の回路構成図、第11図は
同上の回路図、第12図は同上の動作説明用波形図であ
る。 R・・・負荷、E・・・直流電源、B・・・インバータ
回路、Q、、Q2・・・トランジスタ、S・・・制御回
路である。 代理人 弁理士 石 1)氏 七 第7図 (b) Qy、Q6  オフ   オン第10図 第11図 第12図 (a)        (b)
Fig. 1 is a circuit diagram of the first embodiment of the present invention, Figs. 2 and 13 are waveform diagrams for explaining the operation of the same as above, Fig. 4 is a circuit diagram of the second embodiment of the present invention, and Fig. 5 is the same as the above. A circuit diagram of the main part, FIGS. 6 to 8 are waveform diagrams for explaining the operation of the same as above, FIG. 9 is a circuit diagram of a conventional example, FIG. 10 is a circuit configuration diagram of another conventional example, and FIG. 11 is the same as above. The circuit diagram of FIG. 12 is a waveform diagram for explaining the operation of the same. R: Load, E: DC power supply, B: Inverter circuit, Q, , Q2: Transistor, S: Control circuit. Agent Patent Attorney Mr. Ishi 1) 7 Figure 7 (b) Qy, Q6 Off On Figure 10 Figure 11 Figure 12 (a) (b)

Claims (1)

【特許請求の範囲】[Claims] (1)直流電源と、所定周期で交互にオンオフを繰り返
す少なくとも一対のスイッチング素子を含み上記直流電
源の電圧を交流電圧に変換して出力するインバータ回路
と、このインバータ回路の出力により付勢される負荷と
よりなり、上記インバータ回路が、上記所定周期内にお
ける上記一対のスイッチング素子の各オン期間の比を変
化させる制御回路と、負荷と直列に接続されるコンデン
サとを具備したインバータ装置において、負荷電流、出
力電圧などの検出出力を上記制御回路にフィードバック
することによりインバータ回路の出力の変動を補償する
ことを特徴とするインバータ装置
(1) A DC power source, an inverter circuit that includes at least one pair of switching elements that alternately turn on and off at a predetermined period, and converts the voltage of the DC power source into an AC voltage and outputs it, and is energized by the output of the inverter circuit. In the inverter device, the inverter circuit comprises a control circuit that changes the ratio of on-periods of the pair of switching elements within the predetermined period, and a capacitor connected in series with the load. An inverter device that compensates for fluctuations in the output of an inverter circuit by feeding back detection outputs such as current and output voltage to the control circuit.
JP61281428A 1986-11-26 1986-11-26 Inverter device Pending JPS63136964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61281428A JPS63136964A (en) 1986-11-26 1986-11-26 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61281428A JPS63136964A (en) 1986-11-26 1986-11-26 Inverter device

Publications (1)

Publication Number Publication Date
JPS63136964A true JPS63136964A (en) 1988-06-09

Family

ID=17639024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61281428A Pending JPS63136964A (en) 1986-11-26 1986-11-26 Inverter device

Country Status (1)

Country Link
JP (1) JPS63136964A (en)

Similar Documents

Publication Publication Date Title
US4992702A (en) Inverter capable of controlling operating frequency
JP2001501362A (en) Multi-resonant DC-DC converter with full-wave rectification means
JP2793836B2 (en) Lighting load control device
JPS63136964A (en) Inverter device
JP2742412B2 (en) Inverter device
JPH03872Y2 (en)
JPH0266890A (en) Lighting-up device
JP3164134B2 (en) Power supply
JPH0729751Y2 (en) Inverter device
JP3211380B2 (en) Power converter
JPS5840797Y2 (en) DC-DC converter
JPH0586131B2 (en)
JP2514649B2 (en) Discharge lamp lighting device
JP2697815B2 (en) Inverter device
JP2913058B2 (en) Power supply
JP2872279B2 (en) DC-AC inverter
JPH0237278Y2 (en)
JP2532203Y2 (en) Switching power supply
JPH0667208B2 (en) Power supply circuit
JPH028552Y2 (en)
JP2514146Y2 (en) Inverter device
JPH01103161A (en) Power supply
JPH03141598A (en) Inverter apparatus
JPH0230376A (en) Power unit for arc machining
JPH04183278A (en) Converter