JPH0667208B2 - Power supply circuit - Google Patents

Power supply circuit

Info

Publication number
JPH0667208B2
JPH0667208B2 JP58233315A JP23331583A JPH0667208B2 JP H0667208 B2 JPH0667208 B2 JP H0667208B2 JP 58233315 A JP58233315 A JP 58233315A JP 23331583 A JP23331583 A JP 23331583A JP H0667208 B2 JPH0667208 B2 JP H0667208B2
Authority
JP
Japan
Prior art keywords
load
transistors
duty
transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58233315A
Other languages
Japanese (ja)
Other versions
JPS60125174A (en
Inventor
勝己 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP58233315A priority Critical patent/JPH0667208B2/en
Publication of JPS60125174A publication Critical patent/JPS60125174A/en
Publication of JPH0667208B2 publication Critical patent/JPH0667208B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、放電灯の点灯装置などに用いる電源回路に
関するものである。
Description: TECHNICAL FIELD The present invention relates to a power supply circuit used in a lighting device for a discharge lamp or the like.

〔背景技術〕[Background technology]

第1図に放電灯点灯装置として用いた電源回路の従来例
を、第2図の(A)にその全点灯時のタイムチャート
を、(B)に調光時のタイムチャートを示す。第1図に
おいて、Eは交流電源,DBは全波整流器、C1は平滑コン
デンサ、Iは他励式フルブリッジインバータ、L
負荷としての放電灯、L1はインダクタ、Cはコンデン
サ、Tr1〜〜Tr4はスイッチ素子としてのトランジスタ、
D1〜D4は帰還ダイオードである。IC1,IC2およびVCE1,
VCE2はトランジスタTr1,Tr2のコレクタ電流およびコレ
クタ・エミッタ間電圧、ID1,ID2はダイオードD1,D2
順方向電流、Iは負荷電流、Vは負荷電圧、つまり
インダクタL1,放電灯L0およびコンデンサCよりなる負
荷回路の両側に加るる電圧であり、他励式フルブリッジ
インバータIの出力端に現れる電圧である。
FIG. 1 shows a conventional example of a power supply circuit used as a discharge lamp lighting device, FIG. 2 (A) shows a time chart at the time of full lighting, and FIG. 2 (B) shows a time chart at the time of dimming. In Figure 1, E is an AC power source, DB full-wave rectifier, C 1 smoothing capacitor, I n is separately excited full-bridge inverter, a discharge lamp as L o is the load, L 1 is an inductor, C is a capacitor, Tr 1 to Tr 4 are transistors as switching elements,
D 1 to D 4 are feedback diodes. I C1 , I C2 and V CE1 ,
V CE2 is the collector current and collector-emitter voltage of the transistors Tr 1 and Tr 2 , I D1 and I D2 are the forward currents of the diodes D 1 and D 2 , I L is the load current, and V L is the load voltage, that is, the inductor. L 1, the discharge lamp L 0 and a both sides pressurized Ruru voltage of the load circuit consisting of capacitor C, a voltage appearing at the output terminal of the separately-excited full-bridge inverter I n.

トランジスタTr1〜Tr4は図示しない制御回路によってオ
ン・オフ制御され、トランジスタTr1,Tr4がオンでトラ
ンジスタTr2,Tr3がオフの第1状態と、トランジスタT
r1,Tr4がオフでトランジスタTr2,Tr3がオンの第2状態
とが交互に繰返されるようになっている。トランジスタ
Tr1,Tr4は同一動作をなし、トランジスタTr2,Tr3は同一
動作をなし、ダイオードD1,D4は同一動作をなし、ダイ
オードD2,D3は同一動作をなすため、第2図では、トラ
ンジスタ,ダイオードにつき、トランジスタTr1,Tr2
ダイオードD1,D2の動作波形のみを代表的に表わしてい
る。
The transistors Tr 1 to Tr 4 are on / off controlled by a control circuit (not shown). The transistors Tr 1 and Tr 4 are on and the transistors Tr 2 and Tr 3 are off.
A second state in which r 1 and Tr 4 are off and transistors Tr 2 and Tr 3 are on is alternately repeated. Transistor
Since Tr 1 and Tr 4 have the same operation, the transistors Tr 2 and Tr 3 have the same operation, the diodes D 1 and D 4 have the same operation, and the diodes D 2 and D 3 have the same operation. In the figure, regarding transistors and diodes, only the operation waveforms of the transistors Tr 1 and Tr 2 and the diodes D 1 and D 2 are representatively shown.

他励式フルブリッジインバータIは周知のものであ
り、インダクタL1とコンデンサCの直列共振によりラン
プを始動させ、点灯後は、インダクタL1が安定要素とし
て働き規定のランプ電流を流すものであり、遅相負荷と
なる。
Separately-excited full-bridge inverter I n are well known, to start the lamp by the series resonance of the inductor L 1 and capacitor C, after the lighting is for the inductor L 1 is flow a lamp current provisions serve as stabilizing element , Becomes a lag load.

調光する場合、その手段として各トランジスタTr1〜Tr4
のオンデューティを制御して行うものである。調光時に
トランジスタTr1〜Tr4のオンデューティを絞っていく
と、負荷がインダクタL1と放電灯インピーダンスによる
遅相負荷であっても、例えば、ダイオードD1,D4に電流
が流れた後、トランジスタTr2,Tr3がオンする区間が現
われ、ダイオードD1,D4の逆回復時間τによる一瞬電源
短絡状態が起こり、トランジスタTr1,Tr4およびダイオ
ードD1,D4に一瞬、突入電流が流れる。そのため、従来
例では回路素子の発熱、さらには破壊に至るおそれがあ
るという問題があった。
When dimming, each transistor Tr 1 to Tr 4 is used as a means.
The on-duty of is controlled. If the on-duty of the transistors Tr 1 to Tr 4 is reduced during dimming, even if the load is a lagging load due to the inductor L 1 and the discharge lamp impedance, for example, after the current flows through the diodes D 1 and D 4. , appears interval transistor Tr 2, Tr 3 are turned on, the diode D 1, occurs momentarily supply short-circuit state by the D reverse recovery time of 4 tau, momentarily transistor Tr 1, Tr 4 and the diode D 1, D 4, inrush An electric current flows. Therefore, in the conventional example, there is a problem that the circuit element may generate heat and may be destroyed.

このような問題は、図示の他励式フルブリッジインバー
タをもつものに限らず、スイッチ素子および帰還ダイオ
ード付きのインバータをもつものに生じる問題である。
Such a problem is not limited to the one having the separately excited full bridge inverter shown in the figure, but is a problem occurring in the one having an inverter with a switch element and a feedback diode.

〔発明の目的〕[Object of the Invention]

この発明の目的は、出力調整を行った際に、スイッチ素
子,帰還ダイオードを含む回路素子に突入電流が流れる
ことが抑制される電源回路を提供することである。
An object of the present invention is to provide a power supply circuit in which a rush current is suppressed from flowing in a circuit element including a switch element and a feedback diode when an output is adjusted.

〔発明の開示〕[Disclosure of Invention]

この発明の電源回路は、直流または整流電源に接続する
スイッチ素子および帰還ダイオード付きのインバータ
と、前記スイッチ素子をオン・オフ制御する制御回路
と、前記インバータの出力端と負荷との間に介挿して負
荷電圧に対する負荷電流の位相遅延量を増減させる可飽
和インダクタと、前記スイッチ素子のオンデューティの
調整手段と、このオンデューティ調整に連動してオンデ
ューティの長,短に伴い前記可飽和インダクタのインダ
クタンス値を減少,増加させることにより負荷電流位相
の負荷電圧位相に対する位相遅延量を減少,増加させて
前記スイッチ素子がオンとなった後に負荷電流が極性反
転するように制御する制御手段とを備えたものである。
A power supply circuit according to the present invention includes an inverter having a switch element and a feedback diode connected to a direct current or a rectified power source, a control circuit for controlling ON / OFF of the switch element, and an inverter interposed between an output terminal of the inverter and a load. Saturable inductor that increases or decreases the amount of phase delay of the load current with respect to the load voltage by means of adjusting the on-duty of the switch element, and in conjunction with this on-duty adjustment, the saturable inductor Control means for controlling the load current so that the polarity of the load current is reversed after the switching element is turned on by decreasing or increasing the amount of phase delay of the load current phase with respect to the load voltage phase by decreasing or increasing the inductance value. It is a thing.

この構成によれば、出力調整に当たり、スイッチ素子の
オンデューティを長,短に調整すると、これに伴って自
動的に負荷電流位相の負荷電圧位相に対する位相遅延量
が減少,増加してスイッチ素子がオンとなった後に負荷
電流が極性反転するように可飽和インダクタが制御され
るため、帰還ダイオードの逆回復が抑制され、したがっ
て一瞬電源短絡の発生も回避され、トランジスタ,帰還
ダイオードに突入電流が流れることも抑制される。
According to this configuration, when the on-duty of the switch element is adjusted to be long or short in adjusting the output, the phase delay amount of the load current phase with respect to the load voltage phase is automatically decreased or increased accordingly. Since the saturable inductor is controlled so that the load current reverses polarity after it is turned on, reverse recovery of the feedback diode is suppressed, and therefore a momentary short circuit of the power supply is avoided, and inrush current flows through the transistor and feedback diode. It is also suppressed.

この発明の一実施例を第3図および第4図に基いて説明
する。第3図は全体についての基本的な回路を示し、第
4図はより具体的な回路を示す。DBは交流電源Eに接続
した全波整流器(ダイオードブリッジ)、C1は整流器DB
の出力端に接続した平滑コンデンサで、整流器DBととも
に整流電源を構成する。Tr1,Tr2はコンデンサC1の出力
端に接続した互いに直列接続の第1,第2のスイッチ素子
としてのトランジスタ、Tr3,Tr4は第1,第2のトランジ
スタTr1,Tr2の直列回路に並列接続した互いに直列接続
の第3,第4のスイッチ素子としてのトランジスタ、D1,D
2,D3,D4はそれぞれ第1ないし第4のトランジスタTr1,T
r2,Tr3,Tr4に並列接続した帰還ダイオード、Lは負荷
としての放電灯、Cは放電灯Lの両端フィラメントを
接続するコンデンサ、Lは放電灯Lの一方のフィラメ
ントに直列接続した位相可変素子としての限流用の可飽
和インダクタである。
An embodiment of the present invention will be described with reference to FIGS. 3 and 4. FIG. 3 shows a basic circuit as a whole, and FIG. 4 shows a more specific circuit. DB is a full-wave rectifier (diode bridge) connected to the AC power supply E, C 1 is a rectifier DB
A smoothing capacitor connected to the output terminal of the rectifier DB together with the rectifier DB. Tr 1 and Tr 2 are transistors as first and second switching elements connected in series with each other connected to the output terminal of the capacitor C 1 , and Tr 3 and Tr 4 are transistors of the first and second transistors Tr 1 and Tr 2 . Transistors serving as third and fourth switching elements, which are connected in series to each other in parallel in a series circuit, D 1 and D
2 , D 3 , D 4 are first to fourth transistors Tr 1 , T
r 2, Tr 3, Tr 4 connected in parallel to feedback diodes, L o is the discharge lamp as a load, C is a capacitor for connecting both ends filament of the discharge lamp L o, L is series to one of the filaments of the discharge lamp L o It is a saturable inductor for current limiting as a connected phase variable element.

前記4つのトランジスタTr1〜Tr4および4つの帰還ダイ
オードD1〜D4はフルブリッジインバータIを構成し、
第1,第2のダイオードD1,D2の中点(第1,第2のトラン
ジスタTr1,Tr2の中点)と、第3,第4のトランジスタT
r3,Tr4の中点(第3,第4のダイオードD3,D4の中点)と
の間に、放電灯L,コンデンサC,可飽和インダクタL
からなる負荷回路を接続している。負荷電圧は負荷回路
に加わる電圧であり、負荷電流は負荷回路に流れる電流
である。
The four transistors Tr 1 to Tr 4 and four feedback diodes D 1 to D 4 constitutes a full-bridge inverter I n,
The midpoint of the first and second diodes D 1 and D 2 (the midpoint of the first and second transistors Tr 1 and Tr 2 ) and the third and fourth transistors T
Between the middle point of r 3 and Tr 4 (the middle point of the third and fourth diodes D 3 and D 4 ), the discharge lamp Lo , the capacitor C, the saturable inductor L
Is connected to the load circuit. The load voltage is a voltage applied to the load circuit, and the load current is a current flowing through the load circuit.

Tは電源Eに接続したトランス、DB1はトランスTの二
次側に接続した全波整流器(ダイオードブリッジ)、C2
は整流器DB1の出力端に接続した平滑コンデンサで、整
流器DB1とともに整流電源を構成する。CCはこの整流電
源に接続した制御回路であり、第1,第4のトランジスタ
Tr1,Tr4をオンし、第2,第3のトランジスタTr2,Tr3をオ
フする第1状態と、第1,第4のトランジスタTr1,Tr4
オフし、第2,第3のトランジスタTr2,Tr3をオンする第
2状態とを交互に繰返すように各トランジスタTr1〜Tr4
のベース・エミッタ間に制御信号を送出する。すなわ
ち、制御回路CCの出力端に接続したパルストランスPT1
の二次側は第1,第4のトランジスタTr1,Tr4のベース・
エミッタ間に接続され、制御回路CCの出力端に別に接続
したパルストランスPT2の二次側は第2,第3のトランジ
スタTr2,Tr3のベース・エミッタ間に接続されている。
T is a transformer connected to the power source E, DB 1 is a full-wave rectifier (diode bridge) connected to the secondary side of the transformer T, C 2
In smoothing capacitor connected to an output terminal of the rectifier DB 1, constituting the rectified power with the rectifier DB 1. CC is a control circuit connected to this rectified power supply, and is the first and fourth transistor
The first state in which Tr 1 and Tr 4 are turned on and the second and third transistors Tr 2 and Tr 3 are turned off, and the first and fourth transistors Tr 1 and Tr 4 are turned off, and the second and third transistors are turned on. Each of the transistors Tr 1 to Tr 4 so as to alternately repeat the second state of turning on the transistors Tr 2 and Tr 3 of
A control signal is sent between the base and emitter of the. That is, the pulse transformer PT 1 connected to the output end of the control circuit CC
The secondary side is the base of the first and fourth transistors Tr 1 and Tr 4 .
The secondary side of the pulse transformer PT 2 connected between the emitters and separately connected to the output terminal of the control circuit CC is connected between the base and emitter of the second and third transistors Tr 2 and Tr 3 .

CCCは前記整流電源および制御回路CCは接続した負荷電
流位相制御回路であり、その出力側が可飽和インダクタ
Lに接続されている。この負荷電流位相制御回路CCC
は、トランジスタTr1〜Tr4のオンデューティの調整に連
動してオンオンデューティの長,短に伴い可飽和インダ
クタのインダクタンス値を減少,増加させることにより
負荷電流位相の負荷電圧位相に対する位相遅延量を減
少,増加させて前記スイッチ素子がオンとなった後に負
荷電法が極性反転するように制御する構成となってい
る。
CCC is a load current phase control circuit to which the rectification power source and the control circuit CC are connected, and the output side thereof is connected to the saturable inductor L. This load current phase control circuit CCC
Is in conjunction with the adjustment of the on-duty of the transistor Tr 1 to Tr 4 ON ON duty length, reducing the inductance value of with saturable inductor short, the phase delay amount with respect to the load voltage phase of the load current phase by increasing After the switching element is turned on by decreasing or increasing, the load current method is controlled so that the polarity is reversed.

第4図によってより具体的に説明すると、制御回路CC
は、集積回路IC(日本電気(株)製μPD1042)とそれの
,端子に接続した抵抗R6,コンデンサC6から構成さ
れている。集積回路ICの出力端子である,端子は各
々パルストランスPT1,PT2に接続され、交互に矩形波制
御信号を出力する。端子は,端子からの制御信号
のオンデューティを調整するための端子であり、整流電
源に接続した抵抗R1,可変抵抗R2の直列回路の中点と接
続されており、可変抵抗R2の調整により入力電圧を変更
してオンデューティを調整する。制御信号の発振周波数
は、抵抗R6とコンデンサC6によって決定される。
More specifically with reference to FIG. 4, the control circuit CC
Is composed of an integrated circuit IC (μPD1042 manufactured by NEC Corporation), and a resistor R 6 and a capacitor C 6 connected to its terminals. The terminals, which are the output terminals of the integrated circuit IC, are connected to the pulse transformers PT 1 and PT 2 , respectively, and alternately output a rectangular wave control signal. Terminal is a terminal for adjusting the on-duty of the control signal from the terminal, the resistor R 1 is connected to the rectified mains, is connected to the midpoint of the series circuit of the variable resistor R 2, the variable resistor R 2 The adjustment changes the input voltage to adjust the on-duty. The oscillation frequency of the control signal is determined by the resistor R 6 and the capacitor C 6 .

負荷電流位相制御回路CCCは次のように構成してある。
抵抗R1,可変抵抗R2の中点に抵抗R3を介してトランジス
タTr5のベースを接続し、そのコレクタをトランジスタT
r6のベースに、エミッタを逆バイアスツェナダイオード
Z2を介して整流電源の負端子に接続してある。抵抗R4
と逆バイアスツェナダイオードDZ1の直列回路を整流電
源に接続し、その中点を抵抗R5を介してトランジスタTr
6のベースに接続してある。トランジスタTr6はそのコレ
クタをトランジスタTr7のコレクタとともに整流電源の
正端子に接続し、そのエミッタをトランジスタTr7のベ
ースに接続してある。トランジスタTr7のエミッタは可
飽和インダクタMAG(第3図における可飽和インダクタ
Lに相当する)およびコンデンサC5の並列回路に接続さ
れ、この並列回路とトランジスタTr6のベースに接続し
たコンデンサC4は整流電源の負端子に接続されている。
The load current phase control circuit CCC is configured as follows.
Connect the base of transistor Tr 5 via resistor R 3 to the middle point of resistor R 1 and variable resistor R 2 , and connect the collector of transistor Tr 5 to transistor T 5.
The emitter of r 6 is connected to the negative terminal of the rectifying power supply through the reverse bias Zener diode D Z2 . Resistance R 4
The series circuit of the reverse bias Zener diode D Z1 and the rectified power source is connected, and the middle point is connected to the transistor Tr via the resistor R 5.
It is connected to the base of 6 . The transistor Tr 6 has its collector connected to the positive terminal of the rectified power supply together with the collector of the transistor Tr 7 and its emitter connected to the base of the transistor Tr 7 . The emitter of the transistor Tr 7 is connected to the parallel circuit of the saturable inductor MAG (corresponding to the saturable inductor L in FIG. 3) and the capacitor C 5 , and the parallel circuit and the capacitor C 4 connected to the base of the transistor Tr 6 are It is connected to the negative terminal of the rectified power supply.

次に動作について説明する。Next, the operation will be described.

電源投入後、上記理由により、フルブリッジインバータ
が動作して、放電灯Lが始動点灯する。可変抵抗
R2=0の時は、,端子から出力される矩形波制御信
号のオンデューティは最大となり、放電灯Lは全点灯
状態となる。この時、トランジスタTr5にはベース電流
が流れず、オフ状態であり、抵抗R4,R5を通してトラン
ジスタTr6,Tr7に十分なベース電流が供給され、トラン
ジスタTr7はオン状態(飽和領域)となり、可飽和イン
ダクタMAGに流れる制御電流は最大になるため、可飽和
インダクタMAGのインダクタンス値は最小になる。
After power-on, for the aforementioned reason, the operation is full-bridge inverter I n, the discharge lamp L o is igniting. Variable resistance
When R 2 = 0, the on-duty of the rectangular wave control signal output from the terminal is maximum, and the discharge lamp Lo is in the full lighting state. At this time, the base current does not flow in the transistor Tr 5 and is in the off state, sufficient base current is supplied to the transistors Tr 6 and Tr 7 through the resistors R 4 and R 5 , and the transistor Tr 7 is in the on state (saturation region). ), The control current flowing through the saturable inductor MAG becomes the maximum, and the inductance value of the saturable inductor MAG becomes the minimum.

一方、可変抵抗R2の値を徐々に大きくしていくと、集積
回路ICの端子の入力電圧が上昇し、それに伴って、
,端子からの矩形波制御信号のオンデューティが減
少するため、いわゆる調光状態となる。オンデューティ
を減少させていくと、〔背景技術〕で述べたように、ト
ランジスタTr1,Tr4、Tr2,Tr3に突入電流が流れるという
現象が起こるのであるが、この現象を防止するために第
2図(B)の必要部分を再掲した第5図(A)に示す負
荷電流Iの位相を強制的に遅らせて、トランジスタTr
1,Tr4あるいはトランジスタTr2,Tr3がオンした後に負荷
電流Iがゼロクロス、つまり極性反転するように、例
えばトランジスタTr1について言えば、これがオンする
前にダイオードD2に順方向電流が流れていないようにす
ればよい訳であり、この実施例ではそのような制御を行
っている。すなわち、負荷電流Iの位相を、オンデュ
ーティを減少させると同時に、遅らせていくことによっ
て、第5図(B)のような波形を得ることができ、ダイ
オードD1〜D4の逆回復時間による突入電流を防止するこ
とができる。したがって、トランジスタTr1〜Tr4のオン
デューティを制御するとともに、可飽和インダクタMAG
のインダクタンス値を制御して、トランジスタTr1〜T
r4、ダイオードD1〜D4の突入電流を防止している。
On the other hand, when the value of the variable resistor R 2 is gradually increased, the input voltage of the terminal of the integrated circuit IC rises, and accordingly,
Since the on-duty of the rectangular wave control signal from the terminal is reduced, a so-called dimming state is set. As the on-duty is decreased, as described in [Background Art], a phenomenon occurs in which an inrush current flows through the transistors Tr 1 , Tr 4 , Tr 2 , Tr 3 , but to prevent this phenomenon, the phase of the load current I L shown in FIG. 5 which is reused the necessary portions of the second view (B) (a) forcibly delayed, the transistor Tr
For example, in the case of the transistor Tr 1 , a forward current is applied to the diode D 2 before it is turned on so that the load current IL is zero-crossed, that is, the polarity is inverted after the transistors 1 and 4 or the transistors Tr 2 and Tr 3 are turned on. It is only necessary that the flow does not flow, and such control is performed in this embodiment. That is, by decreasing the on-duty and delaying the phase of the load current I L at the same time, a waveform as shown in FIG. 5B can be obtained, and the reverse recovery time of the diodes D 1 to D 4 can be obtained. It is possible to prevent the inrush current due to. Therefore, while controlling the on-duty of the transistors Tr 1 to Tr 4 , the saturable inductor MAG
By controlling the inductance value of, the transistor Tr 1 ~T
r 4, thereby preventing the inrush current of the diode D 1 to D 4.

すなわち、可変抵抗R2の値がゼロのとき、オンデューテ
ィは最大(<50%)となるが、この時はトランジスタTr
5はOFFとなり、抵抗R4,R5を通してトランジスタTr6,Tr7
にベース電流が供給され、可飽和インダクタMAGに流れ
る制御電流が最大となり、そのインダクタンス値は最小
となり、放電灯Lはいわゆる全点灯状態となる。一
方、可変抵抗R2の値を増していくと、集積回路ICの端
子の電圧が上昇し、それによって,端子からの矩形
波制御信号のオンデューティが減少する。これと同時
に、トランジスタTr5のベース電流が増加し、トランジ
スタTr5が導通を始め、トランジスタTr6のベース電位が
低下してゆき、トランジスタTr6,Tr7のベース電流が減
少していくため、トランジスタTr7は不飽和領域で動作
する。したがって、可飽和インダクタMAGの制御電流が
減少し、そのインダクタンス値が増加して、負荷電流I
の位相をさらに遅らせる方向に働く。以上のようにト
ランジスタTr1〜Tr4のオンデューティを制御するととも
に、可飽和インダクタMAGのインダクタンス値を制御す
ることによって、負荷電流Iの位相を遅らし、第5図
(B)に示すように、例えばトランジスタTr1がオンし
てコレクタ電流が流れる前にダイオードD2に電流が流れ
ないようにするので突入電流が流れることなく、安定な
調光点灯を行うことができる。なお、可変抵抗R2の代わ
りに、外部からの信号を用いて同様の制御を行うことも
可能である。
That is, when the value of the variable resistor R 2 is zero, the on-duty becomes maximum (<50%).
5 is turned off, and transistors Tr 6 and Tr 7 are connected through resistors R 4 and R 5.
To the saturable inductor MAG, the control current flowing through the saturable inductor MAG is maximized, the inductance value thereof is minimized, and the discharge lamp Lo is in a so-called full lighting state. On the other hand, as the value of the variable resistor R 2 is increased, the voltage of the terminal of the integrated circuit IC rises, which reduces the on-duty of the rectangular wave control signal from the terminal. At the same time, increases the base current of the transistor Tr 5 is, the transistor Tr 5 starts to conduct, the base potential of the transistor Tr 6 is Yuki lowered, since the base current of the transistor Tr 6, Tr 7 decreases, The transistor Tr 7 operates in the unsaturated region. Therefore, the control current of the saturable inductor MAG decreases, its inductance value increases, and the load current I
It works to further delay the phase of L. As described above, by controlling the on-duty of the transistors Tr 1 to Tr 4 and controlling the inductance value of the saturable inductor MAG, the phase of the load current I L is delayed, as shown in FIG. 5 (B). Moreover, for example, since the current is prevented from flowing to the diode D 2 before the transistor Tr 1 is turned on and the collector current flows, stable dimming lighting can be performed without the rush current flowing. Note that it is possible to perform the same control by using a signal from the outside instead of the variable resistor R 2 .

〔発明の効果〕〔The invention's effect〕

この発明によれば、出力調整に際し、インバータを構成
するスイッチ素子,帰還ダイオードその他の回路素子に
突入電流が流れることを抑制でき、その寿命を延ばし、
機器の信頼性を向上できるという効果がある。
According to the present invention, when adjusting the output, it is possible to suppress the inrush current from flowing through the switch element, the feedback diode, and other circuit elements that form the inverter, and extend the life thereof.
This has the effect of improving the reliability of the device.

【図面の簡単な説明】[Brief description of drawings]

第1図は従来例の電気回路図、第2図の(A)は全点灯
時の各部の波形のタイムチャート、(B)は調光時の各
部の波形のタイムチャート、第3図はこの発明の一実施
例の電気回路図、第4図はそのより具体的な電気回路
図、第5図の(A)は第2図(B)の必要部分を再掲し
た波形のタイムチャート、(B)は実施例の動作波形の
タイムチャートである。 Tr1〜Tr4……トランジスタ(スイッチ素子)、D1〜D4
…帰還ダイオード、I……インバータ、CC……制御回
路、L……可飽和インダクタ、MAG……可飽和インダク
タ、R2……可変抵抗(オンデューティの調整手段)、CC
C……負荷電流位相制御回路(手段)
FIG. 1 is an electric circuit diagram of a conventional example, FIG. 2 (A) is a time chart of waveforms of respective parts at full lighting, (B) is a time chart of waveforms of respective parts at dimming, and FIG. 4 is an electric circuit diagram of an embodiment of the invention, FIG. 4 is a more specific electric circuit diagram thereof, FIG. 5A is a time chart of waveforms in which necessary portions of FIG. ) Is a time chart of operation waveforms in the embodiment. Tr 1 to Tr 4 …… Transistors (switch elements), D 1 to D 4
... feedback diode, I n ...... inverter, CC ...... control circuit, L ...... saturable inductor, MAG ...... saturable inductor, R 2 ...... variable resistor (on-duty of the adjusting means), CC
C: Load current phase control circuit (means)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】直流または整流電源に接続するスイッチ素
子および帰還ダイオード付きのインバータと、前記スイ
ッチ素子をオン・オフ制御する制御回路と、前記インバ
ータの出力端と負荷との間に介挿して負荷電圧に対する
負荷電流の位相遅延量を増減させる可飽和インダクタ
と、前記スイッチ素子のオンデューティの調整手段と、
このオンデューティ調整に連動してオンデューティの
長,短に伴い前記可飽和インダクタのインダクタンス値
を減少,増加させることにより負荷電流位相の負荷電圧
位相に対する位相遅延量を減少,増加させて前記スイッ
チ素子がオンとなった後に負荷電流が極性反転するよう
に制御する制御手段とを備えた電源回路。
1. An inverter having a switch element and a feedback diode connected to a DC or rectified power source, a control circuit for controlling ON / OFF of the switch element, and a load inserted between an output end of the inverter and a load. A saturable inductor that increases or decreases the phase delay amount of the load current with respect to the voltage; and an on-duty adjusting means of the switch element,
In conjunction with this on-duty adjustment, the inductance value of the saturable inductor is decreased or increased according to the on-duty length and the on-duty, thereby decreasing or increasing the phase delay amount of the load current phase with respect to the load voltage phase. And a control means for controlling the load current so that the polarity of the load current is reversed after the power is turned on.
JP58233315A 1983-12-09 1983-12-09 Power supply circuit Expired - Lifetime JPH0667208B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58233315A JPH0667208B2 (en) 1983-12-09 1983-12-09 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58233315A JPH0667208B2 (en) 1983-12-09 1983-12-09 Power supply circuit

Publications (2)

Publication Number Publication Date
JPS60125174A JPS60125174A (en) 1985-07-04
JPH0667208B2 true JPH0667208B2 (en) 1994-08-24

Family

ID=16953199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58233315A Expired - Lifetime JPH0667208B2 (en) 1983-12-09 1983-12-09 Power supply circuit

Country Status (1)

Country Link
JP (1) JPH0667208B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236199U (en) * 1988-08-31 1990-03-08
CN103222178A (en) * 2010-10-29 2013-07-24 松下电器产业株式会社 Inverter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130853A (en) * 1975-05-09 1976-11-13 Hitachi Koki Co Ltd Voltage limit circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130853A (en) * 1975-05-09 1976-11-13 Hitachi Koki Co Ltd Voltage limit circuit

Also Published As

Publication number Publication date
JPS60125174A (en) 1985-07-04

Similar Documents

Publication Publication Date Title
US4060752A (en) Discharge lamp auxiliary circuit with dI/dt switching control
JPS61284088A (en) Solid state oscillator for power
JPH0680598B2 (en) Frequency stabilization Automatic gain control Ballast system
JPH06225172A (en) Switching mode power supply
JP2793836B2 (en) Lighting load control device
JPH06327247A (en) High-power-factor power supply device
JPH0667208B2 (en) Power supply circuit
JP2001185391A (en) Electronic stabilizer of single switch type
JPH0622560A (en) Dc-ac converter
JP2772175B2 (en) Discharge lamp lighting device
JP3116875B2 (en) Power supply
JP2697815B2 (en) Inverter device
JPH03198668A (en) Inverter device
JPS644312Y2 (en)
JP2731093B2 (en) Power supply
KR880000509B1 (en) Operating device of discharge lamps
JPH0237278Y2 (en)
JP3501242B2 (en) Switching circuit, inverter device, discharge lamp lighting device and lighting device
JP2913058B2 (en) Power supply
JP2514649B2 (en) Discharge lamp lighting device
JPH0586131B2 (en)
JPH02299433A (en) Charging circuit
JPH0767356A (en) Power supply device
JPH05199746A (en) Insulation type power-supply circuit
JPH03257789A (en) High frequency heating device