JPS63128897A - 時分割交換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数の通話路メモリの各々に各別のｍ多重信号をシーケ
ンシャルに書き込み、各通話路メモリの読出しデータが
ｍ×Ｎ多重データとなるように各通話路メモリに対する
制御メモリによる制御を生ぜしめ、そのようにして読み
出されたｍ×Ｎ多重データをＮ個の多重度変換装置の各
々において同一出力多重関係にあるｍ多重データに変換
出力する。

〔産業上の利用分野〕

本発明は時分割交換装置に関し、更に詳しく言えば通話
路メモリでの高多重化及びその多重信号内の同一出力多
重データの各々についての多重度低減変換を利用した時
分割交換装置に関する。

ディジタル交換システムにおいては、時分割交換装置が
用いられている。このような時分割交換装置の中には、
複数の入力多重信号をその多重度と同一多重度の複数の
出力多重信号にするものがある。成る入力多重信号は対
応する出力多重信号の中へ交換スイッチされるも・のち
あれば、他の出力多重信号の中へ交換スイッチされるも
のもある。

このような交換スイッチの複雑性からそれに要するハー
ドウェア量の増大を来たしており、上述のような交換ス
イッチを可能な限り少ないハードウェアの中で実現した
いという要求がある。

〔従来の技術〕

従来技術において、ポート数ｍの時分割交換装置が第５
図に示されている。この装置は公知のもので、ｍ入力回
線の信号を多重回路（ＭＰＸ）２でｍ多電化された信号
を、例えば通話路メモリ（ＳＰＭ）４ヘシーケンシヤル
に書き込み、そして制御メモリ８ｏの制御の下にランダ
ムに読み出して入力多重関係と異なる多重関係の、つま
り交換したｍ多重信号とし、これを分離回路（ＤＭＰＸ
）６を介して最終的な交換出力として各出力回線に出力
するものである。第５図装置をポート数２ｍの時分割交
換装置に変更したい場合には、第６図に示すように、第
５図に示す時分割交換装置の各構成要素から成るモジュ
ールを各々、もう１つ設けると同時に、それら２つのモ
ジュール構成の時分割交換装置Ａ、Ｈの各々に、同一容
量の通話路メモリ４Ｂ１．４Ｂ２を設けて初めて２ｍボ
ートの入力信号についての交換スイッチが可能になるも
のであった。これは、時分割交換装置Ａ側において時分
割交換装置Ｂ側の加入者についての交換処理をし、これ
と同時に、時分割交換装置Ｂ側において時分割交換装置
Ａ側の加入者についての交換処理をしなければならない
ことによる。これに加えて、その交換スイッチのために
は各通話路制御メモリＬ、８ａに対応する通話路メモリ
４Ａ１又は４　Ｂ１　ｉ　４Ａ２又は４Ｂ２の選択情報
（Ａ／＊Ｂ）を持たせる必要がある。Ｌ　Ｓ、８□Ｓは
そのための記憶域である。第６図において、２１，２２
は多重回路（ＭＰＸ）　、６＋　、６２は分離回路（Ｄ
ＭＰＸ）である。

〔発明が解決しようとする問題点〕

上述のように、従来技法においては、交換ポート数が増
えれば、通話路メモリ°の増設が不可避である。例えば
、ポート数が２倍になれば、元のボート数毎にもう１つ
の通話路メモリが必要になる。

つまり、ポート数が２倍になれば元のボート数単位毎に
２倍の通話路メモリが必要になる。ポート数が３倍、４
倍になれば、３倍、４倍の通話路メモリを必要としてし
まうものであった。

本発明は、斯かる問題点に鑑みて創作されたもので、ハ
ードウェアの削減をしつつ時間スイッチ機能の中での空
間スイッチ機能を実現し得る時分割交換装置を提供する
ことを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図を示す。この図に示す
ように、本発明の時分割交換装置は、ｍ多重信号をシー
ケンシャルに書き込み、書込み速度のＮ倍の読出し速度
でランダムに読出し可能なＮ個の通話路メモリ４．・・
・４？１と、各通話路メモリの出力間に接続され、通話
路メモリ出力の各々で前記ｍ多重信号の１多重単位時間
内のｌ／Ｎ時間ずつ各１多重単位時間毎に駆動される通
話路メモリ出力パス１１と、前記各通話路メモリに接続
され、これら通話路メモリを介してｍｘＮの通話路パス
を設定せしめるための各通話路メモリのランダム読出し
による前記通話路メモリ出力パス駆動゛出力を発生させ
る制御メモリ８と、該制御メモリ８に前記通話路パスの
ためのパス設定データを設定するパス設定手段２０と、
前記通話路メモリ出力パス１１に接続され、該パス１１
上のｍ×Ｎ多重データを夫々、同一出力多重関係にある
ｍ多重データに変換するＮ個の多重度変換装置１４鵞　
・・・１４Ｎとより成る。

〔作　用〕

各通話路メモリ４１　・・・４汁にシーケンシャルに書
き込まれたｍ多重信号は制御メモリ２０のパス設定デー
タによって決まるランダムな読出しにより各通話路メモ
リ４１　・・・４Ｎから読み出される。その読み出しに
よって通話路メモリ出力パス１１はｍ多重信号の１多重
単位時間内が前記パス設定データによって決まる順序で
Ｎ個の通話路メモリの出力により駆動される。こうする
ことによって、Ｎ個の通話路メモリの入力から通話路メ
モリ出力パス１１上にｍｘＮ（１ｍの通話路が形成され
る。そのパス１１上の同一出力多重関係にあるｍ個の通
話路を対応する多重度変換装置を介して取り出す。

このような、交換をするのに、従来技法によれば通話路
メモリを２Ｎ個必要としたのを本発明によればＮ個で足
りる。

〔実施例〕

第２図は本発明の一実施例を示す。この図において、２
Ａ、２Ｂはｍ個のディジタル入力信号を入ハイウェイ　
（［株］ＵＨＷ、■ＵＨＷ）■、■上にｍ多重のディジ
タル信号として出力する多重回路である。４Ａ、４Ｂは
通話路メモリ　（ＳＰＭＡ。

ＳＰＭＢ）で、対応する制御メモリ（ＣＭＡ、ＣＭＢ）
８Ａ、８Ｂの制御の下にシーケンシャルに書き込まれた
ｍ多重信号を書込み速度の２倍の読出し速度でランダム
に読み出し得るメモリである。

そのような書込み、そして読出しのための各制御メモリ
の交換パス設定データはその交換のための呼の発生に応
答して図を明瞭にするため図示しない設定手段（公知同
様の構成）によって予め各制御メモリに書き込まれる。

それと共に、各通話路メモリ毎に通話路メモリ４Δ又は
通話路メモリ４Ｂのいずれかを選択する選択情報（Ａ／
１ｋＢ例えば：“０”／“ｌ”）が各交換パス設定デー
タ毎に選択情報記憶域８Ａ３．８ＢＳに書き込まれる。

そして、各制御メモリ８Ａ、８Ｂには線■を介して入ハ
イウェイ■、■上の１フレーム内の単位周期（タイムス
ロット）の１７２を単位周期とするタイミング信号が供
給され、それに応答して交換パス設定データ及び選択情
報の書込み、読出しが行なわれる。各制御メモリ８Ａ、
８Ｂの各出力■。

■は対応する通話路メモリ４Ａ、４Ｂの読出し制御入力
に接続されると共に、モジュール間共通パス■を介して
相互に接続されている。２Ａ、４Ａ。

８Ａ、ＩＯＡ、１２Ａ、６Ａ並びに２Ｂ、４Ｂ。

８Ｂ、ＩＯ８，１２Ｂ、６Ｂ−は夫々、モジュールとし
て形成される。

通話路メモリ４Ａ、４Ｂの各出力■、＠は通話路メモリ
出力パス■に接続されている。この出力パス■には、２
ｍ多重情報をその同一出力多重関係にある対応データ（
入ハイウェイ■及び■上にあって出ハイウェイ＠上へ出
力される交換単位データ）についてのｍ多重情報に変換
するためのフリップフロップ回路１０Ａ及び位相調整回
路１２Ａ（第１図の、例えば多重度変換装置１４に相当
する。）が接続されている。フリップフロップ回路１０
Ａが２ｍ多重度をｍ多重度にし、位相調整回路１２Ａ′
ｈ＜ｍ多重度の１タイムスロツトを生成させる。その位
相調整回路１２Ａの出力は出ハイウェイ＠を介して分離
回路（ＤＭＰＸ）６Ａに接続されている。

これと同様に、入ハイウェイ■及び■上にあって出ハイ
ウェイ＠上へ出力される交換単位データについてのｍ多
重情報への変換のための７９７１７０７１回路１０Ｂ及
び位相調整回路１２Ｂ（第１図の、例えば多重度変換装
置１４２に相当する、）が上述出力パス■に接続されて
いる。フリップフロップ回路１０Ｂ及び位相調整回路１
２Ｂの機能はフリップフロップ回路１０Ａ及び位相調整
回路１２Ａのそれと同じである０位相調整回路１２Ｂの
出力は出ハイウェイ０を介して分離回路６Ｂに接続され
ている。

上述した構成に成る本発明装置の動作例を以下に説明す
る。説明の都合上、第３図に示すような通話例（太線）
を例にとる。

第３図において、ＡＳ−１〜ＡＳ−５及びＡＲ−１〜Ａ
Ｒ−５，Ｂ５−１〜Ｂ５−５及びＢＲ−１−ＢＲ−５は
加入者（電話機）を示し、ＡＳ。

ＢＳのサフィックスＳは送信側を示し、ＡＲ，ＢＲのサ
フィックスＲは受信側を示す。従って本図では、Ａｓ−
２とＢＲ−３，Ａｓ−１とＡＲ−３゜Ｂ５−２とＢＲ−
５が通話状態にあることを示す。

第３図のＡ　Ｉｌｌの各加入者からの各タイムスロット
情報は多重回路２Ａにおいて多重化されてハイウェイ■
上に第４図の■に示す如きフレーム時系列信号（そのフ
レーム周期は音声信号のディジタル伝送のためのサンプ
リングから決まる。）が直列に送出される。これと同様
のことが第３図のＢ側についても生ぜしめられて多重回
路２Ｂからハイウェイ■上に第４図の■で示す如きフレ
ーム時系列信号が直列に送出される。第４図の■、■か
らも明らかなように、そのフレーム上では加入者Ａ−１
から加入者Ａ−ｍまで及び加入者Ｂ−１から加入者Ｂ−
ｍまでの各タイムスロット情報が順次に配置されている
。そのＡ側については○の中に対応する数字を、又Ｂ側
については口の中に対応する数字を書き込んで示しであ
る。このようなフレームは従来と同様の方式で通話路メ
モリ４Ａ。

４Ｂにシーケンシャルに書き込まれていく　（その詳細
は省略する）。

そして、第３図に示されるような交換のための呼が発生
したとき、図示しない、従来同様の構成になる設定手段
を介して制御メモリ８Ａ、８Ｂに以下に例示されるよう
な各タイムスロット情報を読み出すアドレス情報及び選
択情報（パス設定データ）が予め書き込まれる。

そして、前のフレーム期間に通話路メモリ４Ａ。

４Ｂに書き込まれたフレーム情報が上述したパス設定デ
ータに従ってその次のフレーム期間に読み出される。

これを上述通話例の下で説明すると、以下の如（なる。

パス設定データを読み出す制御メモリ８Ａ、８Ｂにはタ
イミング線■を介して第４図の■で示す如きタイミング
パルスが供給される。これにより、各通話路メモリには
、書込み周期の半分の周期で読出しアドレスが順次に供
給されてそのタイムスロット情報の読出しが行なわれる
ことになる。その読出しアドレス（第３図及び第４図の
■及び■参照）と共に、どちらの通話路メモリから読出
しを行なうかの選択情報（第３図及びｆｆ１４ｒｌ！Ｊ
の■及び■参照）が制御メモリ８Ａ３．８ＢＳから出力
される。

例えば、フレームｎのタイムスロットＴ３の前半周期で
制御メモリ８Ａから加入者ＡＳ−１のためのアドレスが
読み出され、これが通話路メモリ４Ａに与えられてそこ
からタイムスロットＴ３の前半周期に加入者ＡＳ−１の
交換単位情報■ｎ−１が読み出されると共に、同じタイ
ムスロットＴ３の後半周期に加入者Ａ−２の交換単位情
報■ｎ−１が読み出される。この後者の続出しは制御メ
モリ８Ｂからタイムスロッ）Ｔ３の後半周期に加入者Ａ
Ｓ−２のための読出しアドレスが読み出され、モジュー
ル間共通パス■を介して通話路メモリ４Ａへ供給される
から可能になる。

かくして、通話路メモリ出力パス■上には、フレームｎ
のタイムスロットＴ３には、加入者ＡＳ−１及びＡＳ−
２の交換単位情報が詰められている（つまり、２ｍ多重
化されている）。

そして、そのタイムスロットＴ３の前半周期の交換単位
情報がそのタイムスロットでフリップフロップ回路１０
Ａにセットされ、そして位相調整回路１２Ａによりタイ
ムスロットＴ３の交換単位情報■、−１として出ハイウ
ェイ＠上に出力される。

そして、分離回路６Ａの働きによりその情報■。−１は
そのタイムスロットが割り付けられている加入者ＡＲ−
３へ送られる。このような処理が各フレーム毎に行なわ
れるから、加入者ＡＳ−１と加入者ＡＲ−３との間の交
換が行なわれ得る。

又、フレームｎのタイムスロットＴ３の後半周期の交換
単位情報■。−１も同様にして、フリップフロップ回路
１０Ｂ９位相調整回路１２Ｂを介してタイムスロットＴ
３の交換単位情報■ｎ−１として出ハイウェイ＠上に出
力され、そして分離回路６Ｂを介して加入者ＢＲ−３へ
送られる。この処理が各フレーム毎に生ぜしめられるか
ら、結果として、加入者ＡＳ−１と加入者ＡＲ−３との
間の交換及び加入者ＡＳ−２と加入者ＢＲ−３との間の
交換が行なわれ得る。

加入者Ｂ５−５と加入者ＢＲ−２との交換処理は上述の
ところと同様であるので、その詳細は省略するが、その
交換処理はタイムスロットＴ５で行なわれる。又、第３
図の細線で示す交換処理についても同様で、それらは第
４図の視察から明らかなように、加入者ＡＳ−３と加入
者ＡＲ−１との交換処理についてはタイムスロットＴ１
で、又加入者Ｂ５−５と加入者ＢＲ−２との交換処理及
び加入者Ｂ５−３と加入者ＡＲ−２との交換処理はタイ
ムスロットＴ２で行なわれる。

なお、上記実施例はポート数ｍの時分割交換装置をポー
ト数２ｍの時分割交換装置に拡張する場合について説明
したが、本発明はポート数ＮＸｍの時分割交換装置へ拡
張し得る。又、制御メモリを共通にす乞ことができるが
、その場合上述したアドレス情報の各々は個別に記憶す
る必要がある。

〔発明の効果〕

以上述べたように本発明によれば、時分割交換対象入力
数の増加に対して必要となるハードウェア、とりわけ通
話路メモリの増加を大幅に削減しつつ従来と同様の時分
割交換を行なうことができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す図、 第３図は通話例を示す図、 第４図は第３図通話例のタイミングチャート、第５図及
び第６図は従来時分割交換装置例を示す図である。 第１図及び第２図において、 ４１　・・・４Ｎ、４Ａ、４Ｂは通話路メモリ、８．８
Ａ、８Ｂは制御メモリ、 １１．０は通話路メモリ出力パス、 １４、・・・１４Ｎは多重度変換装置、２０はパス設定
手段である。

Claims (1)

1. 【特許請求の範囲】 ｍ多重信号をシーケンシャルに書き込み、書込み速度の
   Ｎ倍の読出し速度でランダムに読出し可能なＮ個の通話
   路メモリ（４＿１・・・４＿Ｎ）と、各通話路メモリの
   出力間に接続され、通話路メモリ出力の各々で前記ｍ多
   重信号の１多重単位時間内の１／Ｎ時間ずつ各１多重単
   位時間毎に駆動される通話路メモリ出力パス（１１）と
   、 前記各通話路メモリに接続され、これら通話路メモリを
   介してｍ×Ｎの通話路パスを設定せしめるための各通話
   路メモリのランダム読出しによる前記通話路メモリ出力
   パス駆動出力を発生させる制御メモリ（８）と、 該制御メモリ（８）に前記通話路パスのためのパス設定
   データを設定するパス設定手段（２０）と、 前記通話路メモリ出力パス（１１）に接続され、該パス
   （１１）上のｍ×Ｎ多重データを夫々、同一出力多重関
   係にあるｍ多重データに変換するＮ個の多重度変換装置
   （１４＿１・・・１４＿Ｎ）とより成る時分割交換装置
   。