JPS63128452A - System for confirming package of card - Google Patents
System for confirming package of cardInfo
- Publication number
- JPS63128452A JPS63128452A JP27592386A JP27592386A JPS63128452A JP S63128452 A JPS63128452 A JP S63128452A JP 27592386 A JP27592386 A JP 27592386A JP 27592386 A JP27592386 A JP 27592386A JP S63128452 A JPS63128452 A JP S63128452A
- Authority
- JP
- Japan
- Prior art keywords
- card
- contents
- memory
- mounting
- selection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 8
- 230000010365 information processing Effects 0.000 claims description 5
- 238000012790 confirmation Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は情報処理装置に実装されたカードの名称やレビ
ジョン(REVI8ION)の正誤を検査するカード実
装確認方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a card mounting confirmation method for checking whether the name or revision (REVI8ION) of a card mounted on an information processing device is correct.
(従来の技術)
IC,LSI、個別電気部品等を搭載するカードは、通
常、多数が装置組立時に実装されて情報処理装置を構成
する。この場合、カードの実装位置を間違えたシ、設計
変更や機能追加等に基づく改訂があったも拘わらず改訂
前のカードが誤って実装されることがある。(Prior Art) A large number of cards on which ICs, LSIs, individual electrical components, etc. are mounted are usually mounted during device assembly to constitute an information processing device. In this case, the card may be mounted in the wrong position, or the card may be incorrectly mounted even though there has been a revision based on a design change or addition of functionality.
従来、この種のカード実装の正誤は、カードに捺印等た
よって表示された、カード名称やレビジョンを示す文字
を目視により検査することで行なっている。Conventionally, the correctness of this type of card mounting has been determined by visually inspecting the characters indicating the card name and revision that are stamped or otherwise displayed on the card.
(発明が解決しようとする問題点)
このような従来方式では、カード実装の確認が肉眼によ
シ行われるため、カード実装の確認やカード誤実装に基
づく原因調査に多大の時間を要するばかりでなく、また
装置組立者によるミスの発生確率も高くなるという問題
点がある。(Problems to be Solved by the Invention) In this conventional method, card mounting is confirmed with the naked eye, so it takes a lot of time to confirm card mounting and investigate the cause of incorrect card mounting. Furthermore, there is a problem in that the probability of mistakes made by the person assembling the device increases.
(問題点を解決するための手段)
本発明の方式は、被診断装置を構成する各カード内の少
なくとも一部のレジスタの内容をビットシリアルに読み
書きする機能を備えた診断プロセッサを有する情報処理
装置において、
前記各カードに、少なくともカード名称を2値化するた
めのスイッチと、このスイッチの出力がセットされかつ
上記ビットシリアルな読出し/書込み経路に組込まれた
カード名称記憶回路とを有し、
診断プロセッサに、診断プロセッサ内の制御部から出力
される被診断装置内における各カードの実装位置を示す
カード選択信号に応答して、各カード毎のビットシリア
ルな読出し/書込み経路を選択する選択回路と、カード
選択信号で指定されるアドレスに当該カード内のスイッ
チでセット対象とする内容が予め格納されているメモリ
とを有し、
上記制御部はカード選択信号ごとに選択回路とメモリの
各出力を比較することによシヵード実装の正誤を調べる
ようにしたことを特徴とする。(Means for Solving the Problems) The method of the present invention provides an information processing apparatus having a diagnostic processor having a function of bit serially reading and writing the contents of at least some registers in each card constituting the device to be diagnosed. wherein each card has at least a switch for binarizing the card name, and a card name storage circuit in which the output of this switch is set and is incorporated in the bit-serial read/write path; The processor includes a selection circuit that selects a bit-serial read/write path for each card in response to a card selection signal indicating the mounting position of each card in the device to be diagnosed, which is output from a control unit in the diagnostic processor. , and a memory in which the contents to be set by the switch in the card are stored in advance at the address specified by the card selection signal, and the control section controls each output of the selection circuit and memory for each card selection signal. The feature is that the correctness or wrongness of the Sicard implementation can be investigated by comparison.
(実施例) 次に本発明について図面を参照しながら説明する。(Example) Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
第1図を参照すると、本実施例はそれぞれがIC,LS
I等(図示省略)と異にスイッチ21.22・・・・・
・2Nと、カードレジスタ31.32・曲・3Nと、レ
ジスタ41および51.42・・・・・・4Nおよび5
Nを搭載したN個のカード11.12・・・・・・IN
と、メモリ60、選択回路70および制御部8oを有す
る診断プロセッサ100から成る。Referring to FIG. 1, in this embodiment, each IC and LS
Unlike I etc. (not shown), switches 21, 22...
・2N and card register 31.32・Song ・3N and register 41 and 51.42...4N and 5
N cards equipped with N 11.12...IN
and a diagnostic processor 100 having a memory 60, a selection circuit 70, and a control section 8o.
カード11.12・・・・・・INはカード間配線、電
源供給、外部接続等が施された実装体(図示省略)K装
置組立時に実装されて被診断装置を構成している。この
ときのカード11.12・・・・・・INのレビジョン
がカード名称と共に、メモIJ 60 K予め格納され
る。格納されるアドレスはカードそれぞれの実装位置に
対応しており、制御部8oから出力されるカード選択信
号81によって示される。Cards 11, 12, . . . IN are mounted as a mounted body (not shown) K which is provided with inter-card wiring, power supply, external connections, etc. when the device is assembled, and constitute the device to be diagnosed. The revisions of the cards 11, 12, . . . IN at this time are stored in advance in the memo IJ60K along with the card name. The stored address corresponds to the mounting position of each card, and is indicated by the card selection signal 81 output from the control section 8o.
カード11.12・・・・・・INのカード名称とレビ
ジ讐ノは、カード組立時にそれぞれスイッチ21.22
・・・・・・2NKよって2値化されている。この値は
、正しいレビジョンのカードが正しい実装位置に実装さ
れていれば、メモIJ 60の対応するアドレスの内容
と一致する。Card 11.12......IN card name and review number are set by switch 21.22 respectively when assembling the card.
...It is binarized by 2NK. This value matches the content of the corresponding address in the memo IJ 60 if a card of the correct revision is mounted in the correct mounting position.
スイッチ21.22・・・・・・2Nによって2値化さ
れたカード名称とレビジョンは、それぞれカードレジス
タ31.32・・・・・・3NKセツトされる。カード
レジスタ31.32・曲・3Nは、それぞれカード11
.12・・・・・・INにおいて、診断時に制御部8o
からのスキャン信号82に応答して、レジスタ41およ
び51゜42・・・・・・4Nおよび5Nと直列接続さ
れるようになる。The card name and revision binarized by switches 21, 22...2N are set in card registers 31, 32...3NK, respectively. Card registers 31, 32, songs, and 3N are card 11, respectively.
.. 12...In IN, the control unit 8o at the time of diagnosis
In response to the scan signal 82 from the registers 41 and 51, 42, . . . 4N and 5N are connected in series.
レジスタ41および51.42・・・・・・4Nおよび
5Nは、それぞれカード11.12・・・・・・INの
本来機能の一端を担うためのものであシ、スキャン信号
82が入力しない、通常動作時には必ずしもビットシリ
アルパスを形成しない。The registers 41 and 51, 42...4N and 5N are for playing part of the original functions of the card 11, 12...IN, respectively, and the scan signal 82 is not input. A bit serial path is not necessarily formed during normal operation.
スキャン信号82に応答して形成された、上述の各ビッ
トシリアルパスは、カード単位に制御部80と選択回路
とにつながっている。選択回路7゜は、カード選択信号
81に応答して、これらのビットシリアルパスのうちの
一つを選択して制御部80に出力する。Each bit serial path described above, which is formed in response to the scan signal 82, is connected to the control section 80 and the selection circuit on a card-by-card basis. The selection circuit 7° selects one of these bit serial paths in response to the card selection signal 81 and outputs it to the control unit 80.
カード選択信号81は、たとえば本情報処理装置のクロ
ックに応答して歩進するカウンタの出力として、1,2
・・・・・・Nのように与えられ、この結果として、選
択回路70はカード11.12・・・・・・INを選択
するようKできる。一方、カード11.12・・・・・
・INのカード名称とレビジョンを格納したメモI76
0のアドレスは、前述のようにカードそれぞれの実装位
置に対応させているため、1,2・・・・・・Nとする
ことが可能である。The card selection signal 81 is, for example, an output of a counter that increments in response to a clock of the information processing device.
...N, as a result of which the selection circuit 70 can select cards 11, 12, ...IN. On the other hand, cards 11.12...
・Memo I76 that stores IN card name and revision
Since the address 0 corresponds to the mounting position of each card as described above, it can be set to 1, 2, . . . , N.
かくして、カード選択信号81に応答して、各カードレ
ジスタ31.32・・・・・・3Nと、それぞれに対応
するメモI760の格納内容を制御部80に読み込むこ
とができるようになる。制御部80では、カードレジス
タ31.32・・・・・・3Nの内容をビットパラレル
に変換後、メモリ60からの読出し内容と比較する。Thus, in response to the card selection signal 81, the contents stored in each card register 31, 32, . . . 3N and the corresponding memo I 760 can be read into the control section 80. The control unit 80 converts the contents of the card registers 31, 32, .
この比較の結果、一致していることがわかると、このと
きのカードIX(X=1〜N)の実装は正しいことにな
る。また、不一致であることがわかると、制御部80は
カード選択信号810歩進を止めて、このときのメモリ
60の読出し内容、カードレジスタ3X(X=1〜N)
の内容およびカード選択信号81を、図示省略する手段
によって外部に取シ出し、不一致の原因、すなわち、誤
実装の原体究明のために使用する。As a result of this comparison, if it is found that they match, it means that the mounting of card IX (X=1 to N) at this time is correct. Further, if it is found that there is a mismatch, the control section 80 stops the increment of the card selection signal 810, and reads out the contents read out from the memory 60 at this time and the card register 3X (X=1 to N).
The contents of the card selection signal 81 and the contents of the card selection signal 81 are taken out to the outside by means not shown and used to investigate the cause of the discrepancy, that is, the origin of the incorrect mounting.
(発明の効果)
本発明によれば、以上に説明したように1既存のハード
ウェアを大幅に使用した構成を採用することにより、カ
ード実装の確認を自動化できるため、少量のハードウェ
アの追加によってカード実装の確認工数と誤確認の確率
とを低下させ、また、カードレジスタおよびメモリの各
内容と、カード選択信号とを取シ出すことによシ誤実装
の原因究明を容易化することができる。(Effects of the Invention) According to the present invention, as explained above, by adopting a configuration that uses a large amount of existing hardware, it is possible to automate card mounting confirmation. It is possible to reduce the number of steps required to confirm card mounting and the probability of erroneous confirmation, and to facilitate the investigation of the cause of erroneous mounting by extracting the contents of the card register and memory, as well as the card selection signal. .
第1図は本発明の一実施例を示すブロック図である。 FIG. 1 is a block diagram showing one embodiment of the present invention.
Claims (1)
ジスタの内容をビットシリアルに読み書きする機能を備
えた診断プロセッサを有する情報処理装置において、 前記各カードに、少なくともカード名称を2値化するた
めのスイッチと、該スイッチの出力がセットされかつ前
記ビットシリアルな読出し/書込み経路に組込まれたカ
ード名称記憶回路とを有し、前記診断プロセッサに、該
診断プロセッサ内の制御部から出力される前記被診断装
置内における前記各カードの実装位置を示すカード選択
信号に応答して前記各カード毎のビットシリアルな読出
し/書込み経路を選択する選択回路と、前記カード選択
信号で指定されるアドレスに当該カード内の前記スイッ
チでセット対象とする内容が予め格納されているメモリ
とを有し、 前記制御部は前記カード選択信号ごとに前記選択回路と
前記メモリの各出力を比較することにより前記カード実
装の正誤を調べるようにしたことを特徴とするカード実
装確認方式。[Scope of Claims] An information processing device including a diagnostic processor having a function of bit serially reading and writing the contents of at least some registers in each card constituting the device to be diagnosed, wherein each card has at least a card name. and a card name storage circuit in which the output of the switch is set and is built into the bit serial read/write path, and the diagnostic processor is provided with a control in the diagnostic processor. a selection circuit that selects a bit-serial read/write path for each card in response to a card selection signal indicating the mounting position of each card in the device to be diagnosed, which is output from the device; and a memory in which contents to be set by the switch in the card are stored in advance at a specified address, and the control unit compares each output of the selection circuit and the memory for each card selection signal. A card mounting confirmation method characterized in that the correctness or incorrectness of the card mounting is checked by checking the correctness or incorrectness of the card mounting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27592386A JPS63128452A (en) | 1986-11-18 | 1986-11-18 | System for confirming package of card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27592386A JPS63128452A (en) | 1986-11-18 | 1986-11-18 | System for confirming package of card |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63128452A true JPS63128452A (en) | 1988-06-01 |
Family
ID=17562306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27592386A Pending JPS63128452A (en) | 1986-11-18 | 1986-11-18 | System for confirming package of card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63128452A (en) |
-
1986
- 1986-11-18 JP JP27592386A patent/JPS63128452A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4541066A (en) | Method and apparatus for checking the functions of a display system | |
US3659088A (en) | Method for indicating memory chip failure modes | |
US3735105A (en) | Error correcting system and method for monolithic memories | |
JPS61278992A (en) | Ic card having failure inspecting function | |
CA1290056C (en) | Circuit for testing the bus structure of a printed wiring card | |
JPS6226734B2 (en) | ||
JPS63128452A (en) | System for confirming package of card | |
US4198682A (en) | Symptom compression device | |
JPH08136614A (en) | Circuit testing device | |
JPH0257676B2 (en) | ||
JP2962352B2 (en) | Bit weight order display / connection validity check method | |
JP2727941B2 (en) | Failure analysis method for integrated circuits | |
JPH01155452A (en) | System for confirming connection of data processing system | |
JPS6161426B2 (en) | ||
JP2844747B2 (en) | Printer | |
JP3248433B2 (en) | Program linkage verification method | |
JPH07253904A (en) | Method and device for testing printed board mounting | |
JPS6167162A (en) | Memory-checking circuit | |
JPS602698B2 (en) | Test data automatic generator | |
JPS6161418B2 (en) | ||
JPH02128238A (en) | Information processor | |
JP2928320B2 (en) | Memory IC test circuit | |
JPS58115698A (en) | Logging system for memory error | |
JPH0762831B2 (en) | Software logic unit | |
JPH0259935A (en) | Fault diagnosis dictionary forming system for logical device |