JPS63127544A - Semiconductor manufacturing equipment - Google Patents

Semiconductor manufacturing equipment

Info

Publication number
JPS63127544A
JPS63127544A JP27314486A JP27314486A JPS63127544A JP S63127544 A JPS63127544 A JP S63127544A JP 27314486 A JP27314486 A JP 27314486A JP 27314486 A JP27314486 A JP 27314486A JP S63127544 A JPS63127544 A JP S63127544A
Authority
JP
Japan
Prior art keywords
wafer
visual inspection
chips
chip
good
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27314486A
Other languages
Japanese (ja)
Other versions
JPH0713994B2 (en
Inventor
Wataru Karasawa
唐沢 渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP27314486A priority Critical patent/JPH0713994B2/en
Publication of JPS63127544A publication Critical patent/JPS63127544A/en
Publication of JPH0713994B2 publication Critical patent/JPH0713994B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To shorten the time of measurement by visual inspection and a prober by visually inspecting a semiconductor element after a wafer scribing process through an automatic process and measuring electrical characteristics on the basis of the information of visual inspection. CONSTITUTION:A measuring stage 5 on which a wafer 3 is placed is driven in the X direction and the Y direction, all chips formed to the wafer 3 are image-sensed by an oppositely installed picture processing section such as an ITV camera 9 at every one chip, and converted into electric signals, and the electric signals and a previously stored standard data are compared and decided through a pattern recognizing technique. An electrode pad for the chip decided to be a nondefective by visual inspection and a probing needle electrically connected and wired to a tester are brought into contact, electrical characteristics are measured, the information of the chip decided to be nondefective by probing measurement is overlapped to a wafer map I for visual inspection, and the information of the chip decided to be nondefective by both visual inspection and probing measurement is stored to a memory as a nondefective wafer map II.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、半導体製造装置に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to semiconductor manufacturing equipment.

(従来の技術) 従来半導体ウェハに規則的に形成された半導体チップの
電気的特性を測定するには、半導体製造装置の半導体ウ
ェハプローバで測定していた。この測定で半導体チップ
の良・不良を判定し、不良チップにはマークを付けてい
た。この工程終了後。
(Prior Art) Conventionally, the electrical characteristics of semiconductor chips regularly formed on a semiconductor wafer have been measured using a semiconductor wafer prober of a semiconductor manufacturing device. This measurement was used to determine whether the semiconductor chip was good or bad, and marks were placed on defective chips. After this process is completed.

半導体チップが規則的に形成された半導体ウェハは熱伸
縮性の粘着フィルムに密着させ、ダイシングソーにより
各半導体チップごとに切断していた。
A semiconductor wafer on which semiconductor chips are regularly formed is adhered to a heat-stretchable adhesive film and cut into individual semiconductor chips using a dicing saw.

即ちウェハスタライビング工程を実行していた。That is, a wafer starving process was performed.

この後、フィルムをあたため引き伸し、隣り合うチップ
間に隙間を与え、上記電気的特性の測定の際、良と判定
された半導体チップ、即ちマークの付されていない半導
体チップにおいては、ダイシングソーにより各半導体チ
ップに切り離す際に半導体チップに起きるキズなとを認
識するために、オペレーターにより顕微鏡などで半導体
チップを拡大し、キズがあるかないが認識し、キズの出
来た半導体チップにおいては、マークを付けていた。
After that, the film is heated and stretched to create a gap between adjacent chips, and when the electrical characteristics are measured, the semiconductor chips judged to be good, that is, the semiconductor chips with no marks, are processed using a dicing tool. In order to recognize the scratches that occur on the semiconductor chips when they are separated into individual semiconductor chips, the operator magnifies the semiconductor chips using a microscope, recognizes whether or not there are scratches, and marks the semiconductor chips with scratches. was attached.

その後、上記工程でマークの付いていない半導体チップ
即ち良品チップを抜きとり、不良品チップと選別してい
た。
Thereafter, in the above process, unmarked semiconductor chips, that is, non-defective chips, are extracted and separated from defective chips.

(発明が解決しようとする問題点) ICやLSIなどの半導体型造工程の自動化生産技術は
、技術革新に伴ない著しく発達しており、この生産技術
により大量に出来たICやLSIを測定する時間も対応
要求される。
(Problem to be solved by the invention) Automated production technology for the semiconductor molding process of ICs, LSIs, etc. has developed significantly in line with technological innovation, and it is now possible to measure ICs and LSIs produced in large quantities using this production technology. Time is also required.

しかしながら従来のような順序で各工程を進めていくと
、ウェハをチップごとに切断するウェハスクライビング
工程の時にキズの付いたチップにまで、プローブ装置に
よる測定を行なっていたことになり、時間的なロスにつ
ながる欠点があった。
However, if each process were carried out in the conventional order, even chips that were scratched during the wafer scribing process, in which the wafer was cut into chips, would have to be measured using a probe device, which would save time. There were drawbacks that led to losses.

又電気的特性の測定の工程で不良と判定された不良品チ
ップと、半導体チップを切断した時に起こるキズを認識
するための外観検査の工程で不良と判定された不良品チ
ップとの複数の工程で、良品チップと不良品チップを選
別するためのマークを付けなければならず、この不良品
チップにマークを付けるには、1ケにつき約25mg〜
50+asの時間をかけなければならないという欠点が
あった。さらに、プローブ装置による測定の工程で不良
と判定された不良品チップにマークとして例えばインク
を付着させる場合、ウェハを半導体チップごとに切断す
る際にウェハの粉末を吹き飛ばす目的で水を吹きかけな
がら切るため、この水によりチップに付けたインクが流
れ落ちないように、インクを乾燥させるためのベーキン
グ動作に時間をかけなければならないという欠点もあっ
た。
In addition, defective chips determined to be defective in the process of measuring electrical characteristics and defective chips determined to be defective in the process of visual inspection to recognize scratches that occur when semiconductor chips are cut are processed in multiple processes. Then, a mark must be attached to distinguish between good chips and defective chips, and in order to mark these defective chips, approximately 25 mg ~
There was a drawback that it required 50+as of time. Furthermore, when marking, for example, ink is applied to a defective chip that is determined to be defective during the measurement process using a probe device, water is sprayed while cutting the wafer into individual semiconductor chips to blow away powder from the wafer. However, in order to prevent the ink applied to the chip from running off due to this water, there was also the drawback that it was necessary to spend time on a baking operation to dry the ink.

さらに外観検査は、オペレーターにより抜き取り検査を
行ない、その中で不良の外観のチップがあれば、全数検
査を行なうという後工程に不良品を流す可能性のある信
頼性の高くない時間のかかる方法であった。この発明は
上記点を改善するためになされたもので、ウェハスクラ
イビング工程後の半導体チップの外観検査を自動工程で
行ない、その後電気的特性の測定を実行することにより
、自動化された検査が可能となり検査時間の短縮につな
がる半導体製造装置を提供するものである。
Furthermore, visual inspection is an unreliable and time-consuming method in which an operator performs a sampling inspection, and if there is a chip with a defective appearance, a 100% inspection is performed, which may result in defective products being sent to subsequent processes. there were. This invention was made to improve the above-mentioned points, and by performing the external appearance inspection of semiconductor chips after the wafer scribing process in an automated process, and then measuring the electrical characteristics, automated inspection becomes possible. The present invention provides a semiconductor manufacturing apparatus that reduces inspection time.

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) この発明は、半導体ウェハスクライビング工程後の半導
体ウェハを′rvカメラで撮像する手段と、この手段に
よる撮像信号出力および予めメモリーされている標準デ
ータを比較してスクライビングエラーの有無による良・
不良を判定する認識手段と、この認識手段で良と判定さ
れた半導体チップの電極部にウェハプローバ機の触針を
接続し電気的特性を測定する手段とを具備してなること
を特徴とする半導体製造装置を得るものである。
(Means for Solving the Problems) The present invention provides a means for imaging a semiconductor wafer after a semiconductor wafer scribing process using an 'rv camera, and a comparison between the imaging signal output by this means and standard data stored in advance. Good/good depending on the presence or absence of scribing errors
It is characterized by comprising a recognition means for determining defectiveness, and a means for connecting a stylus of a wafer prober machine to the electrode portion of a semiconductor chip determined to be good by the recognition means and measuring electrical characteristics. A semiconductor manufacturing device is obtained.

(作  用) ウェハスクライビング工程後の半導体素子の外観検査を
自動工程で行ないその情軸に基ずいて電気的特性の測定
を実行することにより、外観検査およびプローブ装置に
よる測定の時間を短縮することが可能となる効果が得ら
れる。
(Function) By performing the visual inspection of semiconductor elements after the wafer scribing process in an automatic process and measuring the electrical characteristics based on the inspection, the time required for visual inspection and measurement using a probe device can be shortened. The effect is that it becomes possible.

(実 施 例) 次に本発明半導体製造装置の一実施例を図を参照して説
明する。
(Embodiment) Next, an embodiment of the semiconductor manufacturing apparatus of the present invention will be described with reference to the drawings.

この装置は、粘着フィルム■に密着し半導体チップとに
切断されたウェハ025枚を夫々適当な間隔を設けて収
納可能なカセット■がオートローダ部に)のカセット収
納位置に2カセツト収納可能に構成されている。このオ
ートローダ部(イ)にはカセット■に収納されたウェハ
■を搬出入しウェハ■のオリフラなどを基準に周知の手
段で精度±1゜位までウェハ■の予備位置決めをする予
備ステージが設定されており、この予備ステージで位置
決めされたウェハ■を測定ステージ■へ真空吸着して搬
送するアームも設置されている。測定部において、測定
ステージ■は周知の手段でX方向・Y方向・Z方向・θ
方向の駆動が可能な構成とされ、載置されたウェハ(3
)を正確に位置決めするためのレーザ認識機構も設定さ
れている。測定位置において測定ステージ■に対向して
プローブ針■を取着゛したプローブカード■ガンの装置
筐体に取付けられており、図示しないテスターに接続配
線されている。このプローブカード■上方には、測定ス
テージ■に載置されたウェハ■を撮像するITVカメラ
0が設置されており、この装置に内臓されているCPU
に接続配線されている。
This device is configured so that two cassettes can be stored in the cassette storage position of the autoloader (in the autoloader section), which can store 025 wafers that have been cut into semiconductor chips and adhered to the adhesive film (2) with appropriate spacing between each cassette (2). ing. A preliminary stage is set in this autoloader section (A) for loading and unloading the wafer ■ stored in the cassette ■ and preliminarily positioning the wafer ■ to an accuracy of about ±1° using well-known means based on the orientation flat of the wafer ■. An arm is also installed to transfer the wafer (2) positioned on this preliminary stage to the measurement stage (2) by vacuum suction. In the measurement section, the measurement stage ■ is operated in the X direction, Y direction, Z direction, and
It has a configuration that allows driving in the direction, and the mounted wafer (3
) is also set up with a laser recognition mechanism for accurate positioning. A probe card with a probe needle (2) attached facing the measuring stage (2) at the measurement position is attached to the device housing of the gun, and is connected and wired to a tester (not shown). Above this probe card ■, an ITV camera 0 is installed to image the wafer ■ placed on the measurement stage ■, and the CPU built into this device
Wired to connect.

次に、外観検査とプローブ測定の両方で良品と判定され
たチップを選択しピックアップするピックアップアーム
(10)の構成について説明する。このピックアップア
ーム(10)は電気モータ(11)の回転により回転制
御された回転軸(12)の先端に、アーム(13)を垂
直に係合し、このアーム(13)を水平に360’回転
可能なように構成する。このアーム(13)の先端の測
定ステージ■に対向した面には、チップ吸着部(14)
が設けられている。又、このチップ吸着部(14)には
、エアー@整器(15)から回転軸(12)内を通りア
ーム(13)内の吸着部(14)までエアーシリンダ(
16)が設けられていて、エアー調整D (15)をM
iMすることによりチップを吸着することが可能な構成
になっている。
Next, a description will be given of the configuration of the pickup arm (10) that selects and picks up chips determined to be non-defective by both visual inspection and probe measurement. This pickup arm (10) vertically engages an arm (13) with the tip of a rotating shaft (12) whose rotation is controlled by the rotation of an electric motor (11), and rotates this arm (13) 360' horizontally. Configure as possible. At the tip of this arm (13), on the surface facing the measurement stage ■, there is a chip suction part (14).
is provided. In addition, this chip suction part (14) is provided with an air cylinder (air cylinder) that passes from the air @ straightener (15) through the rotating shaft (12) to the suction part (14) in the arm (13).
16) is provided, and the air adjustment D (15) is set to M.
It is configured to be able to adsorb chips by iM.

次にこの装置による良品チップの選別方法について説明
する。
Next, a method for selecting good chips using this device will be explained.

まず、ウェハカセット■から熱伸縮性の粘着フィルムリ
に密着し、チップ(20)ごとにダイシングし、切断さ
れたウェハ(3)を1枚取り出し、自動的にオートロー
ダ部に)から測定ステージ■に搬送する。但し粘着フィ
ルム■はウェハ■より大径のものを用いる。この測定ス
テージ■でレーザ光を用いた例えばレーザアライメント
方法によりウェハ■のオリフラなどを基準にウェハ■の
第4図に示めす如きスクライブライン0と測定ステージ
■のX−Y軸を一致させて正確に粘着フィルム■に密着
したウェハ■の位置決めを行なう。
First, the wafer is placed in close contact with a heat-stretchable adhesive film from the wafer cassette ■, diced into chips (20), and one cut wafer (3) is taken out and automatically transferred from the autoloader section to the measurement stage ■. transport. However, the adhesive film (■) used has a diameter larger than that of the wafer (■). On this measurement stage ■, for example, by laser alignment method using a laser beam, the scribe line 0 of the wafer ■ as shown in Figure 4 is aligned with the X-Y axis of the measurement stage ■ using the orientation flat of the wafer ■ as a reference. Next, position the wafer (■) in close contact with the adhesive film (■).

位置決めされたウェハ■はチップ(20)ごとに切断す
るウェハスクライビング工程の時にできた第4図(B)
に示す如きキズ■を発見するために、外観検査を行なう
The positioned wafer ■ is cut into chips (20) as shown in Figure 4 (B) during the wafer scribing process.
Perform a visual inspection to detect flaws (2) as shown in (2).

この外観検査は、ウェハ■が載置された測定ステージ■
をX方向・Y方向に駆動例えばステップアンドリピート
で順次駆動させ、1チツプ毎に。
This visual inspection is performed on the measurement stage on which the wafer is placed.
Drive in the X direction and Y direction, for example, sequentially by step and repeat, one chip at a time.

測定ステージ■に対向して設置された画像処理部例えば
ITVカメラ0により、ウェハ(3)に形成されたすべ
てのチップ(20)を撮像する。この撮像情報を電気信
号に変換しく第3図(A))、画像出力をメモリーに記
憶する(第3図(B))、メモリーされた被測定ウェハ
■の画像情報と予めメモリーされている標準データ(第
3図(C))とをパターン認識技術で比較判定する(第
3図(D))、この比較はウェハ■をダイシングした後
のチップ(20)を比較するものである。比較した標準
データと被測定ウェハ■の画像データが不一致の箇所に
相当するチップを不良品チップ(21)と判断する(第
3図(E))。
All the chips (20) formed on the wafer (3) are imaged by an image processing unit, for example, an ITV camera 0, installed opposite the measurement stage (2). This imaging information is converted into an electrical signal (Fig. 3 (A)), and the image output is stored in a memory (Fig. 3 (B)). The data (FIG. 3(C)) is compared and determined using pattern recognition technology (FIG. 3(D)). This comparison is made by comparing the chips (20) after dicing the wafer (2). A chip corresponding to a location where the compared standard data and the image data of the wafer to be measured do not match is determined to be a defective chip (21) (FIG. 3(E)).

又一致の箇所に相当するチップを良品チップ(22)と
判断しく第3図(F))、良品ウェハマツプIにメモリ
ーする(第3図(G))。
Also, the chip corresponding to the matching location is determined to be a good chip (22) (FIG. 3(F)) and is stored in the good wafer map I (FIG. 3(G)).

上記自動外観検査で良品チップ(22)と判定されたチ
ップに対して電気的特性を測定するプローブ測定(第3
図(H))を実行し、良品チップ(第3図(1))と不
良品チップ(第3図(J))とに選別する。
Probe measurement (3rd step) to measure the electrical characteristics of the chip determined to be a good chip (22) in the above automatic visual inspection
(H)) to sort the chips into good chips (FIG. 3 (1)) and defective chips (FIG. 3 (J)).

このプローブ測定は、外観検査後のウェハ■を載置した
測定ステージ(ハ)を上記外観検査の良品ウェハマツプ
夏の情報に従ってX方向・Y方向に駆動し、周知の手段
で外観検査で良品と判定されたチップ(22)の電極バ
ットとテスターに電気的に接続配線されたプローブ針を
接触させ、電気的特性を測定するものである。
In this probe measurement, the measurement stage (c) on which the wafer after the visual inspection is placed is driven in the X and Y directions according to the information on the non-defective wafer from the visual inspection, and the wafer is judged to be non-defective by the visual inspection using well-known means. The probe needle electrically connected to the tester is brought into contact with the electrode butt of the chip (22), and the electrical characteristics are measured.

」;記プローブ測定で良品と判定されたチップの情報を
、外観検査のウェハマツプ夏にかさね合わせ、外観検査
とプローブ測定の両方で良^hと判定されたチップの情
報を、良品ウェハマツプ■(第3図(K))としてメモ
リーを記憶する。
The information on the chips that were determined to be good by the probe measurement is combined with the wafer map for visual inspection, and the information for the chips that were determined to be good by both the visual inspection and the probe measurement is combined with the information for the chips that were determined to be good by the visual inspection and probe measurement. 3 (K)) is stored in the memory.

プローブ測定を終えたウェハ(3)の載置された測定ス
テージをX方向・Y方向に駆動させ、良品チップのみを
選択しピックアップする(第3図(L))ピックアップ
アーム(10)の設定位置までウェハ(二9を搬送する
。ここで上記良品ウェハマツプ■からの情報で、ウェハ
■が載置された測定ステージ0をX方向・Y方向に駆動
させ、良品チップをピックアップアーム(10)のアー
ム吸着部(]4)に対向した位置に設定する。この設定
位置でしく曜定ステージ■を吸着部(14)まで垂直に
ZIJPL/て、エアー調整器(15)をii#I整し
吸着部(14)で良品チップを吸着オろ、良品チップを
吸着したアーム(13)は、回転軸(12)を中心に1
80°回転し、 良品ピックアップトレー(17)にエ
アー調整器(15)を調整してアーム吸着部(14)に
吸着されていた良品チップを搬送する。
The measurement stage on which the wafer (3) that has undergone probe measurement is mounted is driven in the X and Y directions to select and pick up only good chips (Fig. 3 (L)) Setting position of the pickup arm (10) The wafer (29) is transported to the point where the wafer (29) is transferred to the arm of the pick-up arm (10) by driving the measurement stage 0 on which the wafer (2) is placed in the X and Y directions using the information from the above-mentioned good wafer pin (2). Set it in a position facing the suction part (4). At this setting position, move the day setting stage ■ vertically to the suction part (14) and adjust the air regulator (15) II#I. (14) picks up a good chip, and the arm (13) that has picked up a good chip moves around the rotation axis (12).
It rotates 80 degrees, adjusts the air regulator (15) to the good chip pickup tray (17), and transports the good chip that was adsorbed to the arm suction part (14).

搬送後アーム(13)を180’回転し良品チップ吸着
のための所定の位置に再び設定する。このアーム(13
)による良品チップの回転搬送中に測定ステージ(ハ)
のX方向・Y方向の駆動により吸着部(14)が設定さ
れる対向位置に良品チップを設定する。このピックアッ
プ動作をウェハ■のすべでの良品チップにおいて繰返し
ピックアップ動作を終了する。
After the transfer, the arm (13) is rotated 180' and set again at a predetermined position for adsorbing good chips. This arm (13
) during the rotational conveyance of good chips by the measuring stage (c).
By driving in the X direction and the Y direction, the good chip is set at the opposite position where the suction part (14) is set. This pick-up operation is repeated for all good chips on wafer (2) until the pick-up operation is completed.

又ピックアップ動作で良品チップは総て取り除かれたた
め、粘着フィルム(2)には不良品チップのみが密着し
ている。この不良品チップのみが密着した粘着フィルム
■は測定ステージ■からローダ部(イ)を経て元のカセ
ット■の位置に戻される。
In addition, since all the good chips were removed by the pickup operation, only the defective chips were in close contact with the adhesive film (2). The adhesive film (2) to which only the defective chips are adhered is returned from the measurement stage (3) through the loader section (A) to its original position in the cassette (2).

上記実施例では、1つの測定ステージをX方向・Y方向
に駆動させることにより、ウェハの外観検査とプローブ
測定とピックアップ動作を行なっていたが、ウェハの外
観検査とプローブ測定との併用ステージと、良品チップ
のピックアップ動作用のステージを夫々2つ設は良品チ
ップ選択処理速度をとげることも可能である。
In the above embodiment, the wafer visual inspection, probe measurement, and pickup operation were performed by driving one measurement stage in the X and Y directions. It is also possible to increase the processing speed for selecting good chips by providing two stages for picking up good chips.

さらに」;記実施例ではダイシング後のウェハのチップ
の外観検査とプローブ測定と良品チップピックアップ動
作を1台の装置で実行していたが、ウニハスクライビン
グ工程後のウェハの外観検査とプローブ測定を1台の装
置とし良品ピックアップ動作のみの装置を1台設けても
良い。又このように装置を分ける場合には、ウェハスク
ライビング工程後のウェハのチップの外観検査とプロー
ブ測定で不良と判定されたチップには必要に応じてマー
ク例えばインクを付けることも可能である。
Furthermore, in the above example, the external appearance inspection and probe measurement of the chips on the wafer after dicing and the operation of picking up good chips were carried out with one device, but the external appearance inspection and probe measurement of the wafer after the unifer scribing process were performed using one device. One device may be provided that only performs a non-defective product pickup operation. In addition, when the apparatus is separated in this way, it is possible to mark, for example, ink, as necessary on chips determined to be defective by the external appearance inspection and probe measurement of the chips on the wafer after the wafer scribing process.

〔発明の効果〕〔Effect of the invention〕

上記のように本発明半導体装置を構成したことにより外
観検査および電気的特性の測定の時間を短縮することが
可能なような効果がある。
By configuring the semiconductor device of the present invention as described above, it is possible to shorten the time required for visual inspection and measurement of electrical characteristics.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明半導体製造装置の一実施例を説明するた
めの状態説明図、第2図は第1図の平面図、第3図は第
1図を説明するためのブロック図。 第4図は第1図のスクライビングエPA後のウェハを示
めす図である。 3 ウェハ      5 測定ステージ8 チップ 
     9  ITVカメラ10  ピックアップア
ーム
1 is a state explanatory diagram for explaining one embodiment of the semiconductor manufacturing apparatus of the present invention, FIG. 2 is a plan view of FIG. 1, and FIG. 3 is a block diagram for explaining FIG. 1. FIG. 4 is a diagram showing the wafer after the scribing process shown in FIG. 1. 3 wafer 5 measurement stage 8 chip
9 ITV camera 10 Pick up arm

Claims (2)

【特許請求の範囲】[Claims] (1)半導体ウェハスクライビング工程後の半導体ウェ
ハをTVカメラで撮像する手段と、この手段による撮像
信号出力および予めメモリーされている標準データを比
較してスクライビングエラーの有無による良・不良を判
定する認識手段と、この認識手段で良と判定された半導
体チップの電極部にウェハプローバ機の触針を接続し電
気的特性を測定する手段とを具備してなることを特徴と
する半導体製造装置。
(1) A means for imaging a semiconductor wafer after the semiconductor wafer scribing process with a TV camera, and recognition that compares the imaging signal output by this means and standard data stored in memory in advance to determine whether it is good or bad based on the presence or absence of scribing errors. 1. A semiconductor manufacturing apparatus comprising: means for connecting a stylus of a wafer prober to an electrode portion of a semiconductor chip determined to be good by the recognition means, and measuring electrical characteristics of the semiconductor chip.
(2)半導体チップの良・不良を判定する認識手段及び
半導体チップの電気的特性を測定する手段から得た結果
により良品と不良品の半導体チップを選別する手段を具
備してなることを特徴とした特許請求の範囲第1項記載
の半導体製造装置。
(2) The device is characterized by comprising means for sorting out good and defective semiconductor chips based on the results obtained from the recognition means for determining whether the semiconductor chip is good or bad and the means for measuring the electrical characteristics of the semiconductor chip. A semiconductor manufacturing apparatus according to claim 1.
JP27314486A 1986-11-17 1986-11-17 Semiconductor manufacturing equipment Expired - Lifetime JPH0713994B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27314486A JPH0713994B2 (en) 1986-11-17 1986-11-17 Semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27314486A JPH0713994B2 (en) 1986-11-17 1986-11-17 Semiconductor manufacturing equipment

Publications (2)

Publication Number Publication Date
JPS63127544A true JPS63127544A (en) 1988-05-31
JPH0713994B2 JPH0713994B2 (en) 1995-02-15

Family

ID=17523729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27314486A Expired - Lifetime JPH0713994B2 (en) 1986-11-17 1986-11-17 Semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JPH0713994B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017062263A (en) * 2012-03-16 2017-03-30 株式会社堀場製作所 Sample analyzing device and sample analysis program
CN108807212A (en) * 2018-08-09 2018-11-13 德淮半导体有限公司 Crystal round test approach and wafer tester

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017062263A (en) * 2012-03-16 2017-03-30 株式会社堀場製作所 Sample analyzing device and sample analysis program
CN108807212A (en) * 2018-08-09 2018-11-13 德淮半导体有限公司 Crystal round test approach and wafer tester

Also Published As

Publication number Publication date
JPH0713994B2 (en) 1995-02-15

Similar Documents

Publication Publication Date Title
US9464992B2 (en) Automated wafer defect inspection system and a process of performing such inspection
US6021380A (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
WO1998001745A9 (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
CN110729210B (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
KR102641333B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
JPH0713990B2 (en) Positioning method of probe needle and pad
JPS63127544A (en) Semiconductor manufacturing equipment
JP2020004879A (en) Sample positioning device
JPS62262438A (en) Wafer processing device
JP7437987B2 (en) Die bonding equipment and semiconductor device manufacturing method
JPH0329335A (en) Semiconductor chip prober
JPS6239822B2 (en)
JP2005044949A (en) Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip
JPH0312937A (en) Registration of pellet
JPH04298057A (en) Probing apparatus
CN115513087A (en) Workpiece processing system, calibration method and method for manufacturing semiconductor package
JPH0487349A (en) Method and equipment of sorting semiconductor element
JPH0964127A (en) Wafer probing machine
JPS6215830A (en) Wafer marking device
JPH02205048A (en) Method of probing semiconductor wafer
JPH04139851A (en) Inspecting device
JPH0821600B2 (en) Mounting method for semiconductor pellets
JPH03268442A (en) Semiconductor manufacturing device, and positioning structure thereof
JPS63169040A (en) Substrate processor
JPH01296177A (en) Inspection apparatus

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term