JP2005044949A - Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip - Google Patents

Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip Download PDF

Info

Publication number
JP2005044949A
JP2005044949A JP2003202135A JP2003202135A JP2005044949A JP 2005044949 A JP2005044949 A JP 2005044949A JP 2003202135 A JP2003202135 A JP 2003202135A JP 2003202135 A JP2003202135 A JP 2003202135A JP 2005044949 A JP2005044949 A JP 2005044949A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
tray
defective
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003202135A
Other languages
Japanese (ja)
Inventor
Hideo Ishimori
英男 石森
Hajime Yui
肇 油井
Original Assignee
Hitachi High-Technologies Corp
株式会社日立ハイテクノロジーズ
Renesas Technology Corp
株式会社ルネサステクノロジ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High-Technologies Corp, 株式会社日立ハイテクノロジーズ, Renesas Technology Corp, 株式会社ルネサステクノロジ filed Critical Hitachi High-Technologies Corp
Priority to JP2003202135A priority Critical patent/JP2005044949A/en
Publication of JP2005044949A publication Critical patent/JP2005044949A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To efficiently inspect and sort semiconductor chips after dicing. <P>SOLUTION: An area camera 25 acquires an image of the surface of a semiconductor chip 1 after dicing, and outputs an image signal to an image processing/control apparatus 100. The apparatus 100 detects a defect on the surface of the semiconductor chip 1 from the input image signal, and determines based on a result of detection whether or not the semiconductor chip is defective. A pickup unit 14 picks up the semiconductor chip 1 to put it in a tray 3a for defective chips or a tray 3b for nondefective chips held by a tray transfer unit 15. The apparatus 100 controls a pickup unit driving circuit 40 so that semiconductor chips accepted by the determination of defective or nondefective of semiconductor chip are put into the tray 3a, and the unaccepted semiconductor chips are put into the tray 3b. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェーハをダイシングして半導体チップに分割した後に、半導体チップの良品と不良品とを選別してトレーに収納する半導体チップの選別装置及び選別方法、並びにそれらを用いた半導体チップの製造方法に係り、特にダイシング後の半導体チップの検査に好適な半導体チップの選別装置及び選別方法、並びにそれらを用いた半導体チップの製造方法に関する。
【0002】
【従来の技術】
従来の半導体デバイスは、半導体チップの入出力端子にリード線を接続し、半導体チップ全体を樹脂モールドで覆ったものが一般的であった。近年、半導体デバイスの小型化の要求から、半導体チップの表面に保護膜等を形成して樹脂モールドで覆わないチップサイズパッケージ(Chip Size Package)が主流となってきている。チップサイズパッケージは、ワイヤボンディングやフリップチップ(Flip Chip Attach)等の技術により基板に実装される。特にフリップチップは、入出力端子の上に形成された突起電極(バンプ)を直接基板の電極端子と接合する実装方法であり、半導体デバイスが小型化するだけでなく、半導体デバイスの基板への実装面積が小さくなり、高密度実装が可能となる。
【0003】
このようなチップサイズパッケージの普及に伴い、半導体チップを半導体ウェーハからダイシングされた状態で取り扱う機会が多くなってきている。半導体チップを半導体ウェーハからダイシングされた状態で出荷又は次の工程へ移動する場合、出荷又は移動前に、半導体チップの欠け、半導体チップの表面の傷や異物、半導体チップの表面に形成されたバンプの欠如や形状不良等の異常(以下、これらを総称して「欠陥」という)がないか否かを検査しなければならない。一般に、ダイシング後の半導体チップを出荷又は次の工程へ移動する際は、複数の半導体チップをトレーに収納して搬送する。このため、出荷又は移動前の検査は、半導体チップがトレーに収納された状態で行われており、イントレー検査と呼ばれている。このイントレー検査は、従来、検査者が顕微鏡等を用いて目視で行っていた。近年、光学的手段を用いてイントレー検査を行う外観検査装置が提案されている。
【0004】
図4は、従来のチップサイズパッケージの半導体チップの製造工程の一部を示すフローチャートである。まず、露光、現像、エッチング等の処置により、半導体ウェーハ上に複数の半導体集積回路が形成される(ステップ401)。続いて、各半導体集積回路の入出力端子の上に、突起電極となるバンプが形成される(ステップ402)。次に、プロービング検査により各半導体集積回路の電気的特性が測定され(ステップ403)、測定結果に基づいて各半導体集積回路の合否が判断される(ステップ404)。そして、不合格となった半導体集積回路には、不良であることを示すマークが付けられる(ステップ405)。その後、半導体ウェーハは、ダイシングにより個々の半導体チップに分割される(ステップ406)。
【0005】
ダイシング後、各半導体チップは、半導体チップの選別装置にかけられる。選別装置は、ステップ405で付けられた不良であることを示すマークを検出し(ステップ407)、マークの無い半導体チップは良品用トレーに収納し(ステップ408、409)、マークの有る半導体チップは不良品用トレーに収納する(ステップ408、410)。なお、このような半導体チップの選別装置に関するものとして、特許文献1に記載の技術がある。
【0006】
次に、良品用トレーに収納された半導体チップは、イントレー検査が行われ(ステップ411)、検査結果に基づいて各半導体チップの合否が判断される(ステップ412)。イントレー検査の結果、合格した半導体チップは良品用トレーにそのまま残され(ステップ413)、不合格となった半導体チップは不良品用トレーへ移動される(ステップ414)。
【0007】
なお、半導体チップの種類や出荷形態等によっては、半導体ウェーハのダイシング前にも、表面検査装置を用いた半導体ウェーハの表面検査が行われ、各半導体集積回路の表面に欠陥がないか否かが検査される。
【特許文献1】
特開平5−183022号公報
【0008】
【発明が解決しようとする課題】
従来の半導体チップの選別装置は、ダイシング後の半導体チップに不良であることを示すマークが付されているか否かをチェックすることにより、良品と不良品とを選別するものであった。また、特許文献1に記載のように、半導体チップの形状が正常な形状であるか否かをチェックする機能を備えたものも提案されている。しかしながら、従来の選別装置では半導体チップの表面の欠陥を検出することができないので、選別装置により半導体チップをトレーに収納した後に、イントレー検査を行う必要があった。
【0009】
イントレー検査を目視で行った場合、欠陥を見落とす恐れがあり、また検査者によって判断に個人差が生じる恐れがあった。さらに、人手と手間を要するため、コスト高の要因となっていた。一方、イントレー検査を外観検査装置で行う場合、トレーに収納された各半導体チップはトレーの収納部内での位置や傾き、高さ等が1つ1つ異なっているため、半導体ウェーハの状態に比べて欠陥の検出に時間が掛かり、また装置が高価となる。特に、半導体チップが小型化、高性能化する程、より微小な欠陥の検出が要求され、イントレー検査の作業の負担が増加する。
【0010】
本発明は、ダイシング後の半導体チップの検査及び選別を効率よく行うことを目的とする。
【0011】
本発明はまた、半導体チップの製造工程を効率化し、半導体チップを低コストで製造することを目的とする。
【0012】
【課題を解決するための手段】
本発明の半導体チップの選別装置は、ダイシング後の半導体チップを良品と不良品に選別する半導体チップの選別装置であって、ダイシング後の半導体チップの表面の画像を取得する画像取得手段と、画像取得手段が取得した画像から半導体チップの表面の欠陥を検出する画像処理手段と、画像処理手段の検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するチップ移動手段とを備えたものである。
【0013】
また、本発明の半導体チップの選別方法は、ダイシング後の半導体チップを良品と不良品に選別する半導体チップの選別方法であって、ダイシング後の半導体チップの表面の画像を取得し、取得した画像から半導体チップの表面の欠陥を検出し、検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するものである。
【0014】
本発明の半導体チップの選別方法では、ダイシング後の半導体チップをトレーに収納する前に、半導体チップの外観検査を行い、半導体チップの表面の欠陥を検出する。このため、本発明の半導体チップの選別装置は、半導体チップの表面の欠陥を検出する外観検査機能を有する。外観検査後に半導体チップをトレーに収納するため、従来のようにイントレー検査を行う必要がなくなり、工程数が減少する。また、このときの外観検査は、半導体チップをトレーに収納する前に行うため、イントレー検査に比べて半導体チップの表面の欠陥の検出が容易である。さらに、従来のようなイントレー検査後の不良チップの入れ替えもなくなるので、その分の工程数も減少する。従って、ダイシング後の半導体チップの検査及び選別を効率よく行うことができる。
【0015】
なお、ダイシング前に不良であることを示すマークが付けられている場合は、ダイシング後の半導体チップの外観検査において、欠陥の検出と同時に不良であることを示すマークの検出を行う。
【0016】
本発明の半導体チップの製造方法は、半導体ウェーハ上に複数の半導体集積回路を形成し、半導体ウェーハをダイシングして個々の半導体チップに分割し、ダイシング後の半導体チップの表面の画像を取得し、取得した画像から半導体チップの表面の欠陥を検出し、検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するものである。
【0017】
また、本発明の半導体チップの製造方法は、半導体ウェーハ上に複数の半導体集積回路を形成し、半導体ウェーハ上の各半導体集積回路の電気的特性を測定し、測定結果に基づいて各半導体集積回路の合否を判断し、不合格となった半導体集積回路に不良であることを示すマークを付け、半導体ウェーハをダイシングして個々の半導体チップに分割し、ダイシング後の半導体チップの表面の画像を取得し、取得した画像から不良であることを示すマーク及び半導体チップの表面の欠陥を検出し、検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するものである。
【0018】
ダイシング後の半導体チップをトレーに収納する前に、半導体チップの外観検査を行うことにより、上述のように半導体チップの製造工程が効率化され、半導体チップを低コストで製造することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に従って説明する。図1は、本発明の一実施の形態による半導体チップの選別装置の概略構成を示す上面図である。選別装置は、架台10、ローダカセット11、待機ステージ12、エキスパンドステージ13、ピックアップユニット14、トレー搬送ユニット15、トレー回収ステージ16、アンローダカセット17、エキスパンドステージ駆動回路30、ピックアップユニット駆動回路40、画像処理/制御装置100、及び光学系を含んで構成されている。なお、図1においては、光学系のうちエリアカメラ25のみが示されている。
【0020】
まず、前工程において、半導体ウェーハは、上面が粘着性を有する伸縮性のフィルム2に載せられた状態で、フィルム2を切らないようにダイシングされる。ダイシング後の半導体チップ1は、フィルム2に載せられ状態で、ローダカセット11に収納される。ローダカセット11は、ダイシング後の半導体チップ1を載せたフィルム2を複数収納する。
【0021】
図1において、選別装置の架台10の上には、待機ステージ12、エキスパンドステージ13及びトレー回収ステージ16が設置されている。待機ステージ12の近傍には、ローダカセット11が搬入される。そして、図示しないロボット等により、半導体チップ1を載せたフィルム2がローダカセット11から取り出されて、待機ステージ12に搭載される。
【0022】
待機ステージ12に搭載されたフィルム2は、図示しないロボット等により、エキスパンドステージ13に搭載される。エキスパンドステージ13の上空には、エリアカメラ25が配置されている。エキスパンドステージ13は、まず、フィルム2を中心から外側へ引っ張り、これによりフィルム2に載せられた各半導体チップ1同士の間隔が広がる。その状態で、エキスパンドステージ13は、エキスパンドステージ駆動回路30の駆動によりXY方向に移動して、フィルム2上の各半導体チップ1をエリアカメラ25の下方に順次位置決めする。このとき、エキスパンドステージ13は、エリアカメラ25の下方に位置決めされた半導体チップをフィルム2の下方から突き上げて、他の半導体チップよりも高い位置に位置決めする。画像処理/制御装置100は、このような半導体チップの位置決めが行われるように、エキスパンドステージ駆動回路30の制御を行う。
【0023】
なお、エリアカメラ25の下方に位置決めする半導体チップの数は1度に1つとは限らず、エリアカメラ25の視野に応じて、複数の半導体チップをエリアカメラ25の下方に位置決めしてもよい。
【0024】
エリアカメラ25は、エリアカメラ25の下方に位置決めされた半導体チップの表面の画像を取得し、画像信号を画像処理/制御装置100へ出力する。画像処理/制御装置100は、入力した画像信号から、後述するように半導体チップに付けられた不良であることを示すマーク及び半導体チップの表面の欠陥を検出する。そして、検出結果に基づいて半導体チップの合否を判断する。
【0025】
エキスパンドステージ13の近傍には、ピックアップユニット14及びトレー搬送ユニット15が設けられている。トレー搬送ユニット15は、良品用トレー3a及び不良品用トレー3bを保持して搬送する。ピックアップユニット14は、ピックアップユニット駆動回路40の駆動により、画像の取得が終了した半導体チップを真空吸着等でフィルム2から取り上げ、トレー搬送ユニット15に保持された良品用トレー3a又は不良品用トレー3bに収納する。このとき、画像処理/制御装置100は、半導体チップの合否判断で合格した半導体チップは良品用トレー3aに収納され、不合格となった半導体チップは不良品用トレー3bに収納されるように、ピックアップユニット駆動回路40の制御を行う。
【0026】
良品用トレー3a又は不良品用トレー3bに半導体チップが満載されると、搬送ユニット15は、画像処理/制御装置100又は図示しない別の制御装置の制御により、満載となった良品用トレー3a又は不良品用トレー3bをトレー回収ステージ16に搭載する。トレー回収ステージ16に搭載された良品用トレー3a及び不良品用トレー3bは、図示しないロボット等により、アンローダカセット17に収納される。
【0027】
図2は、図1に示した半導体チップの選別装置の光学系及び画像処理/制御装置を示す図である。光学系は、白色光源20、レンズ21,22、ハーフミラー23、リレーレンズ24、及びエリアカメラ25を含んで構成されている。画像処理/制御装置100は、CPU110、画像メモリ120、及び欠陥検出回路130を含んで構成されている。
【0028】
白色光源20から発生した照明光は、レンズ21を介して放射され、レンズ22により平行光線束となって、ハーフミラー23に入射する。ハーフミラー23で反射された照明光は、リレーレンズ24を介して、エキスパンドステージ13に搭載されたフィルム2上の半導体チップ1の表面へ照射される。リレーレンズ24は、半導体チップ1の表面とエリアカメラ25の受光面とが共役な関係となるように、複数のレンズ群で構成されている。半導体チップ1の表面で反射した反射光は、リレーレンズ24を通ってハーフミラー23に入射し、ハーフミラー23を透過した反射光は、エリアカメラ25の受光面で結像する。エリアカメラ25は、受光面で検出した光の強度と位置とに応じた画像信号を画像処理/制御装置100へ出力する。
【0029】
エリアカメラ25からの画像信号は、画像処理/制御装置100の画像メモリ120及び欠陥検出回路130に入力される。画像メモリ120は、CPU110の制御により、入力した画像信号を記憶する。欠陥検出回路130は、エリアカメラ25からの画像信号と画像メモリ120に記憶された1つ前の半導体チップの画像信号とを比較することにより、半導体チップに付けられた不良であることを示すマークと半導体チップの表面の欠陥とを検出する。ここで検出する欠陥は、例えば、半導体チップの欠け、半導体チップの表面の傷や異物、半導体チップの表面に形成されたバンプの欠如や形状不良等とする。
【0030】
CPU110は、画像メモリ120の書込み及び読出しの制御を行い、また半導体チップの位置決めが行われるようにエキスパンドステージ駆動回路30の制御を行う。さらに、CPU110は、欠陥検出回路130の検出結果に基づいて半導体チップの合否を判断し、良品及び不良品の選別が行われるようにピックアップユニット駆動回路40の制御を行う。
【0031】
図3は、本発明の一実施の形態による半導体チップの製造方法の一部を示すフローチャートである。本実施の形態は、チップサイズパッケージの半導体チップの例を示す。まず、露光、現像、エッチング等の処置により、半導体ウェーハ上に複数の半導体集積回路を形成する(ステップ301)。続いて、各半導体集積回路の入出力端子の上に、突起電極となるバンプを形成する(ステップ302)。次に、従来と同様に、プロービング検査により各半導体集積回路の電気的特性を測定し(ステップ303)、測定結果に基づいて各半導体集積回路の合否を判断する(ステップ304)。そして、不合格となった半導体集積回路には、不良であることを示すマークを付ける(ステップ305)。その後、半導体ウェーハをダイシングして、個々の半導体チップに分割する(ステップ306)。
【0032】
ダイシング後、本発明の半導体チップの選別装置を用いて半導体チップの外観検査を行い(ステップ307)、検査結果に基づいて各半導体チップの合否を判断する(ステップ308)。そして、合格した半導体チップは良品用トレーに収納し(ステップ309)、不合格となった半導体チップは不良品用トレーに収納する(ステップ310)。
【0033】
本実施の形態によれば、ダイシング後の半導体チップをトレーに収納する前に半導体チップの外観検査を行い、外観検査後に半導体チップをトレーに収納するため、従来のようにイントレー検査を行う必要がなくなり、工程数が減少する。また、このときの外観検査は、半導体チップをトレーに収納する前に行うため、イントレー検査に比べて半導体チップの表面の欠陥の検出が容易である。さらに、従来のようなイントレー検査後の不良チップの入れ替えもなくなるので、その分の工程数も減少する。従って、ダイシング後の半導体チップの検査及び選別を効率よく行うことができる。
【0034】
なお、半導体チップの種類や出荷形態等によっては、必要に応じて、半導体ウェーハのダイシング前にも、表面検査装置を用いた半導体ウェーハの表面検査を行い、各半導体集積回路の表面に欠陥がないか否を検査する。その場合、半導体ウェーハの表面検査で欠陥が検出された半導体チップについては、ダイシング後の半導体チップの外観検査を省略する。これにより、ダイシング後の半導体チップの検査がさらに効率化される。あるいは、ダイシング後の半導体チップの外観検査のみで十分な場合は、従来必要であった半導体ウェーハの表面検査を省略する。これにより、検査が全体として効率化される。
【0035】
また、半導体チップの種類によっては、半導体ウェーハのダイシング前にプロービング検査を行わず、またはプロービング検査行っても不良であることを示すマークを付けない場合もありえる。その場合にはダイシング後の半導体チップの外観検査で欠陥の検出のみ行えばよく、本発明はそのような場合も含むものである。
【0036】
本発明は、チップサイズパッケージの半導体チップに限らず、従来イントレー検査が必要であった各種の半導体チップに適用される。
【0037】
【発明の効果】
本発明の半導体チップの選別装置及び半導体チップの選別方法によれば、ダイシング後の半導体チップの検査及び選別を効率よく行うことができる。
【0038】
本発明の半導体チップの製造方法によれば、半導体チップの検査を効率化し、半導体チップを低コストで製造することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による半導体チップの選別装置の概略構成を示す上面図である。
【図2】図1に示した半導体チップの選別装置の光学系及び画像処理/制御装置を示す図である。
【図3】本発明の一実施の形態による半導体チップの製造方法の一部を示すフローチャートである。
【図4】従来のチップサイズパッケージの半導体チップの製造工程の一部を示すフローチャートである。
【符号の説明】
1…半導体チップ
2…フィルム
3a…良品用トレー
3b…不良品用トレー
10…架台
11…ローダカセット
12…待機ステージ
13…エキスパンドステージ
14…ピックアップユニット
15…トレー搬送ユニット
16…トレー回収ステージ
17…アンローダカセット
25…エリアカメラ
30…エキスパンドステージ駆動回路
40…ピックアップユニット駆動回路
100…画像処理/制御装置
110…CPU
120…画像メモリ
130…欠陥検出回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor chip sorting apparatus and sorting method for sorting a semiconductor wafer into dice and dividing it into semiconductor chips and sorting out non-defective and defective semiconductor chips and storing them in a tray, and semiconductor chips using them The present invention relates to a manufacturing method, and more particularly, to a semiconductor chip sorting apparatus and sorting method suitable for inspection of a semiconductor chip after dicing, and a semiconductor chip manufacturing method using them.
[0002]
[Prior art]
Conventional semiconductor devices generally have a lead wire connected to an input / output terminal of a semiconductor chip and the entire semiconductor chip is covered with a resin mold. In recent years, a chip size package (Chip Size Package) in which a protective film or the like is formed on the surface of a semiconductor chip and is not covered with a resin mold has become mainstream due to a demand for miniaturization of semiconductor devices. The chip size package is mounted on the substrate by a technique such as wire bonding or flip chip (Flip Chip Attach). In particular, flip chip is a mounting method in which protruding electrodes (bumps) formed on the input / output terminals are directly bonded to the electrode terminals of the substrate, which not only reduces the size of the semiconductor device but also mounts the semiconductor device on the substrate. The area is reduced and high-density mounting is possible.
[0003]
With the spread of such chip size packages, there are increasing opportunities to handle semiconductor chips diced from semiconductor wafers. When a semiconductor chip is diced from a semiconductor wafer and shipped or moved to the next process, the chip of the semiconductor chip, scratches or foreign matter on the surface of the semiconductor chip, bumps formed on the surface of the semiconductor chip before shipment or movement It is necessary to inspect whether there are any abnormalities such as lack of shape or shape defects (hereinafter collectively referred to as “defects”). Generally, when a semiconductor chip after dicing is shipped or moved to the next process, a plurality of semiconductor chips are accommodated in a tray and transported. For this reason, the inspection before shipment or movement is performed in a state where the semiconductor chip is stored in the tray, and is called an in-tray inspection. This in-tray inspection has been conventionally performed visually by an inspector using a microscope or the like. In recent years, an appearance inspection apparatus that performs an in-tray inspection using optical means has been proposed.
[0004]
FIG. 4 is a flowchart showing a part of a manufacturing process of a semiconductor chip of a conventional chip size package. First, a plurality of semiconductor integrated circuits are formed on a semiconductor wafer by exposure, development, etching, and the like (step 401). Subsequently, bumps serving as protruding electrodes are formed on the input / output terminals of each semiconductor integrated circuit (step 402). Next, electrical characteristics of each semiconductor integrated circuit are measured by probing inspection (step 403), and pass / fail of each semiconductor integrated circuit is determined based on the measurement result (step 404). Then, a mark indicating that the semiconductor integrated circuit has failed is marked (step 405). Thereafter, the semiconductor wafer is divided into individual semiconductor chips by dicing (step 406).
[0005]
After dicing, each semiconductor chip is subjected to a semiconductor chip sorting apparatus. The sorting device detects the mark indicating the defect attached in step 405 (step 407), and stores the semiconductor chip without the mark in the non-defective tray (steps 408 and 409). The product is stored in a defective product tray (steps 408 and 410). Note that there is a technique described in Patent Document 1 as a semiconductor chip sorting apparatus.
[0006]
Next, the semiconductor chip stored in the non-defective product tray is subjected to in-tray inspection (step 411), and pass / fail of each semiconductor chip is determined based on the inspection result (step 412). As a result of the in-tray inspection, the semiconductor chip that has passed is left as it is in the non-defective product tray (step 413), and the semiconductor chip that has failed is moved to the defective product tray (step 414).
[0007]
Depending on the type of semiconductor chip, shipping form, etc., surface inspection of the semiconductor wafer using the surface inspection apparatus is performed before dicing the semiconductor wafer, and whether or not the surface of each semiconductor integrated circuit is defective. Inspected.
[Patent Document 1]
Japanese Patent Laid-Open No. 5-183022
[Problems to be solved by the invention]
A conventional semiconductor chip sorting apparatus sorts a non-defective product and a defective product by checking whether the semiconductor chip after dicing has a mark indicating that it is defective. Further, as described in Patent Document 1, a semiconductor chip having a function of checking whether or not the shape of a semiconductor chip is a normal shape has been proposed. However, since the conventional sorting device cannot detect defects on the surface of the semiconductor chip, it is necessary to perform an in-tray inspection after the semiconductor chip is stored in the tray by the sorting device.
[0009]
When the in-tray inspection is performed visually, there is a risk of overlooking the defect, and there is a possibility that individual differences may be made in the judgment by the inspector. Furthermore, since it requires labor and labor, it has become a factor of high cost. On the other hand, when the in-tray inspection is performed by the appearance inspection apparatus, each semiconductor chip stored in the tray has a different position, inclination, height, etc. in the tray storage unit, so that it is different from the state of the semiconductor wafer. As a result, it takes time to detect defects and the apparatus becomes expensive. In particular, the smaller the semiconductor chip is, the higher the performance is, and the more minute defects are required to be detected.
[0010]
An object of the present invention is to efficiently inspect and sort a semiconductor chip after dicing.
[0011]
Another object of the present invention is to improve the efficiency of the semiconductor chip manufacturing process and to manufacture the semiconductor chip at low cost.
[0012]
[Means for Solving the Problems]
A semiconductor chip sorting device according to the present invention is a semiconductor chip sorting device that sorts a semiconductor chip after dicing into a non-defective product and a defective product, and an image acquisition unit that acquires an image of the surface of the semiconductor chip after dicing, Image processing means for detecting defects on the surface of the semiconductor chip from the image obtained by the obtaining means, and chip movement for storing the semiconductor chips after dicing in a non-defective product tray or a defective product tray according to the detection result of the image processing means Means.
[0013]
Further, the semiconductor chip sorting method of the present invention is a semiconductor chip sorting method for sorting the semiconductor chips after dicing into non-defective products and defective products, and obtains an image of the surface of the semiconductor chip after dicing, and acquires the image The semiconductor chip is detected for defects on the surface, and the semiconductor chip after dicing is stored in a non-defective product tray or a defective product tray according to the detection result.
[0014]
In the semiconductor chip sorting method according to the present invention, before the dicing semiconductor chip is stored in the tray, the appearance of the semiconductor chip is inspected to detect defects on the surface of the semiconductor chip. For this reason, the semiconductor chip sorting apparatus of the present invention has an appearance inspection function for detecting defects on the surface of the semiconductor chip. Since the semiconductor chip is stored in the tray after the appearance inspection, it is not necessary to perform the in-tray inspection as in the conventional case, and the number of processes is reduced. Further, since the appearance inspection at this time is performed before the semiconductor chip is stored in the tray, it is easier to detect defects on the surface of the semiconductor chip than in the in-tray inspection. Furthermore, since there is no need to replace defective chips after the in-tray inspection as in the prior art, the number of processes is reduced accordingly. Therefore, inspection and sorting of the semiconductor chip after dicing can be performed efficiently.
[0015]
In addition, when the mark which shows that it is defective before dicing is attached, in the external appearance inspection of the semiconductor chip after dicing, the mark which shows that it is defective is detected simultaneously with the detection of a defect.
[0016]
The method for manufacturing a semiconductor chip of the present invention forms a plurality of semiconductor integrated circuits on a semiconductor wafer, divides the semiconductor wafer into individual semiconductor chips, acquires an image of the surface of the semiconductor chip after dicing, A defect on the surface of the semiconductor chip is detected from the acquired image, and the semiconductor chip after dicing is stored in a non-defective product tray or a defective product tray according to the detection result.
[0017]
Also, the semiconductor chip manufacturing method of the present invention includes forming a plurality of semiconductor integrated circuits on a semiconductor wafer, measuring the electrical characteristics of each semiconductor integrated circuit on the semiconductor wafer, and measuring each semiconductor integrated circuit based on the measurement result. The semiconductor integrated circuit that failed is marked as defective, the semiconductor wafer is diced and divided into individual semiconductor chips, and an image of the surface of the diced semiconductor chip is obtained. Then, a mark indicating a defect and a defect on the surface of the semiconductor chip are detected from the acquired image, and the semiconductor chip after dicing is stored in a non-defective product tray or a defective product tray according to the detection result. .
[0018]
By performing an appearance inspection of the semiconductor chip before storing the dicing semiconductor chip in the tray, the semiconductor chip manufacturing process is made efficient as described above, and the semiconductor chip can be manufactured at low cost.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a top view showing a schematic configuration of a semiconductor chip sorting apparatus according to an embodiment of the present invention. The sorting apparatus includes a gantry 10, a loader cassette 11, a standby stage 12, an expand stage 13, a pickup unit 14, a tray transport unit 15, a tray collection stage 16, an unloader cassette 17, an expand stage drive circuit 30, a pickup unit drive circuit 40, an image. The processing / control apparatus 100 and an optical system are included. In FIG. 1, only the area camera 25 of the optical system is shown.
[0020]
First, in the previous step, the semiconductor wafer is diced so as not to cut the film 2 while the upper surface is placed on the stretchable film 2 having adhesiveness. The semiconductor chip 1 after dicing is stored in the loader cassette 11 while being placed on the film 2. The loader cassette 11 stores a plurality of films 2 on which the semiconductor chips 1 after dicing are placed.
[0021]
In FIG. 1, a standby stage 12, an expand stage 13, and a tray collection stage 16 are installed on a gantry 10 of the sorting apparatus. A loader cassette 11 is carried in the vicinity of the standby stage 12. Then, the film 2 on which the semiconductor chip 1 is placed is taken out from the loader cassette 11 by a robot (not shown) and mounted on the standby stage 12.
[0022]
The film 2 mounted on the standby stage 12 is mounted on the expand stage 13 by a robot or the like (not shown). An area camera 25 is disposed above the expand stage 13. The expanding stage 13 first pulls the film 2 from the center to the outside, thereby widening the interval between the semiconductor chips 1 placed on the film 2. In this state, the expand stage 13 is moved in the X and Y directions by driving the expand stage drive circuit 30 to sequentially position the semiconductor chips 1 on the film 2 below the area camera 25. At this time, the expand stage 13 pushes up the semiconductor chip positioned below the area camera 25 from below the film 2 and positions it at a higher position than the other semiconductor chips. The image processing / control apparatus 100 controls the expand stage driving circuit 30 so that the positioning of the semiconductor chip is performed.
[0023]
Note that the number of semiconductor chips positioned below the area camera 25 is not limited to one at a time, and a plurality of semiconductor chips may be positioned below the area camera 25 according to the field of view of the area camera 25.
[0024]
The area camera 25 acquires an image of the surface of the semiconductor chip positioned below the area camera 25 and outputs an image signal to the image processing / control apparatus 100. The image processing / control apparatus 100 detects a mark indicating a defect attached to the semiconductor chip and a defect on the surface of the semiconductor chip, as will be described later, from the input image signal. Based on the detection result, whether the semiconductor chip is acceptable or not is determined.
[0025]
A pickup unit 14 and a tray transport unit 15 are provided in the vicinity of the expand stage 13. The tray transport unit 15 holds and transports the non-defective product tray 3a and the defective product tray 3b. The pick-up unit 14 picks up the semiconductor chip from which image acquisition has been completed by vacuum suction or the like from the film 2 by driving the pick-up unit driving circuit 40, and holds the non-defective product tray 3a or defective product tray 3b held in the tray transport unit 15. Store in. At this time, the image processing / control apparatus 100 is configured so that the semiconductor chip that has passed the pass / fail judgment of the semiconductor chip is stored in the non-defective product tray 3a, and the rejected semiconductor chip is stored in the defective product tray 3b. The pickup unit drive circuit 40 is controlled.
[0026]
When the non-defective product tray 3a or the defective product tray 3b is fully loaded with the semiconductor chips, the transport unit 15 controls the image processing / control device 100 or another control device (not shown) to load the non-defective product tray 3a or The defective product tray 3 b is mounted on the tray collection stage 16. The good product tray 3a and the defective product tray 3b mounted on the tray collection stage 16 are stored in the unloader cassette 17 by a robot (not shown) or the like.
[0027]
FIG. 2 is a diagram showing an optical system and an image processing / control device of the semiconductor chip sorting apparatus shown in FIG. The optical system includes a white light source 20, lenses 21 and 22, a half mirror 23, a relay lens 24, and an area camera 25. The image processing / control apparatus 100 includes a CPU 110, an image memory 120, and a defect detection circuit 130.
[0028]
The illumination light generated from the white light source 20 is radiated through the lens 21, becomes a parallel light beam by the lens 22, and enters the half mirror 23. The illumination light reflected by the half mirror 23 is applied to the surface of the semiconductor chip 1 on the film 2 mounted on the expand stage 13 via the relay lens 24. The relay lens 24 is composed of a plurality of lens groups so that the surface of the semiconductor chip 1 and the light receiving surface of the area camera 25 have a conjugate relationship. The reflected light reflected by the surface of the semiconductor chip 1 enters the half mirror 23 through the relay lens 24, and the reflected light that has passed through the half mirror 23 forms an image on the light receiving surface of the area camera 25. The area camera 25 outputs an image signal corresponding to the intensity and position of the light detected on the light receiving surface to the image processing / control apparatus 100.
[0029]
An image signal from the area camera 25 is input to the image memory 120 and the defect detection circuit 130 of the image processing / control apparatus 100. The image memory 120 stores the input image signal under the control of the CPU 110. The defect detection circuit 130 compares the image signal from the area camera 25 with the image signal of the previous semiconductor chip stored in the image memory 120 to indicate a defect attached to the semiconductor chip. And defects on the surface of the semiconductor chip are detected. Defects detected here are, for example, chipping of a semiconductor chip, scratches or foreign matter on the surface of the semiconductor chip, lack of bumps formed on the surface of the semiconductor chip, shape defects, or the like.
[0030]
The CPU 110 controls writing and reading of the image memory 120, and controls the expanding stage driving circuit 30 so that the semiconductor chip is positioned. Further, the CPU 110 determines whether or not the semiconductor chip is acceptable based on the detection result of the defect detection circuit 130, and controls the pickup unit drive circuit 40 so that the non-defective product and the defective product are selected.
[0031]
FIG. 3 is a flowchart showing a part of a semiconductor chip manufacturing method according to an embodiment of the present invention. This embodiment shows an example of a semiconductor chip of a chip size package. First, a plurality of semiconductor integrated circuits are formed on a semiconductor wafer by procedures such as exposure, development, and etching (step 301). Subsequently, bumps serving as protruding electrodes are formed on the input / output terminals of each semiconductor integrated circuit (step 302). Next, as in the prior art, the electrical characteristics of each semiconductor integrated circuit are measured by probing inspection (step 303), and pass / fail of each semiconductor integrated circuit is determined based on the measurement result (step 304). A mark indicating that the semiconductor integrated circuit has failed is marked (step 305). Thereafter, the semiconductor wafer is diced and divided into individual semiconductor chips (step 306).
[0032]
After dicing, an appearance inspection of the semiconductor chip is performed using the semiconductor chip sorting apparatus of the present invention (step 307), and pass / fail of each semiconductor chip is determined based on the inspection result (step 308). The accepted semiconductor chip is stored in a non-defective product tray (step 309), and the rejected semiconductor chip is stored in a defective product tray (step 310).
[0033]
According to the present embodiment, the semiconductor chip is subjected to an appearance inspection before the diced semiconductor chip is accommodated in the tray, and the semiconductor chip is accommodated in the tray after the appearance inspection. The number of processes is reduced. Further, since the appearance inspection at this time is performed before the semiconductor chip is stored in the tray, it is easier to detect defects on the surface of the semiconductor chip than in the in-tray inspection. Furthermore, since there is no need to replace defective chips after the in-tray inspection as in the prior art, the number of processes is reduced accordingly. Therefore, inspection and sorting of the semiconductor chip after dicing can be performed efficiently.
[0034]
Depending on the type of semiconductor chip, shipping form, etc., surface inspection of the semiconductor wafer using a surface inspection apparatus is performed before dicing the semiconductor wafer as necessary, and the surface of each semiconductor integrated circuit is free from defects. Inspect whether or not. In that case, the appearance inspection of the semiconductor chip after dicing is omitted for the semiconductor chip in which the defect is detected by the surface inspection of the semiconductor wafer. This further increases the efficiency of the inspection of the semiconductor chip after dicing. Alternatively, when only the appearance inspection of the semiconductor chip after dicing is sufficient, the surface inspection of the semiconductor wafer, which has been conventionally required, is omitted. Thereby, the inspection is made efficient as a whole.
[0035]
Depending on the type of semiconductor chip, the probing inspection may not be performed before dicing of the semiconductor wafer, or even if the probing inspection is performed, a mark indicating a defect may not be attached. In that case, it is only necessary to detect defects in the appearance inspection of the semiconductor chip after dicing, and the present invention includes such a case.
[0036]
The present invention is not limited to a semiconductor chip of a chip size package, and is applied to various types of semiconductor chips that conventionally required an intray inspection.
[0037]
【The invention's effect】
According to the semiconductor chip sorting apparatus and the semiconductor chip sorting method of the present invention, it is possible to efficiently inspect and sort the semiconductor chips after dicing.
[0038]
According to the method for manufacturing a semiconductor chip of the present invention, the inspection of the semiconductor chip can be made efficient and the semiconductor chip can be manufactured at low cost.
[Brief description of the drawings]
FIG. 1 is a top view showing a schematic configuration of a semiconductor chip sorting apparatus according to an embodiment of the present invention;
FIG. 2 is a diagram showing an optical system and an image processing / control device of the semiconductor chip sorting device shown in FIG. 1;
FIG. 3 is a flowchart showing a part of a semiconductor chip manufacturing method according to an embodiment of the present invention;
FIG. 4 is a flowchart showing a part of a manufacturing process of a semiconductor chip of a conventional chip size package.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip 2 ... Film 3a ... Non-defective product tray 3b ... Defective product tray 10 ... Stand 11 ... Loader cassette 12 ... Standby stage 13 ... Expanding stage 14 ... Pickup unit 15 ... Tray conveyance unit 16 ... Tray collection stage 17 ... Unloader Cassette 25 ... Area camera 30 ... Expand stage drive circuit 40 ... Pickup unit drive circuit 100 ... Image processing / control device 110 ... CPU
120: Image memory 130: Defect detection circuit

Claims (6)

  1. ダイシング後の半導体チップを良品と不良品に選別する半導体チップの選別装置であって、
    ダイシング後の半導体チップの表面の画像を取得する画像取得手段と、
    前記画像取得手段が取得した画像から半導体チップの表面の欠陥を検出する画像処理手段と、
    前記画像処理手段の検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納するチップ移動手段とを備えたことを特徴とする半導体チップの選別装置。
    A semiconductor chip sorting device for sorting a semiconductor chip after dicing into a non-defective product and a defective product,
    Image acquisition means for acquiring an image of the surface of the semiconductor chip after dicing;
    Image processing means for detecting defects on the surface of the semiconductor chip from the image obtained by the image obtaining means;
    A semiconductor chip sorting apparatus comprising: chip moving means for storing the diced semiconductor chip in a non-defective product tray or a defective product tray in accordance with a detection result of the image processing means.
  2. 前記画像処理手段は、前記画像取得手段が取得した画像から半導体チップの表面の欠陥を検出すると共に、半導体チップに付けられた不良であることを示すマークを検出することを特徴とする請求項1に記載の半導体チップの選別装置。2. The image processing unit detects a defect on a surface of a semiconductor chip from an image acquired by the image acquisition unit and detects a mark indicating a defect attached to the semiconductor chip. The semiconductor chip sorting apparatus described in 1.
  3. ダイシング後の半導体チップを良品と不良品に選別する半導体チップの選別方法であって、
    ダイシング後の半導体チップの表面の画像を取得し、
    取得した画像から半導体チップの表面の欠陥を検出し、
    検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納することを特徴とする半導体チップの選別方法。
    A semiconductor chip sorting method for sorting a semiconductor chip after dicing into a non-defective product and a defective product,
    Obtain an image of the surface of the semiconductor chip after dicing,
    Detect defects on the surface of the semiconductor chip from the acquired image,
    According to a detection result, a semiconductor chip sorting method characterized in that a semiconductor chip after dicing is stored in a non-defective product tray or a defective product tray.
  4. 取得した画像から半導体チップの表面の欠陥を検出すると共に、半導体チップに付けられた不良であることを示すマークを検出することを特徴とする請求項3に記載の半導体チップの選別方法。4. The semiconductor chip sorting method according to claim 3, wherein a defect on the surface of the semiconductor chip is detected from the acquired image, and a mark indicating a defect attached to the semiconductor chip is detected.
  5. 半導体ウェーハ上に複数の半導体集積回路を形成し、
    半導体ウェーハをダイシングして個々の半導体チップに分割し、
    ダイシング後の半導体チップの表面の画像を取得し、
    取得した画像から半導体チップの表面の欠陥を検出し、
    検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納することを特徴とする半導体チップの製造方法。
    Forming a plurality of semiconductor integrated circuits on a semiconductor wafer;
    The semiconductor wafer is diced and divided into individual semiconductor chips,
    Obtain an image of the surface of the semiconductor chip after dicing,
    Detect defects on the surface of the semiconductor chip from the acquired image,
    A method of manufacturing a semiconductor chip, wherein the semiconductor chip after dicing is stored in a non-defective product tray or a defective product tray in accordance with a detection result.
  6. 半導体ウェーハ上に複数の半導体集積回路を形成し、
    半導体ウェーハ上の各半導体集積回路の電気的特性を測定し、
    測定結果に基づいて各半導体集積回路の合否を判断し、
    不合格となった半導体集積回路に不良であることを示すマークを付け、
    半導体ウェーハをダイシングして個々の半導体チップに分割し、
    ダイシング後の半導体チップの表面の画像を取得し、
    取得した画像から不良であることを示すマーク及び半導体チップの表面の欠陥を検出し、
    検出結果に応じて、ダイシング後の半導体チップを良品用トレー又は不良品用トレーに収納することを特徴とする半導体チップの製造方法。
    Forming a plurality of semiconductor integrated circuits on a semiconductor wafer;
    Measure the electrical characteristics of each semiconductor integrated circuit on the semiconductor wafer,
    Based on the measurement results, determine the pass / fail of each semiconductor integrated circuit,
    Mark the failed semiconductor integrated circuit as defective,
    The semiconductor wafer is diced and divided into individual semiconductor chips,
    Obtain an image of the surface of the semiconductor chip after dicing,
    Detecting a mark indicating a defect from the acquired image and a defect on the surface of the semiconductor chip,
    A method of manufacturing a semiconductor chip, wherein the semiconductor chip after dicing is stored in a non-defective product tray or a defective product tray in accordance with a detection result.
JP2003202135A 2003-07-25 2003-07-25 Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip Pending JP2005044949A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003202135A JP2005044949A (en) 2003-07-25 2003-07-25 Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003202135A JP2005044949A (en) 2003-07-25 2003-07-25 Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007299054A Division JP2008172203A (en) 2007-11-19 2007-11-19 Semiconductor chip selector

Publications (1)

Publication Number Publication Date
JP2005044949A true JP2005044949A (en) 2005-02-17

Family

ID=34261943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003202135A Pending JP2005044949A (en) 2003-07-25 2003-07-25 Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip

Country Status (1)

Country Link
JP (1) JP2005044949A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194048A1 (en) * 2014-06-20 2015-12-23 上野精機株式会社 Electronic-component inspection device
CN111687061A (en) * 2020-04-27 2020-09-22 深圳市奈尔森科技有限公司 Automatic detection equipment for lens imaging sensor

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282630A (en) * 1988-09-20 1990-03-23 Fujitsu Ltd Device for forming semiconductor chip array
JPH02177448A (en) * 1988-12-28 1990-07-10 Sony Corp Method of lighting semiconductor chip
JPH0429352A (en) * 1990-05-24 1992-01-31 Sanken Electric Co Ltd Manufacture of semiconductor device
JPH05183022A (en) * 1991-12-26 1993-07-23 Emutetsuku Kk Chip automatic selection and transfer apparatus
JPH07159488A (en) * 1993-12-10 1995-06-23 Sony Corp Semiconductor device manufacturing device and semiconductor device assorting method
JPH07171754A (en) * 1993-12-20 1995-07-11 Disco Abrasive Syst Ltd Dicing device with visual inspecting function
JPH09293695A (en) * 1996-04-24 1997-11-11 Sharp Corp Dicing device equipped with visual inspection function
JPH11173993A (en) * 1997-12-10 1999-07-02 Disco Abrasive Syst Ltd Method and apparatus for detecting contamination
JP2000340619A (en) * 1999-05-28 2000-12-08 Tokyo Seimitsu Co Ltd Method and system for analyzing manufacturing failure of semiconductor device
JP2001189326A (en) * 1999-12-28 2001-07-10 Toshiba Corp Manufacturing method for semiconductor device
JP2001324539A (en) * 2000-05-12 2001-11-22 Nec Yamagata Ltd Handler device for horizontally conveying tray
JP2002109515A (en) * 2000-10-02 2002-04-12 Topcon Corp Method and device for inspecting chip
JP2003051466A (en) * 2001-08-07 2003-02-21 Sony Corp Dicing apparatus and method of semiconductor wafer

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282630A (en) * 1988-09-20 1990-03-23 Fujitsu Ltd Device for forming semiconductor chip array
JPH02177448A (en) * 1988-12-28 1990-07-10 Sony Corp Method of lighting semiconductor chip
JPH0429352A (en) * 1990-05-24 1992-01-31 Sanken Electric Co Ltd Manufacture of semiconductor device
JPH05183022A (en) * 1991-12-26 1993-07-23 Emutetsuku Kk Chip automatic selection and transfer apparatus
JPH07159488A (en) * 1993-12-10 1995-06-23 Sony Corp Semiconductor device manufacturing device and semiconductor device assorting method
JPH07171754A (en) * 1993-12-20 1995-07-11 Disco Abrasive Syst Ltd Dicing device with visual inspecting function
JPH09293695A (en) * 1996-04-24 1997-11-11 Sharp Corp Dicing device equipped with visual inspection function
JPH11173993A (en) * 1997-12-10 1999-07-02 Disco Abrasive Syst Ltd Method and apparatus for detecting contamination
JP2000340619A (en) * 1999-05-28 2000-12-08 Tokyo Seimitsu Co Ltd Method and system for analyzing manufacturing failure of semiconductor device
JP2001189326A (en) * 1999-12-28 2001-07-10 Toshiba Corp Manufacturing method for semiconductor device
JP2001324539A (en) * 2000-05-12 2001-11-22 Nec Yamagata Ltd Handler device for horizontally conveying tray
JP2002109515A (en) * 2000-10-02 2002-04-12 Topcon Corp Method and device for inspecting chip
JP2003051466A (en) * 2001-08-07 2003-02-21 Sony Corp Dicing apparatus and method of semiconductor wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194048A1 (en) * 2014-06-20 2015-12-23 上野精機株式会社 Electronic-component inspection device
CN111687061A (en) * 2020-04-27 2020-09-22 深圳市奈尔森科技有限公司 Automatic detection equipment for lens imaging sensor

Similar Documents

Publication Publication Date Title
US6292260B1 (en) System and method of optically inspecting surface structures on an object
US9029725B2 (en) Packaged chip detection and classification device
JP2010522441A (en) Semiconductor wafer foreign matter inspection and repair system and method
JP2004144610A (en) Wafer defect inspection apparatus
US6339337B1 (en) Method for inspecting semiconductor chip bonding pads using infrared rays
JP2008172203A (en) Semiconductor chip selector
US7129507B2 (en) Chip mis-position detection method
JP2005044949A (en) Sorter of semiconductor chip, method of sorting semiconductor chip, and method of manufacturing semiconductor chip
KR100748464B1 (en) Manufacturing method for semiconductor device
KR101953146B1 (en) Method and apparatus for inspecting a chip prior to bonding
JP2003322625A (en) Method and apparatus for inspecting semiconductor chip
TW200839916A (en) Polarization imaging
KR100819796B1 (en) Sorting method of semiconductor package
US10622232B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same
JP4093930B2 (en) Frame transport prober
KR101551351B1 (en) Method for Inspecting Lead Frame of LED
KR100705649B1 (en) Apparatus and method for inspecting in-tray of semiconductor device
JPH11325859A (en) Bump appearance inspection method and device
KR101362548B1 (en) Method of inspecting a die in a die bonding process
JPH0722475A (en) Die bonding method and die bonder
KR20210118742A (en) Die bonding apparatus and manufacturing method of semiconductor device
JP2003165506A (en) Semiconductor device manufacturing method
JP2004117016A (en) Semiconductor wafer defect inspecting apparatus
JP2002195955A (en) Method and device for inspecting semiconductor failure
JP2005017168A (en) External appearance inspection apparatus, external appearance inspection method, and method for manufacturing semiconductor chip

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071119

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071207

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071228