JPS63126315A - Switch circuit - Google Patents
Switch circuitInfo
- Publication number
- JPS63126315A JPS63126315A JP27347286A JP27347286A JPS63126315A JP S63126315 A JPS63126315 A JP S63126315A JP 27347286 A JP27347286 A JP 27347286A JP 27347286 A JP27347286 A JP 27347286A JP S63126315 A JPS63126315 A JP S63126315A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- npn
- base
- lister
- run
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は自己保持機能を有する半導体スイッチ回路に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor switch circuit having a self-holding function.
［従来の技術］
自己保持機能を有する従来の半導体スイッチとしては例
えばサイリスク、ゲート・ターンオフ・サイリスタ（以
後ＧＴＯと略称する）等があった。[Prior Art] Conventional semiconductor switches having a self-holding function include, for example, Thyrisk, gate turn-off thyristor (hereinafter abbreviated as GTO), and the like.
サイリスクはターンオンする時にはそのゲートにパルス
信号を与えればよいが、ターンオフさせる場合にはいっ
たん電源をオフにしなければならない、またＧＴＯにお
いてはサイリスタと異なりターンオン及びターンオフを
それぞれ１個のパルス信号によって制御することができ
る。To turn on a thyristor, you just need to apply a pulse signal to its gate, but to turn it off, you must first turn off the power.In addition, unlike a thyristor, in a GTO, turn-on and turn-off are each controlled by one pulse signal. be able to.
［発明が解決しようとする問題点］
前記のサイリスタにおいては、自己保持機能があるため
いったんオン状態になると保持電流以下の低電流に下げ
るかまたは電流を逆転しないとターンオフさせることが
できず、ゲート信号のみでターンオフをすることができ
ない問題点があった。[Problems to be Solved by the Invention] The thyristor described above has a self-holding function, so once it is turned on, it cannot be turned off unless the current is lowered to a low value below the holding current or the current is reversed. There was a problem in that it was not possible to turn off with just a signal.
−万〇ＴＯにおいてはターンオンする場合にはゲートに
正のパルス信号を印加し、ターンオフする場合には負の
ゲート信号を印加することにより可ｆｉｔであるが、Ｇ
ＴＯのターンオン時間はゲート電流の大きさに影響され
ゲート電流が十分大きくない場合ターンオン時間は長く
なるとともに、局部的な電流集中が起こりＧＴＯが破壊
されることがある。またＧＴＯはその構造によっては、
ターンオン後も引続きわずかなゲート電流を供給する必
要がある等の問題点があった。- In TO, it is possible to apply a positive pulse signal to the gate to turn on, and apply a negative gate signal to turn off, but G
The turn-on time of the TO is affected by the magnitude of the gate current, and if the gate current is not large enough, the turn-on time becomes long and local current concentration occurs, which may destroy the GTO. Also, depending on the structure of GTO,
There were problems such as the need to continue supplying a small gate current even after turn-on.
［問題点を解決するための手段］
この発明のスイッチ回路は、エミッタが直流電源の負極
に接続されコレクタが負荷を介して直流電源の正極に接
続された第１のＮＰＮ）ランリスタのベースとコレクタ
に、それぞれのコレクタを他方のベースに接続して構成
されたＮＰＮ）ランリスタとＰＮＰトランジスタの接続
体のＮＰＮ）ランリスタのエミッタ及びＰＮＰ トラン
ジスタのエミッタをそれぞれ接続し、第２のＮＰＮ）ラ
ンリスタのエミッタを直流電源の負極に接続しコレクタ
を抵抗を介して前記ＰＮＰ ）ランリスタのベースに接
続し、第３のＮＰＮ トランジスタのコレクタを前記Ｎ
ＰＮ ｌ・ランリスタのベースに接続しエミッタを直流
電源のｊｔ極に接続している。[Means for Solving the Problems] The switch circuit of the present invention includes a base and a collector of a first NPN run lister whose emitter is connected to the negative pole of a DC power supply and whose collector is connected to the positive pole of the DC power supply via a load. The emitter of the NPN) run lister and the emitter of the PNP transistor of the connection body of the NPN) run lister and the PNP transistor configured by connecting the collector of each to the base of the other are connected respectively, and the emitter of the second NPN) run lister is connected to the emitter of the second NPN) run lister. The collector of the third NPN transistor is connected to the negative terminal of the DC power supply, and the collector of the third NPN transistor is connected to the base of the PNP run lister through a resistor.
It is connected to the base of the PN l-run lister and the emitter is connected to the jt pole of the DC power supply.
［作用］
第２ＯＮＰＮ）ランリスタのベースに印加される正のパ
ルス入力によりＮＰＮトランジスタとＰＮＰ）ランリス
タの接続体のＮＰＮ ）ランリスタ及びＰＮＰ ）ラン
リスタはともにオンとなり、パルス入力がなくなった後
もＮＰＮ トランジスタとＰＮＰ ）ランリスタの正帰
還によりその状態を保ち、また第３のＮＰＮ）ランリス
タのベースに印加される正のパルス入力により前記ＮＰ
Ｎ）ランリスタ及びＰＮＰ ）ランリスタはともにオフ
となりパルス入力がなくなった後もその状態を保つ。[Operation] A positive pulse input applied to the base of the second ONPN) run lister turns on both the NPN transistor and the PNP) run lister, and the NPN transistor and PNP) run lister are both turned on even after the pulse input is removed. A positive pulse input applied to the base of a third NPN) run lister maintains its state by positive feedback of a third NPN) run lister.
N) Run lister and PNP) Run lister both turn off and maintain that state even after the pulse input disappears.
［実施例］
第１図にこの発明のスイッチ回路の回路図を示す０図に
おいて、第１のＮＰＮ トランジスタ（３）はエミッタ
が直流電源の負極（２０）に接続され、コレクタが負荷
（１２）の一方の端子（２）に接続されている。また負
荷（１２）の他方の端子は直流電源の正極（１）に接続
されている。それぞれのベースが他方のコレクタにそれ
ぞれ接続されたＰＮＰ トランジスタ（４ａ）及びＮＰ
Ｎ ）ランリスタ（４ｂ）により構成された接続体（４
）は第１のＮＰＮ）ランリスタ（３）のベースとコレク
タ間に接続されている。Ｍ２のＮＰＮトランジスタ（６
）のエミッタは電源の負極に、コレクタは抵抗（７）を
介して接続体（４）のＰＮＰ ）ランリスタのベース（
１０）にそれぞれ接続されている。第３のＮＰＮ ｌ・
ランリスタ（５）のコレクタは接続体（４）のＮＰＮ
トランジスタのベース（１１）に接続されており、エミ
ッタは電源の負極に接続されている０図において端子（
８）はこのスイッチ回路をオンにするための正の入力信
号を与えられる入力端子であり、端子（９）はオフにす
るための正の入力信号を与えられる入力端子である。[Example] In Figure 1, which shows a circuit diagram of a switch circuit of the present invention, the emitter of the first NPN transistor (3) is connected to the negative pole (20) of the DC power supply, and the collector is connected to the load (12). is connected to one terminal (2) of the. Further, the other terminal of the load (12) is connected to the positive electrode (1) of the DC power supply. A PNP transistor (4a) and an NP whose bases are respectively connected to the collector of the other.
N) Connection body (4) composed of run lister (4b)
) is connected between the base and collector of the first NPN) run lister (3). M2 NPN transistor (6
The emitter of ) is connected to the negative pole of the power supply, and the collector is connected to the PNP of the connection body (4) through the resistor (7).
10) respectively. Third NPN l・
The collector of the runlister (5) is the NPN of the connection body (4)
It is connected to the base (11) of the transistor, and the emitter is connected to the negative pole of the power supply.
8) is an input terminal to which a positive input signal is applied to turn on the switch circuit, and terminal (9) is an input terminal to which a positive input signal is applied to turn it off.
次にこの発明の実施例の動作を説明する。先づこの回路
をオンにする動作を説明する。第２図にこの実施例の動
作のタイミングチャートを示す。Next, the operation of the embodiment of this invention will be explained. First, the operation of turning on this circuit will be explained. FIG. 2 shows a timing chart of the operation of this embodiment.
第２図に示すように、端子（８）に正の電圧（Ｖ）が印
加されると、第２のＮＰＮ ）ランリスタ（６）はオン
となり接続体（４）の第１のＮ極（ｌＯ）の電位を低下
させる。その結果接続体（４）を構成するＰＮＰトラン
ジスタ（４ａ）はオンとなりそのコレクタ電流はＮ Ｐ
Ｎ Ｉ−ランリスタ（４ｂ）のベース電流となってＮ
ＰＮ ）−ランリスタ（４ｂ）をオンさせて、正帰還を
形成し、オンしつづけようとする。この接続体（４）の
電流は、ＰＮＰＩ−ランリスタ（４ａ）のエミッタ→同
ベース→ＮＰＮトランジスタ（４ｂ）のコレクタ→同エ
ミッタへと流れて第１のＮＰＮ ）ランリスタ（３）の
ベースに流入する。この電流は第１のＮＰＮトランジス
タ（３）のベース電流であり、第１のＮＰＮ）ランリス
タ（３）はオンとなる。この状態を第２図の時刻Ｔ１に
示す、ＰＮＰ）ランリスタ（４ａ）及びＮＰＮ ｌ−ラ
ンリスタ（４ｂ）がともにオンになった結果その正帰還
作用により連続的にオンしつづけ、第２図に示す時刻Ｔ
２において、端子（８）の入力がＯになり第２ＯＮＰＮ
）ランリスタ（６）がオフとなった後もこの状態が維持
される。As shown in FIG. 2, when a positive voltage (V) is applied to the terminal (8), the second NPN) run lister (6) is turned on and the first N-pole (lO ). As a result, the PNP transistor (4a) constituting the connection body (4) turns on, and its collector current becomes N P
N becomes the base current of the I-run lister (4b) and N
PN) - turns on the runlister (4b), forms positive feedback, and tries to keep it on. The current in this connection body (4) flows from the emitter of the PNPI-run lister (4a) to the base of the NPN transistor (4b) to the collector of the NPN transistor (4b) and then to the base of the first NPN run lister (3). . This current is the base current of the first NPN transistor (3), and the first NPN) run lister (3) is turned on. This state is shown at time T1 in FIG. 2. As a result of both the PNP run lister (4a) and the NPN l-run lister (4b) being turned on, they continue to be turned on due to their positive feedback action, as shown in FIG. Time T
2, the input of terminal (8) becomes O and the second ONPN
) This state is maintained even after the run lister (6) is turned off.
次にこのスイッチ回路がオフする時の動作を説明する。Next, the operation when this switch circuit is turned off will be explained.
端子（９）に時刻Ｔ ３において正の電圧（Ｖ）が印加
されると、第３のＮＰＮ）ランリスタ（５）はオンとな
り、ＮＰＮ ）ランリスタ（４ｂ）のベース電位を低下
させる。その結果ＮＰＮ）ランリスタ（４ｂ）はオフと
なり、ベース（１０）の電位は実質的に正極の電位まで
上昇する。その結果ＰＮＰ トランジスタ（４ａ）はオ
フとなり、従って第１のＮ Ｐ Ｎ ｌ−ランリスタ（
３）はオフとなり、ＭｌのＮＰＮ）ランリスタ（３）に
よって構成される主スイツチ回路はオフとなる。なお抵
抗（７）はＰＮＰ ）ランリスタ（４ａ）と第２のＮ
Ｐ Ｎ ｌ−ランリスタ（６）の過電流保護用である。When a positive voltage (V) is applied to the terminal (9) at time T3, the third NPN) run lister (5) turns on, lowering the base potential of the NPN) run lister (4b). As a result, the NPN) run lister (4b) is turned off, and the potential of the base (10) rises substantially to the potential of the positive electrode. As a result, the PNP transistor (4a) is turned off and therefore the first N P N l-run lister (
3) is turned off, and the main switch circuit constituted by the NPN) run lister (3) of M1 is turned off. Note that the resistor (7) is a PNP) run lister (4a) and the second N
This is for overcurrent protection of the P N l-run lister (6).
［発明の効果］
この発明によれば、直流電源の負極と負荷間の線路に挿
入された第１のＮＰＮＩ−ランリスタのオン、オフを、
それぞれのコレクタが他方のベースに接続されたＮＰＮ
トランジスタ及びＰＮＰ）ランリスタにより構成された
ＮＰＮトランジスタとＰＮＰ トランジスタの接続体に
より制御し、自己保持させることによってトランジスタ
のみの回路構成によって自己保持ａ能を有するスイッチ
回路を構成することができる。ＰＮＰ回路素子に印加さ
れる制御信号は第２のＮＰＮトランジスタ（６）を介し
て印加され、またオフにする時は第３のＮＰ Ｎ ｌ−
ランリスタ（５）を介して印加されるが、それぞれこれ
らのトランジスタにより増幅されるので端子（８）また
は（９）に印加される信号の電流は微少かつ短時間でよ
＜、Ｇ、Ｔｏなどの：Ｉ泉に制御のための信号の極性を
正、負切換える必要もなく正極性の信号のみでオン、オ
フすることができる。さらに他の効果としてトランジス
タは製品の種類が多く選択の自由度が大きいため大電流
用または小電流用のスイッチ回路を任意にかつ安価に構
成することができるとともに、集積回路に構成するにも
適している。[Effects of the Invention] According to the present invention, the first NPNI-run lister inserted in the line between the negative electrode of the DC power supply and the load is turned on and off.
NPN with each collector connected to the base of the other
A switch circuit having a self-holding ability can be constructed using a circuit configuration consisting only of transistors by controlling and self-holding the NPN transistor and PNP transistor connected by a run lister. The control signal applied to the PNP circuit element is applied via the second NPN transistor (6), and when turned off, the third NP N l-
The current of the signal applied to the terminal (8) or (9) is very small and short, as it is applied via the run lister (5), but is amplified by these transistors. :There is no need to switch the polarity of the control signal between positive and negative, and it can be turned on and off using only a positive polarity signal. Another advantage is that transistors are available in many types and have a high degree of freedom in selection, making it possible to configure switch circuits for large currents or small currents arbitrarily and at low cost, and making them suitable for use in integrated circuits. ing.
第１図はこの発明のスイッチ回路の実施例を示す回路図
、第２図はこの発明のスイッチ回路の動作を示すタイミ
ングチャートである。
１：電源の正極
３：第１のＮＰＮ トランジスタ
４：ＮＰＮトランジスタとＰＮＰ トランジスタの接続
体
５二第３のＮＰＮトランジスタ
６；第２ＯＮＰＮ）ランリスタ
フ：抵抗
２０：＠源の負極
代理人 大 岩 ｊｖ 雄第１図FIG. 1 is a circuit diagram showing an embodiment of the switch circuit of the invention, and FIG. 2 is a timing chart showing the operation of the switch circuit of the invention. 1: Positive electrode of power source 3: First NPN transistor 4: Connector of NPN transistor and PNP transistor 52 Third NPN transistor 6; Figure 1
Claims (1)
れエミッタが直流電源の負極に接続された第１のＮＰＮ
トランジスタ、 それぞれのコレクタを他方のベースに接続して構成され
るＮＰＮトランジスタとＰＮＰトランジスタの接続体で
あって、前記第１のＮＰＮトランジスタのベースにその
ＮＰＮトランジスタのエミッタが接続されコレクタにそ
のＰＮＰトランジスタのエミッタが接続された接続体、 エミッタが直流電源の負極に接続されコレクタが抵抗を
介して前記ＰＮＰトランジスタのベースに接続された第
２のＮＰＮトランジスタ、及びコレクタが前記ＮＰＮト
ランジスタのベースに接続されエミッタが直流電源の負
極に接続された第３のＮＰＮトランジスタ を具備するスイッチ回路。(1) A first NPN whose collector is connected to the positive pole of a DC power supply via a load and whose emitter is connected to the negative pole of the DC power supply.
A transistor, a connected body of an NPN transistor and a PNP transistor configured by connecting the collector of each to the base of the other, wherein the emitter of the NPN transistor is connected to the base of the first NPN transistor, and the collector of the PNP transistor is connected to the base of the first NPN transistor. a second NPN transistor whose emitter is connected to the negative electrode of the DC power supply and whose collector is connected to the base of the PNP transistor via a resistor; and a second NPN transistor whose collector is connected to the base of the NPN transistor. A switch circuit comprising a third NPN transistor whose emitter is connected to the negative pole of a DC power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27347286A JPS63126315A (en) | 1986-11-17 | 1986-11-17 | Switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27347286A JPS63126315A (en) | 1986-11-17 | 1986-11-17 | Switch circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63126315A true JPS63126315A (en) | 1988-05-30 |
Family
ID=17528392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27347286A Pending JPS63126315A (en) | 1986-11-17 | 1986-11-17 | Switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63126315A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995005706A1 (en) * | 1992-01-23 | 1995-02-23 | Kenmei Kukihara | High off-gate gain gto thyristor |
| US5504451A (en) * | 1991-06-28 | 1996-04-02 | Texas Instruments Incorporated | Gated thyristor and process for its simultaneous fabrication with high- and low-voltage semiconductor devices, integrated circuit containing the same, systems and methods. |
-
1986
- 1986-11-17 JP JP27347286A patent/JPS63126315A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504451A (en) * | 1991-06-28 | 1996-04-02 | Texas Instruments Incorporated | Gated thyristor and process for its simultaneous fabrication with high- and low-voltage semiconductor devices, integrated circuit containing the same, systems and methods. |
| WO1995005706A1 (en) * | 1992-01-23 | 1995-02-23 | Kenmei Kukihara | High off-gate gain gto thyristor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885654A (en) | Device for arcless switching of electrical circuits | |
| JPH0642179B2 (en) | Power transistor drive circuit with improved short-circuit protection function | |
| JPH05218837A (en) | H-shaped bridge circuit having protection against crossover period at time of inversion of load current | |
| JPS62174814A (en) | Stabilization power source circuit | |
| JPS63126315A (en) | Switch circuit | |
| EP0045310B1 (en) | Control circuitry using a pull-down transistor for high voltage solid-state switches | |
| JPS63126314A (en) | Switch circuit | |
| US4284911A (en) | Switching network | |
| US3238386A (en) | Electronic switching device | |
| US3392290A (en) | Bistable device employing transistors of complementary types | |
| US4758773A (en) | Switching device | |
| JPH0744439B2 (en) | Control circuit | |
| JPH0513064Y2 (en) | ||
| SU860231A1 (en) | Device for controlling power transistor | |
| US5150028A (en) | Two Zener diode one power supply fast turn off | |
| SU1508339A1 (en) | Bridge amplifier | |
| US3025410A (en) | Transistor switching device | |
| JPS5913424A (en) | Gate driving circuit of gate turn off thyristor | |
| JPH0254971B2 (en) | ||
| JPS62172813A (en) | Semiconductor relay circuit | |
| JPH0628833Y2 (en) | Signal input device | |
| JPS6318413B2 (en) | ||
| JPH03231469A (en) | Semiconductor switching circuit | |
| JPS6265518A (en) | Through-current preventing circuit | |
| JPH03103631U (en) |