JPH0254971B2 - - Google Patents

Info

Publication number
JPH0254971B2
JPH0254971B2 JP20738983A JP20738983A JPH0254971B2 JP H0254971 B2 JPH0254971 B2 JP H0254971B2 JP 20738983 A JP20738983 A JP 20738983A JP 20738983 A JP20738983 A JP 20738983A JP H0254971 B2 JPH0254971 B2 JP H0254971B2
Authority
JP
Japan
Prior art keywords
transistor
collector
base
current
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20738983A
Other languages
Japanese (ja)
Other versions
JPS60100822A (en
Inventor
Masaaki Tanabe
Yasunobu Inabe
Tadakatsu Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20738983A priority Critical patent/JPS60100822A/en
Publication of JPS60100822A publication Critical patent/JPS60100822A/en
Publication of JPH0254971B2 publication Critical patent/JPH0254971B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ゲート電流の有無によつて、スイツ
チをオン/オフさせる自己保持機能のない半導体
スイツチ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor switch circuit without a self-holding function that turns the switch on and off depending on the presence or absence of a gate current.

(従来技術) 小さいゲート電流で大電流のスイツチング制御
が可能で、しかもオン電圧が小さいという条件を
満足する半導体スイツチとして、従来より
PNPN形のスイツチがよく知られている。この
PNPN形スイツチの内でも、特にゲートから制
御を加えることにより直流電流をツトオフできる
ものはGTO(Gate Turn Off)形PNPNスイツ
チとして呼ばれている。
(Prior art) As a semiconductor switch that can control large current switching with a small gate current and has a small on-voltage,
PNPN type switches are well known. this
Among PNPN type switches, those that can turn off direct current by applying control from the gate are called GTO (Gate Turn Off) type PNPN switches.

第1図は、従来のGTO形PNPNスイツチの等
価的な回路図を示すものである。図において、
1,2,3おび4はそれぞれアノード端子、カソ
ード端子、オン制御ゲート端子およびオフ制御ゲ
ート端子であり、5はPNPトランジスタ、6と
7はNPNトランジスタである。トランジスタ5
と6で等価的にPNPN形スイツチを構成する。
トランジスタ7は、直流アノード電流切断用のも
のであり、スイツチ・オン時にトランジスタ7を
オンにすることによつて、トランジスタ6のベー
ス・エミツタ間を短絡させ、トランジスタ6をオ
フさせトランジスタ5と6からなるPNPN形ス
イツチをオフにする。
FIG. 1 shows an equivalent circuit diagram of a conventional GTO type PNPN switch. In the figure,
1, 2, 3 and 4 are an anode terminal, a cathode terminal, an on control gate terminal and an off control gate terminal, respectively, 5 is a PNP transistor, and 6 and 7 are NPN transistors. transistor 5
and 6 equivalently constitute a PNPN type switch.
Transistor 7 is for cutting off the DC anode current, and by turning on transistor 7 when the switch is turned on, it shorts the base and emitter of transistor 6, turns off transistor 6, and disconnects transistors 5 and 6. Turn off the PNPN type switch.

かかる構成でスイツチング動作を行わせる場合
の動作を第1図によつて説明する。
The operation when performing a switching operation with such a configuration will be explained with reference to FIG.

(i) まず、スイツチがオフ状態にあるとき、オン
制御ゲート端子3を介する図の外部からのオン
駆動用のゲート電流(以下IG-ONと略す)の流
入が停止しており、これによりトランジスタ5
と6はオフ状態にある。一方、オフ制御ゲート
端子4を介して図の外部からのオフ駆動用のゲ
ート電流(以下IG-OFFと略す)が流入しており、
トランジスタ7のベース・エミツタ接合はオン
状態にある。
(i) First, when the switch is in the OFF state, the inflow of the gate current for ON drive (hereinafter abbreviated as I G-ON ) from the outside of the figure through the ON control gate terminal 3 is stopped. transistor 5
and 6 are in the off state. On the other hand, a gate current for off drive (hereinafter abbreviated as I G-OFF ) from outside the figure flows in through the off control gate terminal 4.
The base-emitter junction of transistor 7 is in the on state.

(ii) 次に、スイツチをオフからオンへ転ずるに
は、ゲート電流IG-OFFを停止し、ゲート電流
IG-ONを端子3を介して図の外部より流入させ
る。これにより、トランジスタ7はオフし、ト
ランジスタ5と6がオンとなり、アノード電流
が端子1を介して図の外部より流れ込み、端子
2を介してカソード電流となつて図の外部へと
流れ去る。
(ii) Next, to turn the switch from off to on, stop the gate current I G-OFF and
I G-ON is introduced from outside the diagram through terminal 3. As a result, transistor 7 is turned off, transistors 5 and 6 are turned on, and an anode current flows from the outside of the figure through terminal 1, becomes a cathode current through terminal 2, and flows out of the figure.

(iii) 更に、スイツチをオンからオフへ転ずるに
は、ゲート電流IG-ONを停止し、ゲート電流
IG-OFFを端子4を介して図の外部より流入させ
る。これによりトランジスタ7がオンし、トラ
ンジスタ6のベース・エミツタ間は短絡し、ト
ランジスタ6はオフに転じ、トランジスタ6の
コレクタ電流は停止する。従つて、トランジス
タ5のベース電流も停止し、トランジスタ5も
オフとなり、トランジスタ5と6から成る
PNPN形スイツチはオフ状態となる。
(iii) Furthermore, to turn the switch from on to off, stop the gate current I G-ON and turn the gate current
I G-OFF is introduced from outside the figure through terminal 4. As a result, transistor 7 is turned on, the base and emitter of transistor 6 are short-circuited, transistor 6 is turned off, and the collector current of transistor 6 is stopped. Therefore, the base current of transistor 5 also stops, transistor 5 is also turned off, and the transistor 5 and 6
The PNPN type switch is in the off state.

以上のような動作をするので、スイツチオフ時
にも端子4→トランジスタ7のベース→エミツタ
→端子2の経路で、主電流経路へオフ駆動用のゲ
ート電流が流れ出し続けており、このためスイツ
チングに際して厳密なオフ状態が要求される回路
網は、第1図に示した従来のGTO形PNPNスイ
ツチは適用できなかつた。また、スイツチのオ
ン/オフ制御のためにオン駆動用およびオフ駆動
用のゲート電流を交互に流し込む必要があり、ス
イツチングの制御が煩雑であつた。
Due to the above operation, even when the switch is turned off, the gate current for off-drive continues to flow into the main current path from terminal 4 to the base of transistor 7 to the emitter to terminal 2. Therefore, strict The conventional GTO type PNPN switch shown in FIG. 1 cannot be applied to a circuit network that requires an OFF state. Further, in order to control the on/off of the switch, it is necessary to alternately supply gate currents for on-drive and off-drive, making switching control complicated.

(発明の目的) 本発明は、以上の欠点を除去するために、オン
駆動用のゲート電流の有無によつてスイツチのオ
ン/オフ制御を可能とするもので、スイツチのオ
フ期間中は、主電流の経路へオフ制御用ゲート電
流が漏れ出すことがないようにした半導体スイツ
チ回路を提供することを目的とする。
(Object of the Invention) In order to eliminate the above-mentioned drawbacks, the present invention enables on/off control of a switch depending on the presence or absence of a gate current for on-drive. It is an object of the present invention to provide a semiconductor switch circuit that prevents off-control gate current from leaking into a current path.

(発明の構成) 上記の目的を達成するため、本発明は2個のコ
レクタを有する第1、第2のトランジスタと該ト
ランジスタとは相補な導電型の第3、第4、第5
および第6のトランジスタとを備え、前記第1の
トランジスタの第1のコレクタと前記第3のトラ
ンジスタのベースとを接続し、前記第1のトラン
ジスタのベースと前記第3のトランジスタのコレ
クタとを接続して等価的にPNPN形スイツチを
構成し、前記第3のトランジスタのベースに前記
第4のトランジスタのコレクタと前記第2のトラ
ンジスタの第1のコレクタを接続し、前記第4の
トランジスタのベースに前記第5のトランジスタ
のコレクタと前記第1のトランジスタの第2のコ
レクタを接続し、前記第5のトランジスタのベー
スに前記第2のトランジスタの第2のコレクタを
接続し、前記第2のトランジスタのベースと前記
第6のトランジスタのコレクタとを接続し、前記
第3、第4、第5および第6のトランジスタのエ
ミツタを接続してカソード端子とし、前記第1お
よび第2のトランジスタのエミツタを接続してア
ノード端子とし、前記第6のトランジスタのベー
スをゲート端子とすることを特徴とする半導体ス
イツチ回路を発明の要旨とするものである。
(Structure of the Invention) In order to achieve the above object, the present invention provides first and second transistors having two collectors, and third, fourth, and fifth transistors of complementary conductivity type.
and a sixth transistor, the first collector of the first transistor and the base of the third transistor are connected, and the base of the first transistor and the collector of the third transistor are connected. to equivalently constitute a PNPN type switch, connect the collector of the fourth transistor and the first collector of the second transistor to the base of the third transistor, and connect the base of the fourth transistor to the collector of the fourth transistor and the first collector of the second transistor. The collector of the fifth transistor and the second collector of the first transistor are connected, the base of the fifth transistor is connected to the second collector of the second transistor, and the second collector of the second transistor is connected to the base of the fifth transistor. The base and the collector of the sixth transistor are connected, the emitters of the third, fourth, fifth and sixth transistors are connected to form a cathode terminal, and the emitters of the first and second transistors are connected. The gist of the invention is a semiconductor switch circuit characterized in that the base of the sixth transistor is used as an anode terminal, and the base of the sixth transistor is used as a gate terminal.

さらに本発明は2個のコレクタを有する第1、
第2のトランジスタと該トランジスタとは相補な
導電型の第3、第4、第5および第6のトランジ
スタとを備え、前記第1のトランジスタの第1の
コレクタと前記第3のトランジスタのベースとを
接続し、前記第1のトランジスタのベースと前記
第3のトランジスタのコレクタとを接続して等価
的にPNPN形スイツチを構成し、前記第3のト
ランジスタのベースに前記第4のトランジスタの
コレクタと前記第2のトランジスタの第1のコレ
クタを接続し、前記第4のトランジスタのベース
に前記第5のトランジスタのコレクタと前記第1
のトランジスタの第2のコレクタを接続し、前記
第5のトランジスタのベースに前記第2のトラン
ジスタの第2のコレクタを接続し、前記第2のト
ランジスタのベースと前記第6のトランジスタの
コレクタとを接続し、前記第1および第2のトラ
ンジスタのエミツタを接続してアソード端子と
し、前記第5および第6のトランジスタのエミツ
タを接続してカソード端子とし、前記第3のトラ
ンジスタのエミツタを少くとも1個以上のダイオ
ードを順方向に介して前記カソード端子に接続
し、前記第4のトランジスタのエミツタを直接
に、または前記ダイオードよりも少数のダイオー
ドを順方向に介して前記カソード端子に接続し、
前記第6のトランジスタのベースをゲート端子と
することを特徴とする半導体スイツチ回路を発明
の要旨とするものである。
Furthermore, the present invention provides a first collector having two collectors;
a second transistor and third, fourth, fifth and sixth transistors of complementary conductivity types; the first collector of the first transistor and the base of the third transistor; , the base of the first transistor and the collector of the third transistor are connected to equivalently constitute a PNPN type switch, and the base of the third transistor is connected to the collector of the fourth transistor. The first collector of the second transistor is connected to the base of the fourth transistor, and the collector of the fifth transistor and the first collector are connected to the base of the fourth transistor.
A second collector of the second transistor is connected to the base of the fifth transistor, and a base of the second transistor and a collector of the sixth transistor are connected to each other. the emitters of the first and second transistors are connected to form an anode terminal, the emitters of the fifth and sixth transistors are connected to form a cathode terminal, and the emitters of the third transistor are connected to form at least one cathode terminal. connecting the emitter of the fourth transistor to the cathode terminal directly or through a smaller number of diodes than the diodes in the forward direction;
The gist of the invention is a semiconductor switch circuit characterized in that the base of the sixth transistor is used as a gate terminal.

次に本発明の実施例を添付図面について説明す
る。なお実施例は一つの例示であつて、本発明の
精神を逸脱しない範囲で、種々の変更あるいは改
良を行いうることは言うまでもない。
Next, embodiments of the present invention will be described with reference to the accompanying drawings. It should be noted that the embodiments are merely illustrative, and it goes without saying that various changes and improvements can be made without departing from the spirit of the present invention.

第2図は、本発明の半導体スイツチ回路の第1
の実施例であつて、図において、1と2はそれぞ
れアノード端子とカソード端子、12はゲート端
子である。また、8と9はそれぞれ2個のコレク
タ端子81,82と91,92を有する第1、第
2のPNP形トランジスタ、6はNPN形の第3の
トランジスタであり、トランジスタ6と8とで等
価的にPNPN形スイツチを構成する。7はトラ
ンジスタ6のエミツタ・ベース間を短絡するため
のNPN形の第4のトランジスタ、10はトラン
ジスタ7のエミツタ・ベース間を短絡するための
NPN形の第5のトランジスタ、11はトランジ
スタ9をオンさせるためのNPN形の第6のトラ
ンジスタである。
FIG. 2 shows the first part of the semiconductor switch circuit of the present invention.
In the figure, 1 and 2 are an anode terminal and a cathode terminal, respectively, and 12 is a gate terminal. Further, 8 and 9 are first and second PNP type transistors having two collector terminals 81, 82 and 91, 92, respectively, and 6 is a third NPN type transistor, and transistors 6 and 8 are equivalent. A PNPN type switch is constructed. 7 is a fourth NPN type transistor for shorting between the emitter and base of transistor 6; 10 is for shorting between the emitter and base of transistor 7;
The fifth NPN type transistor 11 is a sixth NPN type transistor for turning on the transistor 9.

第2図の回路で動作原理を説明する。 The operating principle will be explained using the circuit shown in FIG.

(i) まず、スイツチがオフ状態にあるときは、ゲ
ート端子12を介する図の外部からのゲート電
流(以下IGと略す)の供給は停止しており、ト
ランジスタ6,7,8,9,10および11は
すべてオフ状態にある。
(i) First, when the switch is in the off state, the supply of gate current (hereinafter abbreviated as I G ) from the outside in the figure via the gate terminal 12 is stopped, and the transistors 6, 7, 8, 9, 10 and 11 are all in the off state.

(ii) スイツチをオフからオン転ずるには、ゲート
電流IGを図の外部からゲート端子12を介して
供給する。するとゲート電流IGの供給によりト
ランジスタ11はオンへ転じ、トランジスタ1
1のコレクタ電流として、ベース電流を引きぬ
かれるトランジスタ9もオンへ転ずる。そのた
めトランジスタ11は、トランジスタ9のコレ
クタ92の電流によつてベース電流が供給され
オンへ転じ、トランジスタ7はエミツタ・ベー
ス間が短絡されるのでオフを維持し続ける。ま
た、同時にトランジスタ6は、トランジスタ9
のコレクタ91の電流によつて、ベース電流が
供給されオンへ転じ、その結果、トランジスタ
8はオンへ転じる。つまり、トランジスタ6と
8から成るPNPN形スイツチはオンし、アノ
ード端子1を介して図の外部よりアノード電流
が流入し、カソード端子2を介してカソード電
流として図の外部へ流れ去る。
(ii) To turn the switch from off to on, a gate current I G is supplied from outside the figure via the gate terminal 12. Then, transistor 11 turns on due to the supply of gate current I G , and transistor 1
As the collector current is 1, the transistor 9 whose base current is drawn also turns on. Therefore, transistor 11 is supplied with a base current by the current in collector 92 of transistor 9 and turns on, and transistor 7 continues to be off because its emitter and base are short-circuited. At the same time, the transistor 6 and the transistor 9
The base current is supplied by the current in the collector 91 of and turns on, and as a result, the transistor 8 turns on. That is, the PNPN type switch consisting of transistors 6 and 8 is turned on, and an anode current flows from outside the figure through the anode terminal 1, and flows out as a cathode current through the cathode terminal 2.

(iii) スイツチがオン状態にあるときは、トランジ
スタ6,8,9,10および11がオンであ
り、トランジスタ7はオンである。すなわち、
トランジスタ6のベース電流の大部分はトラン
ジスタ8のコレクタ81の電流として供給さ
れ、一部はトランジスタ9のコレクタ91の電
流として供給される。また、トランジスタ6の
コレクタ電流はトランジスタ8のベース電流と
して供給される。トランジスタ10のコレクタ
電流はトランジスタ8のコレクタ82の電流と
して供給され、トランジスタ10のベース電流
はトランジスタ9のコレクタ92の電流として
供給される。トランジスタ11のコレクタ電流
はトランジスタ9のベース電流として供給さ
れ、トランジスタ11のベース電流はゲート電
流としてゲート端子12を介して図の外部から
供給される。トランジスタ7はトランジスタ1
0によつて、エミツタ・ベース間が短絡されて
いるのでオフである。
(iii) When the switch is in the on state, transistors 6, 8, 9, 10 and 11 are on, and transistor 7 is on. That is,
Most of the base current of the transistor 6 is supplied as a current to the collector 81 of the transistor 8, and a part is supplied as a current to the collector 91 of the transistor 9. Further, the collector current of the transistor 6 is supplied as the base current of the transistor 8. The collector current of the transistor 10 is supplied as the current of the collector 82 of the transistor 8, and the base current of the transistor 10 is supplied as the current of the collector 92 of the transistor 9. The collector current of the transistor 11 is supplied as the base current of the transistor 9, and the base current of the transistor 11 is supplied as the gate current from outside the figure through the gate terminal 12. Transistor 7 is transistor 1
0 short-circuits the emitter and base, so it is off.

(iv) スイツチをオンからオフに転ずるには、まず
ゲート電流IGの供給を停止する。するとトラン
ジスタ11がオンからオフへ転じ、そのためト
ランジスタ9のベース電圧は停止してトランジ
スタ9もオフへ転じる。この結果、トランジス
タ10は、ベース電流として供給されていたト
ランジスタ9のコレクタ92の電流が停止する
のでオンからオフへ転じ、トランジスタ8のコ
レクタ82の電流はトランジスタ7のベース電
流へと切換わり、トランジスタ7はオフからオ
ンへ転じる。するとトランジスタ6のエミツ
タ・ベース間が短絡され、トランジスタ6はオ
ンからオフ転じ、このためトランジスタ8のベ
ース電流は停止してトランジスタ8もオンから
オフへ転じ、従つてトランジスタ6と8から成
るPNPN形スイツチはオフ状態となる。かか
る後にトランジスタ8がオフとなることから、
トランジスタ8のコレクタ82の電流は停止す
るので、トランジスタ7のベース電流を供給停
止となり、トランジスタ7もオンからオフへ転
ずる。
(iv) To turn the switch from on to off, first stop supplying the gate current IG . Then, transistor 11 turns from on to off, so that the base voltage of transistor 9 stops and transistor 9 also turns off. As a result, the current in the collector 92 of the transistor 9, which had been supplied as the base current, stops, so the transistor 10 turns from on to off, and the current in the collector 82 of the transistor 8 switches to the base current of the transistor 7, causing the transistor 10 to turn off. 7 turns from off to on. Then, the emitter and base of transistor 6 are short-circuited, transistor 6 is turned from on to off, and the base current of transistor 8 is therefore stopped and transistor 8 is also turned from on to off. The switch is turned off. Since the transistor 8 is turned off after this,
Since the current in the collector 82 of the transistor 8 is stopped, the supply of the base current to the transistor 7 is stopped, and the transistor 7 also turns from on to off.

(v) スイツチがオフ状態となつて安定状態となつ
たときには、トランジスタ6,7,8,9,1
0および11はすべてオフとなつている。
(v) When the switch turns off and becomes stable, transistors 6, 7, 8, 9, 1
0 and 11 are all off.

以上のように、本発明ではゲート電流の有/無
によつて、スイツチのオン/オフを制御するの
で、スイツチングの制御が簡略である。また、ス
イツチのオフ期間中のオフ駆動のためのゲート電
流を供給する必要がなく、カソード端子2を介し
て図の外部へゲート電流が漏れ出ることがない。
更に、スイツチをオンさせるために供給するゲー
ト電流は、図中のトランジスタ11のオンを維持
するためにトランジスタ11のベース電流として
供給するもので、非常に微少な電流であり、高感
度なスイツチを構成することができるという利点
は従来例と全く同様に達成できる。
As described above, in the present invention, since the on/off of the switch is controlled depending on the presence/absence of the gate current, the switching control is simple. Furthermore, there is no need to supply a gate current for off-driving the switch during its off period, and no gate current leaks outside the figure through the cathode terminal 2.
Furthermore, the gate current supplied to turn on the switch is supplied as the base current of transistor 11 in order to keep transistor 11 in the figure on, and is a very small current, making it difficult to operate a highly sensitive switch. The advantage of configurability can be achieved in exactly the same way as in the prior art.

なお、第2図に示したスイツチ回路は種々の回
路の一部に組み入れて使用されるた、アノード端
子1およびカソード端子2のレベルは特定でき
ず、例えばアノード端子1を正電源に接続し、カ
ソード端子2と低電位点間に接続された負荷への
電流をスイツチする目的で使用する場合等におい
ては、使用する電源範囲内ではトランジスタ11
を十分にオンさせるためのベース電流(ゲート電
流IG-ON)をゲート端子12から流し込めない場
合があり得るが、その際にはトランジスタ9のベ
ースを他のゲート端子12′として取り出し、こ
のゲート端子12′に低電圧を印加して電流を引
き抜くようにすることにより、前述と同様の動作
を行わせることができる。この際、トランジスタ
11は不要となることは言うまでもないが、ゲー
ト端子12,12′を共に設けておくことにより
スイツチ回路としての汎用性が高まることにな
る。
Note that since the switch circuit shown in FIG. 2 is used by being incorporated into a part of various circuits, the levels of the anode terminal 1 and cathode terminal 2 cannot be specified. For example, when the anode terminal 1 is connected to the positive power supply, When used for the purpose of switching the current to a load connected between the cathode terminal 2 and a low potential point, the transistor 11
There may be cases where it is not possible to flow the base current (gate current I G-ON ) from the gate terminal 12 to turn on the transistor 9 sufficiently, but in that case, take out the base of the transistor 9 as another gate terminal 12' and The same operation as described above can be performed by applying a low voltage to the gate terminal 12' to draw out the current. In this case, it goes without saying that the transistor 11 becomes unnecessary, but by providing both the gate terminals 12 and 12', the versatility of the switch circuit is increased.

第3図は本発明の他の実施例を示したもので、
トランジスタ6のエミツタとカソード端子2との
間にダイオード13を挿入した点に一特徴を有し
ている。また、他の構成は第2図と同様であり、
同一部分には同一符号を付し、その説明は省略す
る。しかして、この実施例はトランジスタ7によ
るトランジスタ6のオフ制御動作をより一層確実
にしたものであり、トランジスタ7に要求される
オン時のコレクタ・エミツタ間の飽和電圧にダイ
オード13の順方向降下電圧分だけ余裕が与えら
れる。すなわち、トランジスタ6をオフせしめる
にはそのベース・エミツタ間電圧を立上り電圧よ
りも小さな値に保持してやることが必要であり、
ダイオード13が無い場合にはトランジスタ7の
コレクタ・エミツタ間の飽和電圧を上記の立上り
電圧よりも小さくすることが必要であるが、ダイ
オード13を設けることによりトランジスタ7の
オン時の飽和電圧がダイオード13の電圧降下分
だけ大きくてもよくなり、言い換えれば完全に飽
和しない状態であつてもトランジスタ6をオフせ
しめることができるわけである。なお、ダイオー
ド13は1個に限定されるものでなく、複数個を
順方向に直列に接続することにより効果は更に高
まることになる。
FIG. 3 shows another embodiment of the present invention,
One feature is that a diode 13 is inserted between the emitter of the transistor 6 and the cathode terminal 2. In addition, the other configurations are the same as in Fig. 2,
Identical parts are denoted by the same reference numerals, and their explanations will be omitted. Therefore, in this embodiment, the off-control operation of the transistor 6 by the transistor 7 is further ensured, and the forward drop voltage of the diode 13 is added to the saturation voltage between the collector and emitter when the transistor 7 is on. You will be given some leeway. In other words, in order to turn off the transistor 6, it is necessary to maintain the voltage between its base and emitter at a value smaller than the rising voltage.
If the diode 13 is not provided, it is necessary to make the saturation voltage between the collector and emitter of the transistor 7 smaller than the above-mentioned rising voltage. In other words, the transistor 6 can be turned off even when it is not completely saturated. Note that the number of diodes 13 is not limited to one, and the effect can be further enhanced by connecting a plurality of diodes in series in the forward direction.

第4図は更に他の実施例を示したものであり、
トランジスタ6のみならずトランジスタ7のオフ
制御動作をも一層確実にしたものである。構成と
してはトランジスタ6のエミツタとカソード端子
2との間にダイオード13,14が挿入されると
共に、トランジスタ7のエミツタとカソード端子
2との間にダイオード15が挿入された他は第2
図および第3図と同様であり、スイツチ回路とし
ての動作には変りはない。また、ダイオードの個
数は図示のものに限られないが、トランジスタ7
のエミツタ経路に接続されるダイオード15はト
ランジスタ6のオフ動作に対しては逆作用するこ
とになるので、トランジスタ6のエミツタ経路に
挿入されるダイオードの個数はトランジスタ7の
エミツタ経路に挿入されるダイオードよりも常に
多くなくてはならない。
FIG. 4 shows yet another embodiment,
This makes the off control operation of not only transistor 6 but also transistor 7 more reliable. The configuration is that diodes 13 and 14 are inserted between the emitter of the transistor 6 and the cathode terminal 2, and a diode 15 is inserted between the emitter of the transistor 7 and the cathode terminal 2.
It is the same as that shown in FIG. 3 and FIG. 3, and there is no change in the operation as a switch circuit. Furthermore, although the number of diodes is not limited to that shown in the figure, the transistor 7
Since the diode 15 connected to the emitter path of transistor 6 has a reverse effect on the off-state of transistor 6, the number of diodes inserted in the emitter path of transistor 6 is equal to the number of diodes inserted in the emitter path of transistor 7. There must always be more than .

(発明の効果) 以上説明したように、本発明による半導体スイ
ツチ回路は、微少なゲート電流の有/無によつ
て、スイツチのオン/オフ制御が可能であり、ス
イツチのオフ期間中に主電流経路へのオフ駆動用
のゲート電流が流出しないので、直流電流の厳密
なオフ・スイツチング動作が要求される回路網へ
適用することができ、従来リレーを用いて実現し
ていたスイツチングを本発明による半導体スイツ
チ回路に置換できる利点を有する。
(Effects of the Invention) As explained above, the semiconductor switch circuit according to the present invention enables on/off control of the switch by the presence/absence of a minute gate current, and the main current during the off period of the switch. Since the gate current for off-driving does not flow into the path, it can be applied to circuit networks that require strict off-switching operation of DC current. It has the advantage of being able to replace semiconductor switch circuits.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の半導体スイツチ回路の回路図、
第2図は本発明の半導体スイツチ回路の第1の実
施例、第3図は本発明の第2の実施例、第4図は
本発明の第3の実施例である。 1……アノード端子、2……カソード端子、3
……オン制御ゲート端子、4……オフ制御ゲート
端子、5……PNP形のトランジスタ、6,7…
…NPN形のトランジスタ、8,9……PNP形の
トランジスタ、10,11……NPN形のトラン
ジスタ、12……ゲート端子、12′……ゲート
端子、13,14,15……ダイオード、81,
82,91,92……PNP形トランジスタのコ
レクタ。
Figure 1 is a circuit diagram of a conventional semiconductor switch circuit.
FIG. 2 shows a first embodiment of the semiconductor switch circuit of the invention, FIG. 3 shows a second embodiment of the invention, and FIG. 4 shows a third embodiment of the invention. 1... Anode terminal, 2... Cathode terminal, 3
...On control gate terminal, 4...Off control gate terminal, 5...PNP type transistor, 6, 7...
... NPN type transistor, 8, 9... PNP type transistor, 10, 11... NPN type transistor, 12... Gate terminal, 12'... Gate terminal, 13, 14, 15... Diode, 81,
82, 91, 92...PNP type transistor collector.

Claims (1)

【特許請求の範囲】 1 2個のコレクタを有する第1、第2のトラン
ジスタと該トランジスタとは相補な導電型の第
3、第4、第5および第6のトランジスタとを備
え、前記第1のトランジスタの第1のコレクタと
前記第3のトランジスタのベースとを接続し、前
記第1のトランジスタのベースと前記第3のトラ
ンジスタのコレクタとを接続して等価的に
PNPN形スイツチを構成し、前記第3のトラン
ジスタのベースに前記第4のトランジスタのコレ
クタと前記第2のトランジスタの第1のコレクタ
を接続し、前記第4のトランジスタのベースに前
記第5のトランジスタのコレクタと前記第1のト
ランジスタの第2のコレクタを接続し、前記第5
のトランジスタのベースに前記第2のトランジス
タの第2のコレクタを接続し、前記第2のトラン
ジスタのベースと前記第6のトランジスタのコレ
クタとを接続し、前記第3、第4、第5および第
6のトランジスタのエミツタを接続してカソード
端子とし、前記第1および第2のトランジスタの
エミツタを接続してアノード端子とし、前記第6
のトランジスタのベースをゲート端子とすること
を特徴とする半導体スイツチ回路。 2 第2のトランジスタのベースを他のゲート端
子とし、該他のゲート端子から電流を引き抜くこ
とにより駆動してなる特許請求の範囲第1項記載
の半導体スイツチ回路。 3 2個のコレクタを有する第1、第2のトラン
ジスタと該トランジスタとは相補な導電型の第
3、第4、第5および第6のトランジスタとを備
え、前記第1のトランジスタの第1のコレクタと
前記第3のトランジスタのベースとを接続し、前
記第1のトランジスタのベースと前記第3のトラ
ンジスタのコレクタとを接続して等価的に
PNPN形スイツチを構成し、前記第3のトラン
ジスタのベースに前記第4のトランジスタのコレ
クタと前記第2のトランジスタの第1のコレクタ
を接続し、前記第4のトランジスタのベースに前
記第5のトランジスタのコレクタと前記第1のト
ランジスタの第2のコレクタを接続し、前記第5
のトランジスタのベースに前記第2のトランジス
タの第2のコレクタを接続し、前記第2のトラン
ジスタのベースと前記第6のトランジスタのコレ
クタとを接続し、前記第1および第2のトランジ
スタのエミツタを接続してアソード端子とし、前
記第5および第6のトランジスタのエミツタを接
続してカソード端子とし、前記第3のトランジス
タのエミツタを少くとも1個以上のダイオードを
順方向に介して前記カソード端子に接続し、前記
第4のトランジスタのエミツタを直接に、または
前記ダイオードよりも少数のダイオードを順方向
に介して前記カソード端子に接続し、前記第6の
トランジスタのベースをゲート端子とすることを
特徴とする半導体スイツチ回路。 4 第2のトランジスタのベースを他のゲート端
子とし、該他のゲート端子から電流を引き抜くこ
とにより駆動してなる特許請求の範囲第3項記載
の半導体スイツチ回路。
[Scope of Claims] 1. First and second transistors each having two collectors, and third, fourth, fifth, and sixth transistors having conductivity types complementary to the transistors, The first collector of the transistor and the base of the third transistor are connected, and the base of the first transistor and the collector of the third transistor are connected to equivalently
A PNPN type switch is configured, wherein the base of the third transistor is connected to the collector of the fourth transistor and the first collector of the second transistor, and the base of the fourth transistor is connected to the fifth transistor. and the second collector of the first transistor are connected, and the collector of the fifth transistor is connected to the second collector of the first transistor.
a second collector of the second transistor is connected to the base of the transistor; a base of the second transistor is connected to a collector of the sixth transistor; The emitters of the sixth transistor are connected to form a cathode terminal, the emitters of the first and second transistors are connected to form an anode terminal, and the sixth transistor is connected to form an anode terminal.
A semiconductor switch circuit characterized in that the base of the transistor is used as a gate terminal. 2. The semiconductor switch circuit according to claim 1, wherein the base of the second transistor is used as another gate terminal, and the semiconductor switch circuit is driven by drawing a current from the other gate terminal. 3. First and second transistors having two collectors, and third, fourth, fifth, and sixth transistors of conductivity types complementary to the transistors, and the first transistor of the first transistor Equivalently, the collector and the base of the third transistor are connected, and the base of the first transistor and the collector of the third transistor are connected.
A PNPN type switch is configured, the collector of the fourth transistor and the first collector of the second transistor are connected to the base of the third transistor, and the fifth transistor is connected to the base of the fourth transistor. and the second collector of the first transistor are connected, and the collector of the fifth transistor is connected to the second collector of the first transistor.
A second collector of the second transistor is connected to the base of the transistor, a base of the second transistor is connected to the collector of the sixth transistor, and the emitters of the first and second transistors are connected to each other. The emitters of the fifth and sixth transistors are connected to form an anode terminal, and the emitters of the third transistor are connected to the cathode terminal through at least one diode in the forward direction. and the emitter of the fourth transistor is connected to the cathode terminal directly or through a smaller number of diodes than the diode in the forward direction, and the base of the sixth transistor is the gate terminal. A semiconductor switch circuit. 4. The semiconductor switch circuit according to claim 3, wherein the base of the second transistor is used as another gate terminal, and the semiconductor switch circuit is driven by drawing a current from the other gate terminal.
JP20738983A 1983-11-07 1983-11-07 Semiconductor switch circuit Granted JPS60100822A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20738983A JPS60100822A (en) 1983-11-07 1983-11-07 Semiconductor switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20738983A JPS60100822A (en) 1983-11-07 1983-11-07 Semiconductor switch circuit

Publications (2)

Publication Number Publication Date
JPS60100822A JPS60100822A (en) 1985-06-04
JPH0254971B2 true JPH0254971B2 (en) 1990-11-26

Family

ID=16538924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20738983A Granted JPS60100822A (en) 1983-11-07 1983-11-07 Semiconductor switch circuit

Country Status (1)

Country Link
JP (1) JPS60100822A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583981A (en) * 1991-09-17 1993-04-02 Ebara Corp Dc motor unit

Also Published As

Publication number Publication date
JPS60100822A (en) 1985-06-04

Similar Documents

Publication Publication Date Title
US4481434A (en) Self regenerative fast gate turn-off FET
US4109162A (en) Multi-stage integrated injection logic circuit with current mirror
JP3006845B2 (en) Bridge circuit having polarity reversal protection means with small voltage drop
JPH0254971B2 (en)
JPH0411043B2 (en)
US3810130A (en) One-port complementary memory cell
JPS61294924A (en) Switching circuit
RU2073935C1 (en) Complementary bipolar nand gate
US4827156A (en) Non-overlapping switch drive in push-pull transistor circuit
JPS6342748Y2 (en)
RU2007859C1 (en) Device for control of thyristor switch
SU1309301A1 (en) Method of matching levels of transistor-transistor logic and emitter-coupled logic
JPH0238017B2 (en) HANDOTAI SUITSUCHIKAIRO
JP2592990B2 (en) Voltage control circuit
JPH0244913A (en) Semiconductor switching circuit
JPH03231469A (en) Semiconductor switching circuit
JPS63126315A (en) Switch circuit
JPH0413696Y2 (en)
JPS6031312Y2 (en) switching circuit
JPH0530641A (en) Polarity switching circuit for power supply voltage
JPS63314627A (en) Current source circuit
RU1793541C (en) Switch device
JPH0326679Y2 (en)
JPS6118215A (en) Driving method of composite type switch element
JPS59108352A (en) Semiconductor switch circuit