JPS63120330A - Screen control system - Google Patents

Screen control system

Info

Publication number
JPS63120330A
JPS63120330A JP61266842A JP26684286A JPS63120330A JP S63120330 A JPS63120330 A JP S63120330A JP 61266842 A JP61266842 A JP 61266842A JP 26684286 A JP26684286 A JP 26684286A JP S63120330 A JPS63120330 A JP S63120330A
Authority
JP
Japan
Prior art keywords
display
processor
window
dedicated
character buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61266842A
Other languages
Japanese (ja)
Inventor
Shigeki Yokoi
茂樹 横井
Daisaku Ito
大作 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KANSAI PANAFUAKOMU KK
PFU Ltd
Original Assignee
KANSAI PANAFUAKOMU KK
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KANSAI PANAFUAKOMU KK, PFU Ltd filed Critical KANSAI PANAFUAKOMU KK
Priority to JP61266842A priority Critical patent/JPS63120330A/en
Publication of JPS63120330A publication Critical patent/JPS63120330A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the load of a main processor and to control the screen display with high efficiency by giving accesses to a multi-window control table and a character buffer from an exclusive processor and requesting a display indication to an exclusive LSI. CONSTITUTION:An application program is carried out by a main processor 1 of this control system and at the same time the displays are performed via a display device 4 as necessary. In this case, the display modes, etc., are described into a multi-window control table 8 of a main memory 2 together with display characters, etc., described to a character buffer 9 respectively. A request is given to an exclusive processor 10 for display by interruption. Thus the processor 10 decides a screen reforming interruption or a character display interruption. Then the calculation of display position, the calculation of inter- window overlap control, etc., are carried out with reference to the contents of the table 8 and the buffer 9. Then a request is given to an exclusive LSI 3 for display in accordance with contents of said calculations.

Description

【発明の詳細な説明】 〔概要〕 処理結果をディスプレイ装置に表示する画面制御方式に
おいて、マルチウィンドウ表示処理などのためにメイン
・プロセッサの負荷が増大して表示速度が低下するとい
う問題を解決するために。
[Detailed Description of the Invention] [Summary] To solve the problem that, in a screen control method for displaying processing results on a display device, the load on the main processor increases due to multi-window display processing and the display speed decreases. for.

画面位置計算やマルチウィンドウ隻示時のオーバラップ
制御計算などの処理を行う専用ブロセノづを介在させ1
全体の処理性能を向上させるようにしている。
A dedicated Brosenozu is used to perform processing such as screen position calculation and overlap control calculation when displaying multiple windows.
We are trying to improve overall processing performance.

〔産業上の利用分野〕[Industrial application field]

本発明は1画面制御方式1特にマルチウィンドウ表示を
行う画面制御方式に関する。
The present invention relates to a single screen control method 1, particularly to a screen control method for performing multi-window display.

〔従来の技術〕[Conventional technology]

最近の情軸処理装置においては。処理結果を人間に示す
ためにディスプレイ装置を使用することが多い。当該デ
ィスプレイ装πとしても、従来の文字を表示するものか
ら図形などの表示を可能にするビット・マップ・ディス
プレイが使用されるようになってきている。ビット・マ
ップ・ディスプレイは多様な表現形式を可能にしている
ことから情tillが非常に大であり、プロセッサの負
荷が増大し、処理速度の低下となって現れる。更に最近
では、マン・マシン・インタフェースの観点から、一画
面に複数の処理結平を表示するマルチウィンドウ表示形
態が現れ、更に深刻となってきている。
In recent emotional axis processing devices. Display devices are often used to show processing results to humans. As the display device π, bit map displays, which are capable of displaying figures and the like, have come to be used instead of conventional ones that display characters. Since the bit map display allows a variety of representation formats, it is extremely demanding, increasing the load on the processor and slowing down the processing speed. Furthermore, recently, from the viewpoint of man-machine interface, a multi-window display format has appeared in which a plurality of processing results are displayed on one screen, and the problem has become even more serious.

第3図は従来の構成を示し1図中の符号1はメイン・プ
ロセッサ、2は主記憶装置、3は専用I。
FIG. 3 shows a conventional configuration. In FIG. 1, numeral 1 is a main processor, 2 is a main memory, and 3 is a dedicated I.

Sl、4はディスプレイ装置、5はビット・マップ用フ
レーム・メモリ、6は表示部、7ばプログラム18は“
マルチウィンドウ制御用テーブル、9は文字バッファを
表している。
Sl, 4 is a display device, 5 is a bit map frame memory, 6 is a display unit, and 7 is a program 18.
In the multi-window control table, 9 represents a character buffer.

メイン・プロセッサ1は、プログラム7を実行してゆき
、必要に応じてビット・マップ・ディスプレイ装置4上
にどのようにウィンドウを表示させるかなどを、マルチ
ウィンドウ制御用テーブル8に記述して、専用LSI3
に表示を依頼する。
The main processor 1 executes the program 7 and writes information such as how windows are to be displayed on the bit map display device 4 in a multi-window control table 8 as necessary. LSI3
Request display.

第3図図示の場合には、各ウィンドウの表示位置の計算
や、ウィンドウ相互間のオーバラップ制御のための計算
などを、メイン・プロセッサ1が行った上で、専用LS
I3に表示を依頼している。
In the case shown in FIG. 3, the main processor 1 calculates the display position of each window and the overlap control between windows, and then the dedicated LS
I3 is requested to display it.

専用LSI3は、当該依頼にもとづいて1文字バッファ
9の内容を参照するなどして、ビット・マップ用フレー
ム・メモリ5上に、イメージ・データを書き込む。これ
によって、ビット・マップ・ディスプレイ装置4は1表
示部6に表示を行う。
The dedicated LSI 3 writes image data on the bit map frame memory 5 by referring to the contents of the one-character buffer 9 based on the request. As a result, the bit map display device 4 displays on the 1 display section 6.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第3図図示構成の場合には、特にマルチウィンドウ表示
が行われるようになり、メイン・プロセッサ1の負荷が
増大し、表示速度が低下する傾向にある。
In the case of the configuration shown in FIG. 3, especially multi-window display is performed, the load on the main processor 1 increases, and the display speed tends to decrease.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は上記の点を解決しており、上記した各ウィンド
ウの表示位置の計算やウィンドウ相互間のオーバラップ
制御のための計算などについて。
The present invention solves the above-mentioned problems, including calculation of the display position of each window and calculation of overlap control between windows.

専用プロセッサをもうけて、当該専用プロセッサが、主
記憶装置上のマルチウィンドウ制御用テーブルをアクセ
スしつつ、実行するようにしている。
A dedicated processor is provided, and the dedicated processor accesses and executes the multi-window control table on the main storage device.

第1図は本発明の原理構成図を示す。図中の符号1はメ
イン・プロセッサ、2は主記憶装置、3は専用!、51
.4はビット・マップ・ディスプレイ装置、5はビット
・マップ用フレーム・メモリ。
FIG. 1 shows a basic configuration diagram of the present invention. In the figure, 1 is the main processor, 2 is the main memory, and 3 is dedicated! , 51
.. 4 is a bit map display device; 5 is a bit map frame memory;

6は表示部、7はプログラム、8はマルチウィンドウ制
御用テーブル、9は文字バッファ、10は本発明におい
てもうけられる専用プロセッサを表している。
6 is a display unit, 7 is a program, 8 is a multi-window control table, 9 is a character buffer, and 10 is a dedicated processor provided in the present invention.

第1図図示の場合には、メイン・プロセッサ1は、マル
チウィンドウ制御用テーブル8や文字バッファ9上に、
どのようにウィンドウを表示させるかなどを記述した上
で、専用プロセッサ10に対して1表示依頼を割込みに
よって通知する。
In the case shown in FIG. 1, the main processor 1 stores information on the multi-window control table 8 and character buffer 9.
After describing how the window is to be displayed, etc., a single display request is notified to the dedicated processor 10 by an interrupt.

専用プロセッサ10は、当該表示依頼に対応して、マル
チウィンドウ制御用テーブル8などをアクセスし、ウィ
ンドウ表示位置計算やウィンドウ相互間オーバラップ制
御計算などを行い9表示すべき内容を特定して専用LS
I3に通知するようにされる。
In response to the display request, the dedicated processor 10 accesses the multi-window control table 8, etc., performs window display position calculations, inter-window overlap control calculations, etc.9, specifies the content to be displayed, and sends it to the dedicated LS.
I3 will be notified.

〔作用〕[Effect]

メイン・プロセッサ1は、アプリケーション・プログラ
ムを実行しており、その間必要に応じて。
The main processor 1 is executing an application program, as needed.

装ィスジ1ノイ2:置4に対して表示を行うようにする
。当該表示を行うに当たっては2表示すべき態様などを
マルチウィンドウ制御用テーブル8に記述し、また表示
すべき文字などを文字バッファ9に記述し、専用プロセ
ッサ10に1割込みによって表示依頼を行う。勿論、オ
ペレータが例えばマウスなどを操作すると、メイン・タ
スクが起動され、メイン・プロセッサ1がマルチウィン
ドう制御用テーブル8や文字バッファ9の内容を更新す
る。
The display is made for the device 1, 2 and 4. In performing this display, the mode to be displayed is written in the multi-window control table 8, the characters to be displayed are written in the character buffer 9, and a display request is made to the dedicated processor 10 by one interrupt. Of course, when the operator operates, for example, a mouse, the main task is activated, and the main processor 1 updates the contents of the multi-window control table 8 and character buffer 9.

専用プロセッサ10においては、上記割込みによる表示
依頼に対応して、 (i)両面再編成割込力か、(ii
)文字表示依頼割込みかを判断する。
In the dedicated processor 10, in response to the display request by the above-mentioned interrupt, either (i) double-sided reorganization interrupt force or (ii
) Determine whether it is a character display request interrupt.

ぞして、マルチウィンドウ1fifJ aD用子テーブ
ル8文字バッファ9の内容を参照し7表示位置計算やウ
ィンドウ相互間のオーバラップ制御計算などを行い、専
用L S I 3に対して1表示すべき内容を特定して
3表示依頼を行うや 専用LSI3は、特定された表示内容に関して。
Then, by referring to the contents of the child table 8 character buffer 9 for the multi-window 1 fifJ aD, 7 display position calculations, overlap control calculations between windows, etc. are performed, and the content that should be displayed 1 for the dedicated LSI 3 is calculated. As soon as a 3-display request is made, the dedicated LSI 3 displays information regarding the specified display content.

文字バッファ9の内容などを参照して、DMAによって
、イメージ・データを、ビット・マップ用フレーム・メ
モリ5に展開する。
The image data is expanded into the bit map frame memory 5 by DMA with reference to the contents of the character buffer 9 and the like.

〔実施例〕〔Example〕

第2図(A) (B) (C)は、全体で1つの図面を
構成しており1本発明の一実施例構成を示す。
FIGS. 2(A), 2(B), and 2(C) constitute one drawing as a whole and show the configuration of an embodiment of the present invention.

第2図(A)図示の符号1.2. 8. 9. 10は
第1図に対応し、7−1はメイン・タスク、7−2や7
−3は夫々アプリケーション・ブ1コグラム、7〜4は
表示用共通ルーチン、7−5は割込み処理、11はマウ
スを表している。
FIG. 2(A) Illustrated symbols 1.2. 8. 9. 10 corresponds to Figure 1, 7-1 is the main task, 7-2 and 7
-3 represents an application program, 7 to 4 a common display routine, 7-5 an interrupt process, and 11 a mouse.

メイン・プロセッサ1はアプリケーション・プログラム
を実行する。この間、必要に応じて、アプリケーション
・プログラム例えば7−2が1図示■の如く1表示用共
通ルーチン7−4に処理を依頼する。アプリケーション
・プログラム7−2は1表示に関して、マルチウィンド
ウ制御用テーブル8や文字バッファ9を各ウィンドう毎
に用意しており、上記表示用共通ルーチン7−4は図示
■の如く文字バッファ9の内容を更新したりする。
Main processor 1 executes application programs. During this time, the application program 7-2, for example, requests processing from the common routine for 1 display 7-4 as shown in 1 in the figure, as required. Regarding one display, the application program 7-2 prepares a multi-window control table 8 and a character buffer 9 for each window. or update it.

そして1表示用共通ルーチン7−4は図示■の如く専用
プロセッサ10に対して割込みによって表示依頼を行う
。また、オペレータがマウス11によって画面に指示を
行った場合、メイン・タスク7−1が起動し9図示■の
如くマルチウィンドウ制御用テーブル8を更新し1図示
■の如く専用プロセッサ10に対して割込みによって表
示依頼を行う。
The common routine 7-4 for display 1 issues a display request to the dedicated processor 10 by interrupting it as shown in the figure (2). Furthermore, when the operator issues an instruction to the screen using the mouse 11, the main task 7-1 starts, updates the multi-window control table 8 as shown in Figure 9 (■), and interrupts the dedicated processor 10 as shown in Figure 1 (■). Make a display request by.

専用プロセッサ10側から1表示を行った処理終了通知
が図示■の如く割込みによって通知されると1割込み処
理7〜5が起動され9図示■や■の如く処理が終了した
ことを1表示用共通ルーチン7−4やメイン・タスク?
−1に通知する。
When the dedicated processor 10 receives a notification of the end of the process for which 1 display has been performed by an interrupt as shown in the figure ■, the 1 interrupt processes 7 to 5 are activated, and the 1 display indicates that the process has been completed as shown in the figure 9 ■ and ■. Routine 7-4 or main task?
Notify -1.

第2図(B)図示のフローチャートは、専用プロセッサ
10における処理を表している。上記図示■や■に示す
如く割込みによって処理依頼を受けると、 (+)画面
再編成割込みか、(ii)文字表示値M割込みかが判別
される。そして5前者の場合には図示■の如く、また後
者の場合には図示[相]の如く、マルチウィンドウ制御
用テーブル8を参照し2表示すべき箇所と内容とを特定
して図示◎、0の如く専用LSI3に通知する。そして
The flowchart shown in FIG. 2(B) represents the processing in the dedicated processor 10. When a processing request is received by an interrupt as shown in the above figures (■) and (■), it is determined whether it is a (+) screen reorganization interrupt or (ii) a character display value M interrupt. 5. In the former case, as shown in the figure ■, and in the latter case, as shown in the figure [phase], refer to the multi-window control table 8. 2. Specify the location and content to be displayed, and Notify the dedicated LSI 3 as follows. and.

専用プロセッサ10は1図示■の如く、処理終了を割込
みによってメイン・プロセッサ1に通知する。
The dedicated processor 10 notifies the main processor 1 of the completion of processing by means of an interrupt, as shown in FIG.

第2図(C)は専用LSI側の処理を表している。専用
LSr3は1表示依頼0または@を受け。
FIG. 2(C) shows processing on the dedicated LSI side. Dedicated LSr3 receives 1 display request 0 or @.

図示0.■の如く1文字バッファ9を参照し、イメージ
・データの形で図示■の如くビット・マップ用フレーム
5に書き込む。
Illustration 0. Refer to the one-character buffer 9 as shown in (2) and write it in the bit map frame 5 in the form of image data as shown in (2).

〔発明の効果〕〔Effect of the invention〕

以上説明した如く2本発明によれば2専用プロセツサが
マルチウィンドウ制御用テーブルや文字バッファをアク
セスし、専用LSIに対して表示内容を特定して表示依
頼を行うようにしている。
As described above, according to the present invention, the two dedicated processors access the multi-window control table and character buffer, specify the display contents to the dedicated LSI, and issue a display request.

このために、メイン・プロセッサの9荷を低域スると共
に、メイン・プロセッサと専用ブロモ・2すと専用LS
Iとの処理分担を適正に行い、全体として効率よく表示
制御を行うことが可能となる。
For this purpose, the main processor's 9 loads are connected to the low frequency range, and the main processor, dedicated bromo, 2s, and dedicated LS
It becomes possible to appropriately share processing with I and perform display control efficiently as a whole.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理構成図、第2図(A) (B) 
(C)は全体として1つの図面を構成している実施例構
成、第3図は従来の構成を示す。 図中、1はメイン・プロセッサ、2は主記憶装置、3は
専用LSI、4はディスプレイ装置、5はビット・マッ
プ用フレーム・メモリ、8はマルチウィンドウ制御用テ
ーブル、9は文字バッファを表している。 特許出願人  バナファコム株式会社(外1名)代理人
弁理士  森 1) 寛(外1名)〔第2fJ(cl(
f月 〔第20(こ〕(66月           
1q実ゴト壜ゴイiす〔1【] 芸 zc2](B) 茶2図(C)
Figure 1 is the principle configuration diagram of the present invention, Figure 2 (A) (B)
(C) shows an embodiment configuration that constitutes one drawing as a whole, and FIG. 3 shows a conventional configuration. In the figure, 1 is the main processor, 2 is the main memory, 3 is the dedicated LSI, 4 is the display device, 5 is the bit map frame memory, 8 is the multi-window control table, and 9 is the character buffer. There is. Patent applicant: Banafacom Co., Ltd. (1 other person) Representative patent attorney: Hiroshi Mori (1 other person) [2nd fJ (cl.
f month [20th] (66th month)
1q Real goto bottle goisu [1 [] Gei zc2] (B) Tea 2 figure (C)

Claims (1)

【特許請求の範囲】 ディスプレイ装置(4)と、該ディスプレイ装置(4)
に表示される表示画面に対応する情報を保持するビット
・マップ用フレーム・メモリ(5)と、該ビット・マッ
プ用フレーム・メモリ(5)に対してイメージ・データ
を書き込む専用LSI(3)と、上記ディスプレイ装置
(4)に表示されるマルチウィンドウに対応するマルチ
ウィンドウ制御用テーブル(8)ならびに文字バッファ
(9)を格納する主記憶装置(2)と、アプリケーショ
ン・プログラムを実行しつつ上記マルチウィンドウ制御
用テーブル(8)を更新するメイン・プロセッサ(1)
とを少なくとも有し、上記ディスプレイ装置(4)上に
マルチウィンドウ表示を行うデータ処理装置において、 上記メイン・プロセッサ(1)からの表示依頼割込みに
対応して、上記マルチウィンドウ制御用テーブル(8)
ならびに文字バッファ(9)の内容を参照し、かつ上記
専用LSI(3)に対して上記ディスプレイ装置(4)
上に表示すべき表示内容を特定して表示依頼を行う専用
プロセッサ(10)をもうけ、 上記専用LSI(3)は、当該専用プロセッサ(10)
からの表示依頼に対応して、上記文字バッファ(9)の
内容を参照し、上記ビット・マップ用フレーム・メモリ
(5)に対して、イメージ・データを書き込むように構
成されてなる ことを特徴とする画面制御方式。
[Claims] Display device (4) and the display device (4)
a bit map frame memory (5) that holds information corresponding to the display screen displayed on the screen, and a dedicated LSI (3) that writes image data to the bit map frame memory (5). , a main storage device (2) that stores a multi-window control table (8) and a character buffer (9) corresponding to the multi-window displayed on the display device (4); Main processor (1) that updates the window control table (8)
In a data processing device that performs multi-window display on the display device (4), in response to a display request interrupt from the main processor (1), the multi-window control table (8)
and the content of the character buffer (9), and the display device (4) for the dedicated LSI (3).
The dedicated LSI (3) has a dedicated processor (10) that specifies the display content to be displayed and requests the display.
The apparatus is characterized in that it is configured to refer to the contents of the character buffer (9) and write image data to the bit map frame memory (5) in response to a display request from the character buffer (9). Screen control method.
JP61266842A 1986-11-10 1986-11-10 Screen control system Pending JPS63120330A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61266842A JPS63120330A (en) 1986-11-10 1986-11-10 Screen control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61266842A JPS63120330A (en) 1986-11-10 1986-11-10 Screen control system

Publications (1)

Publication Number Publication Date
JPS63120330A true JPS63120330A (en) 1988-05-24

Family

ID=17436419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61266842A Pending JPS63120330A (en) 1986-11-10 1986-11-10 Screen control system

Country Status (1)

Country Link
JP (1) JPS63120330A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173588A (en) * 1984-02-20 1985-09-06 株式会社リコー Multiwindow display processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173588A (en) * 1984-02-20 1985-09-06 株式会社リコー Multiwindow display processing system

Similar Documents

Publication Publication Date Title
JPH07325930A (en) Movement system for mouse cursor follow-up type enlargement display
JPH01181163A (en) Graphic display system
JPS63120330A (en) Screen control system
JPS63120331A (en) Control system for set-up of window
JP2799502B2 (en) Display device graphic display method
JPS6136850A (en) Input and output interruption information system
JPH02124596A (en) Multiwindow display method
JP2003186666A (en) Microcomputer and dma control circuit
JPH05324781A (en) Graphic processor
JPS60262241A (en) Information display method of computer
JPH04163595A (en) Method of letter drawing process
JPH0540592A (en) Drawing system for multiwindow display system
JPH06259214A (en) Window replotting method
JPH02189626A (en) Screen display control system
JPS6115450B2 (en)
JPS6339027A (en) Multi-window device
JPS58168168A (en) Swap-in and swap-out system of terminal
JPH04324497A (en) Multi-window system
JPH0746307B2 (en) Display device
JPS60160466A (en) Device for controlling hierarchical sequence
JPH0795296B2 (en) Information sharing processing method in data processing system
JPH0348929A (en) Display control system
JPS6329838A (en) Display device
JPH04163594A (en) Method of letter/cursor drawing process
JPH05151330A (en) Image processor