JPS63120301A - One-loop controller - Google Patents

One-loop controller

Info

Publication number
JPS63120301A
JPS63120301A JP26732886A JP26732886A JPS63120301A JP S63120301 A JPS63120301 A JP S63120301A JP 26732886 A JP26732886 A JP 26732886A JP 26732886 A JP26732886 A JP 26732886A JP S63120301 A JPS63120301 A JP S63120301A
Authority
JP
Japan
Prior art keywords
output
signal
amplifier
watchdog timer
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26732886A
Other languages
Japanese (ja)
Inventor
Kiyoshi Tanimoto
谷元 喜代士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP26732886A priority Critical patent/JPS63120301A/en
Publication of JPS63120301A publication Critical patent/JPS63120301A/en
Pending legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

PURPOSE:To secure the safe drive of a plant even with runaway of a control part by turning a switching means according to the AND conditions between the trouble signal of a diagnosis means and the normal signal of a watchdog timer. CONSTITUTION:When a control part 11 has no abnormality in an automatic mode, the trouble-free signal, the inverse of CD of a self-diagnosis part 11b is kept at a high level. At the same time, a watchdog timer 11c outputs a normal signal since each processing is carried out within a prescribed time at a digital arithmetic part 11a. Therefore an AND gate 18 outputs a signal of a high level and a one-shot circuit 19 outputs signals of high levels for a prescribed time. Thus a contact switch 14 is turned on and the output of an integration amplifier 15 follows the output of a holding amplifier 13. If the part 11 has runaway, the processing is not completed at the part 11a even though the timer 11c has a time-up. Thus no normal signal is outputted from the timer 11c and the output of the gate 18 does not rise up to a high level. Therefore the circuit 19 is not triggered and the switch 14 is not turned on either. As a result, the amplifier 15 holds its previous output and has no sudden change.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、プロセス制御等に使用されるワンループコ
ントローラに関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application This invention relates to a one-loop controller used for process control and the like.

(ロ)従来の技術 一般に、プロセス制御で使用されるワンループコントロ
ーラは、第3図に示すように、入力が取込まれ、所定の
デジタル演算が行われるcputよりのデジタル出力が
D/A変換器2でアナログ量に変換され、ホールドアン
プ3、自動モード用の接点スイッチ4、積分アンプ5を
経て出力されるように構成されている。そして、自動モ
ードで動作中にCPUIの自己診断部16でCPUDO
WNを判断すると、その信号CDで接点スイッチ4をオ
フし、手動モードに切替え、手操作部6、操作スイッチ
7により、手動調整するようになっている。
(b) Conventional technology In general, one-loop controllers used in process control, as shown in Fig. 3, receive input and perform predetermined digital calculations. 2, the signal is converted into an analog quantity, and is output via a hold amplifier 3, a contact switch 4 for automatic mode, and an integrating amplifier 5. Then, while operating in automatic mode, the self-diagnosis section 16 of the CPU
When WN is determined, the contact switch 4 is turned off in response to the signal CD, the mode is switched to manual mode, and manual adjustment is performed using the manual operation section 6 and operation switch 7.

(ハ)発明が解決しようとする問題点 上記従来のワンループコントローラにおいて、CPU1
がダウンした場合、その要因が即時に検出できる電源異
常等の場合には、CPUダウンが発生した時点で自動モ
ードから手動モードに切替えられ、接点スイッチ4がオ
フされるために、CPUIから出力されたデータに積分
アンプ5が追随しないので、誤出力されることはないが
、CPu1の暴走のように、異常を検出するまでに時間
を要する間にCP U異常が生じた場合には、接点スイ
ッチ4がオフせず、誤出力されて出力が突変するおそれ
がある。
(c) Problems to be solved by the invention In the above conventional one-loop controller, the CPU 1
When the CPU goes down, if the cause is a power supply abnormality that can be immediately detected, the automatic mode is switched from the manual mode to the manual mode as soon as the CPU goes down, and the contact switch 4 is turned off. Since the integrating amplifier 5 does not follow the data, there will be no erroneous output. However, if a CPU abnormality occurs while it takes time to detect the abnormality, such as when the CPU 1 goes out of control, the contact switch 4 may not turn off, resulting in an erroneous output and a sudden change in output.

この発明は、上記に鑑み、CPU暴走等で出力に突変が
生じる場合に、これを防止し得るワンループコントロー
ラを提供することを目的としている。
In view of the above, it is an object of the present invention to provide a one-loop controller that can prevent sudden changes in output due to CPU runaway or the like.

(ニ)問題点を解決するための手段及び作用この発明の
ワンループコントローラは、デジタル演算部と、このデ
ジタル演算部の出力をアナログ値に変換するD/A変換
器と、このD/A変換器のアナログ出力を保持するホー
ルドアンプと、このホールドアンプの出力を受けて積分
する積分アンプとを備えるものにおいて、ホールドアン
プの出力と積分アンプの入力間に接続されるスイッチン
グ手段と、前記デジタル演算部に付設される故障の有無
を診断する手段及びウォチドックタイマと、前記診断手
段の故障無信号とウォチドックタイマの正常の信号の論
理積条件成立で所定時間信号を出力するワンショット回
路を特徴的に備え、ワンショット回路の信号で前記スイ
ッチング手段をオンするようにしている。
(d) Means and operation for solving the problems The one-loop controller of the present invention includes a digital calculation section, a D/A converter that converts the output of the digital calculation section into an analog value, and a D/A converter that converts the output of the digital calculation section into an analog value. and an integrating amplifier that receives and integrates the output of the hold amplifier, the switching means being connected between the output of the hold amplifier and the input of the integrating amplifier, and the digital arithmetic unit. The present invention is characterized by a one-shot circuit that outputs a signal for a predetermined period of time when a logical product condition is satisfied between a means for diagnosing the presence or absence of a failure and a watchdog timer attached to the diagnosing means, and a no-failure signal from the diagnostic means and a normal signal from the watchdog timer. In preparation for this, the switching means is turned on by a signal from a one-shot circuit.

このワンループコントローラでは、デジタル演算部が正
常に動作している場合には、故障無信号とウォチドック
タイマの正常信号により1サンプリングタイム毎にワン
ショット回路が所定時間信号を出力し、これによりスイ
ッチング手段がオンされ、積分アンプはホールドアンプ
出力に追随する。一方、何らかの理由でデジタル演算部
(CPU)が暴走したような場合、ウオッチドックタイ
マは正常信号を出力せず、従って、暴走を開始したサン
プリングタイムからワンショット回路が出力せず、スイ
ッチング手段がオンされず、積分アンプは1サイクル前
、つまりCPU暴走前の出力を保持する。
In this one-loop controller, when the digital calculation section is operating normally, the one-shot circuit outputs a signal for a predetermined time every sampling time due to no failure signal and a normal signal from the watchdog timer. is turned on, and the integrating amplifier follows the hold amplifier output. On the other hand, if the digital processing unit (CPU) goes out of control for some reason, the watchdog timer will not output a normal signal, and therefore the one-shot circuit will not output from the sampling time when the runaway started, and the switching means will turn on. The integral amplifier retains the output from one cycle before, that is, before the CPU goes out of control.

(ホ)実施例 以下、実施例により、この発明をさらに詳細に説明する
(E) Examples The present invention will be explained in more detail with reference to Examples below.

第1図は、この発明の一実施例を示すワンループコント
ローラの回路ブロック図である。
FIG. 1 is a circuit block diagram of a one-loop controller showing an embodiment of the present invention.

同図において、制御部(CPUで構成)11のデジタル
演算部11aで演算されたデジタル出力が、D/A変換
器12でアナログ値に変換され、ホールドアンプ13で
アナログ保持され、さらに、自動モード用の接点スイッ
チI4を介して積分アンプ15に入力され、積分されて
出力されるようになっている。
In the same figure, a digital output calculated by a digital calculation unit 11a of a control unit (consisting of a CPU) 11 is converted into an analog value by a D/A converter 12, held in analog value by a hold amplifier 13, and furthermore, an automatic mode The signal is input to an integrating amplifier 15 via a contact switch I4, and is integrated and output.

制御部11では、デジタル演算部11aのCPU  d
own等を自己診断する自己診断部11bの他、ウォチ
ドックタイマIICを備えている。このウオッチドック
タイマIICは、第2図に示すように、リアルタイムク
ロックRTCが入る毎にスタートし、所定時間でリセッ
トされるものであり、通常、このウオッチドックタイマ
llcがタイムアンプするまでにデジタル演算部11a
の入力・演算・出力の処理が終了し、このような場合に
ウオッチドックタイマllcは正常信号を出力する。
In the control unit 11, the CPU d of the digital calculation unit 11a
In addition to a self-diagnosis section 11b that self-diagnoses whether the device is own or the like, it is equipped with a watchdog timer IIC. As shown in Fig. 2, this watchdog timer IIC starts every time the real-time clock RTC is input and is reset at a predetermined time.Normally, the digital calculation is completed before the watchdog timer ILC performs time amplification. Part 11a
In such a case, the watchdog timer llc outputs a normal signal.

しかし、ウオッチドックタイマIIcがタイムアツプし
ても入力・演算・出力の一連の処理が終了していない場
合等は、いわゆる暴走に相当し、この場合は異常信号を
出力する。
However, if the series of input, calculation, and output processing is not completed even after the watchdog timer IIc times out, this corresponds to so-called runaway, and in this case, an abnormal signal is output.

自己診断部11bの故障無信号τ丁及びウオッチドック
タイマllcの正常信号は、アンドゲート18に入力さ
れ、アンドゲート18の出力に論理“1”の信号が得ら
れると、この13号によってワンショット回路19がト
リガされ、一定時間に亘り、信号″1”を出力し、この
間、接点スイッチ14をオンする。このオン動作期間は
、積分アンプ15の出力がホールドアンプ13の出力に
追随し得る程度に設定しである。
The no-failure signal τ of the self-diagnosis unit 11b and the normal signal of the watchdog timer llc are input to the AND gate 18, and when a logic "1" signal is obtained at the output of the AND gate 18, a one-shot signal is activated by No. 13. The circuit 19 is triggered and outputs a signal "1" for a certain period of time, and the contact switch 14 is turned on during this period. This on-operation period is set to such an extent that the output of the integrating amplifier 15 can follow the output of the hold amplifier 13.

今、自動モードで、かつ制御部11に何らの異常もない
度合は、自己診断部11bから故障信号CDが出力され
ず、従ってτ■はハイであり、またデジタル演算部11
aでは入力・演算・出力の各処理が所定時間で実行され
るため、ウオッチド・ツクタイマilaも正常信号を出
力する。そのため、アンドゲート18はハイ出力を出し
、ワンショット回路19はこれに応答し、所定時間ハイ
信号を出力する。この信号によって接点スイッチ14が
オンし、積分アンプ15の出力はホールドアンプ13の
出力に追随することになる。そして、制御部11の正常
な動作が続く限り、各サンプリングタイムのウオッチド
ックタイマIICのリセット時に接点スイッチ14のオ
ンがなされ、同様の動作が1!続される。
If the control unit 11 is currently in automatic mode and there is no abnormality, the self-diagnosis unit 11b will not output the failure signal CD, so τ■ is high, and the digital calculation unit 11
Since the input, calculation, and output processes are executed in a predetermined time in a, the watched timer ila also outputs a normal signal. Therefore, the AND gate 18 outputs a high output, and the one-shot circuit 19 responds to this by outputting a high signal for a predetermined period of time. This signal turns on the contact switch 14, and the output of the integrating amplifier 15 follows the output of the hold amplifier 13. Then, as long as the control unit 11 continues to operate normally, the contact switch 14 is turned on when the watchdog timer IIC is reset at each sampling time, and the same operation continues until 1! Continued.

ここで、もし制御部11のCPUが暴走すると、ウオッ
チドックタイマlieがタイムアツプしても入力・演算
・出力の処理が完了せず、この場合には、ウオッチドッ
クタイマIICよりアンドゲート18に正常信号が入力
されず、アンドゲート18の出力はハイに立上らず、従
って、ワンショット回路19もトリガされず、それ故、
接点スイッチ14もオンされない。そのため、積分アン
プ15は1サンプリングタイム前の出力を保持すること
になり、CPUの暴走等によってホールドアンプ13の
出力が突変しても、積分アンプ15の出力は突変せず、
プラント運転に支障をきたさない。
Here, if the CPU of the control unit 11 goes out of control, the input/calculation/output processing will not be completed even if the watchdog timer lie times out, and in this case, the watchdog timer IIC will send a normal signal to the AND gate 18. is not input, the output of the AND gate 18 does not rise to high, and therefore the one-shot circuit 19 is not triggered, therefore,
Contact switch 14 is also not turned on. Therefore, the integrating amplifier 15 will hold the output from one sampling time ago, and even if the output of the hold amplifier 13 suddenly changes due to a runaway of the CPU, the output of the integrating amplifier 15 will not suddenly change.
Does not interfere with plant operation.

(へ)発明の効果 この発明によれば、ホールドアンプと積分アンプ間にス
イッチング手段を設けると共に、故障無信号とウオッチ
ド・ツクタイマの正常信号の論理積条件でトリガされる
ワンショット回路を設け、この出力でスイッチング手段
をオンするようにしているので、CPUが暴走した場合
には、スイッチング手段がオンされず、積分アンプの出
力は】サンプリングタイム前のものを保持するので、プ
ラントの安全運転を確保できる。
(F) Effects of the Invention According to the present invention, a switching means is provided between the hold amplifier and the integrating amplifier, and a one-shot circuit is provided which is triggered by the AND condition of the no-failure signal and the normal signal of the watched timer. Since the switching means is turned on by the output, if the CPU goes out of control, the switching means will not be turned on and the output of the integrating amplifier will be maintained at the value before the sampling time, ensuring safe plant operation. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の一実施例を示すワンループコント
ローラのブロック図、第2図は、同ワンループコントロ
ーラの動作を説明するための説明図、第3図は、従来の
ワンループコントローラのブロック図である。 11:制御部、    11a:デジタル演算部、11
b:自己診断部、 11C:ウオッチドックタイマ、 12 : D/A変換器、13:ホールドアンプ、14
:接点スイッチ、15:積分アンプ、1B=アンドゲー
ト、I9:ワンショット回路。
Fig. 1 is a block diagram of a one-loop controller showing an embodiment of the present invention, Fig. 2 is an explanatory diagram for explaining the operation of the one-loop controller, and Fig. 3 is a block diagram of a conventional one-loop controller. be. 11: Control unit, 11a: Digital calculation unit, 11
b: Self-diagnosis section, 11C: Watchdog timer, 12: D/A converter, 13: Hold amplifier, 14
: Contact switch, 15: Integrating amplifier, 1B=AND gate, I9: One-shot circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)デジタル演算部と、このデジタル演算部の出力を
アナログ値に変換するD/A変換器と、このD/A変換
器のアナログ出力を保持するホールドアンプと、このホ
ールドアンプの出力を受けて積分する積分アンプとを備
えるワンループコントローラにおいて、 前記ホールドアンプの出力と前記積分アンプの入力間に
スイッチング手段を設けると共に、前記デジタル演算器
の故障の有無を診断する手段と、ウォッチドックタイマ
とを前記デジタル演算部に付設し、前記診断手段の故障
無信号とウォチドックタイマの正常信号の論理積条件で
所定時間信号を出力するワンショット回路を設け、この
ワンショット回路の信号で前記スイッチング手段をオン
するようにしたワンループコントローラ。
(1) A digital calculation section, a D/A converter that converts the output of this digital calculation section into an analog value, a hold amplifier that holds the analog output of this D/A converter, and a hold amplifier that receives the output of this hold amplifier. In the one-loop controller, the one-loop controller is provided with an integrating amplifier that integrates the hold amplifier, further comprising a switching means between the output of the hold amplifier and the input of the integrating amplifier, a means for diagnosing the presence or absence of a failure in the digital arithmetic unit, and a watchdog timer. A one-shot circuit is attached to the digital arithmetic unit and outputs a signal for a predetermined time under the AND condition of the no failure signal of the diagnostic means and the normal signal of the watchdog timer, and the signal of this one-shot circuit is used to activate the switching means. A one-loop controller that turns on.
JP26732886A 1986-11-10 1986-11-10 One-loop controller Pending JPS63120301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26732886A JPS63120301A (en) 1986-11-10 1986-11-10 One-loop controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26732886A JPS63120301A (en) 1986-11-10 1986-11-10 One-loop controller

Publications (1)

Publication Number Publication Date
JPS63120301A true JPS63120301A (en) 1988-05-24

Family

ID=17443292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26732886A Pending JPS63120301A (en) 1986-11-10 1986-11-10 One-loop controller

Country Status (1)

Country Link
JP (1) JPS63120301A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356391A (en) * 1989-07-21 1991-03-11 Hitachi Ltd Passenger conveyor control device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356391A (en) * 1989-07-21 1991-03-11 Hitachi Ltd Passenger conveyor control device

Similar Documents

Publication Publication Date Title
JPS63120301A (en) One-loop controller
JPS5821281B2 (en) arithmetic device
JPH0327762B2 (en)
JPS5822409A (en) Sequence controller
JPH05233374A (en) Watchdog timer device
JPS62168204A (en) Digital controller
JP2514675Y2 (en) Process control equipment
JP2548479B2 (en) Computer system operation monitoring method
JPH01174285A (en) Servomotor control device having internal information displaying function
JPS61226845A (en) Watch dog timer
KR0125945B1 (en) Method of operating monitoring for processor
JPH04352209A (en) Information processor
JPH06148286A (en) Circuit board device
JPS6381501A (en) Digital control arithmetic unit
JPS6426901A (en) Control output switch device for duplex system
JPS59149509A (en) Programmable controller
JPH03156515A (en) System reset circuit system
JPS6370365A (en) Microcomputer
JPS5680717A (en) Actuation control system of arithmetic processor
JP3251730B2 (en) Control rod position detector
JPH0240730A (en) Abnormality detecting device for control unit for vehicle
JPS61290501A (en) Instrumentation controlling circuit
JPH05151492A (en) Interface device
JPH04358203A (en) Sequence controller
JP2001351184A (en) Gas leakage alarm