JPS63118800U - - Google Patents

Info

Publication number
JPS63118800U
JPS63118800U JP892887U JP892887U JPS63118800U JP S63118800 U JPS63118800 U JP S63118800U JP 892887 U JP892887 U JP 892887U JP 892887 U JP892887 U JP 892887U JP S63118800 U JPS63118800 U JP S63118800U
Authority
JP
Japan
Prior art keywords
analog switch
input terminal
operational amplifier
capacitor
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP892887U
Other languages
English (en)
Other versions
JPH0422479Y2 (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP892887U priority Critical patent/JPH0422479Y2/ja
Publication of JPS63118800U publication Critical patent/JPS63118800U/ja
Application granted granted Critical
Publication of JPH0422479Y2 publication Critical patent/JPH0422479Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Description

【図面の簡単な説明】
第１図は本考案のサンプルホールド回路図、第
２図は本考案の出力波形を示す図、第３図は従来
例のサンプルホールド回路図、第４図はＭＯＳ
ＦＥＴアナログスイツチＳＷ１，ＳＷ２，ＳＷ３
のＩＣの内部構成を示す図、第５図は従来のサン
プルホールド回路の出力波形を示す図である。 図中１はアナログスイツチＳＷ２の入力端、２
は演算増幅器のマイナス入力端、４はゲート、７
はコントロール信号源、９は入力端子、１０は出
力端子、１２はアナログスイツチＳＷ３の出力端
、１３は演算増幅器のプラス入力端子、１６は演
算増幅器、Ｒ１，Ｒ２，Ｒ３は抵抗、Ｃ１，Ｃ２
はコンデンサ、ＳＷ１，ＳＷ２，ＳＷ３はＭＯＳ
ＦＥＴのアナログスイツチである。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力端子９に入力抵抗Ｒ１を通して接続したＭ
    ＯＳ ＦＥＴのアナログスイツチＳＷ２の入力端
    １に、他端を接地接続した別のＭＯＳ ＦＥＴの
    アナログスイツチＳＷ１の一端を接続し、前記ア
    ナログスイツチＳＷ２の出力端を、出力端子１０
    に出力端を接続した演算増幅器１６のマイナス入
    力端２に接続し、前記アナログスイツチＳＷ１，
    ＳＷ２にコントロール信号電源７を接続し、前記
    アナログスイツチＳＷ２入力端１に一端を接続し
    た抵抗Ｒ２の他端を、演算増幅器１６のマイナス
    入力端２に一端を接続したコンデンサＣ１の他端
    とともに、演算増幅器１６の出力端１０に接続し
    たサンプルホールド回路において、前記アナログ
    スイツチＳＷ２と連動し、アナログスイツチＳＷ
    ２と同一構造のＭＯＳ ＦＥＴのアナログスイツ
    チＳＷ３の片方の入力端は無接続のままで、出力
    端１２を演算増幅器１６のプラス入力端子１３に
    接続するとともに、アナログスイツチＳＷ３のゲ
    ート４をコントロール信号電源７に接続し、前記
    演算増幅器１６のプラス入力端子１３にコンデン
    サＣ１と等容量のコンデンサＣ２と、（Ｒ１Ｒ２
    Ｒ１＋Ｒ２）に相当する抵抗値の抵抗Ｒ３を並列
    に接地接続したことを特徴とするサンプルホール
    ド回路。
JP892887U 1987-01-23 1987-01-23 Expired JPH0422479Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP892887U JPH0422479Y2 (ja) 1987-01-23 1987-01-23

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP892887U JPH0422479Y2 (ja) 1987-01-23 1987-01-23

Publications (2)

Publication Number Publication Date
JPS63118800U true JPS63118800U (ja) 1988-08-01
JPH0422479Y2 JPH0422479Y2 (ja) 1992-05-22

Family

ID=30793765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP892887U Expired JPH0422479Y2 (ja) 1987-01-23 1987-01-23

Country Status (1)

Country Link
JP (1) JPH0422479Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334483A (ja) * 1993-05-21 1994-12-02 Matsushita Electric Ind Co Ltd スイッチトキャパシタサンプルホールド回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334483A (ja) * 1993-05-21 1994-12-02 Matsushita Electric Ind Co Ltd スイッチトキャパシタサンプルホールド回路

Also Published As

Publication number Publication date
JPH0422479Y2 (ja) 1992-05-22

Similar Documents

Publication Publication Date Title
JPS63118800U (ja)
JPH0236225U (ja)
JPS62133496U (ja)
JPS628726U (ja)
JPS60169800U (ja) サンプル・ホ−ルド回路
JPS6415416U (ja)
JPS6246912U (ja)
JPS61146022U (ja)
JPS62201519U (ja)
JPH02118315U (ja)
JPH01100213U (ja)
JPH0386636U (ja)
JPS6381515U (ja)
JPH0293774U (ja)
JPH0170429U (ja)
JPS6448643U (ja)
JPS6257420U (ja)
JPS6137531U (ja) キ−入力回路
JPS6448923U (ja)
JPS60155221U (ja) 電子ボリユ−ム
JPS61157868U (ja)
JPS6170439U (ja)
JPS63114524U (ja)
JPS6445400U (ja)
JPS6438815U (ja)