JPS63113732A - フアジイ推論演算方法 - Google Patents
フアジイ推論演算方法Info
- Publication number
- JPS63113732A JPS63113732A JP61258168A JP25816886A JPS63113732A JP S63113732 A JPS63113732 A JP S63113732A JP 61258168 A JP61258168 A JP 61258168A JP 25816886 A JP25816886 A JP 25816886A JP S63113732 A JPS63113732 A JP S63113732A
- Authority
- JP
- Japan
- Prior art keywords
- consequent
- rule
- fuzzy
- effectiveness
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 7
- 238000004364 calculation method Methods 0.000 claims description 58
- 230000004044 response Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、所謂“あいまい論理”を適用してなされるフ
ァジィ調節におけるファジィ推論演算方法の改良に関す
るものである。
ァジィ調節におけるファジィ推論演算方法の改良に関す
るものである。
かかるファジィ推論演算において、制御規則の前件部命
題および後件部命題に、メンバーシップ関数で表された
ファジィ変数を用いてファジィ推論を行う場合、一般に
は推論の合成則が良く用いられる。即ち、複数の制御規
則が与えられた場合、これによりあいまい関係Rを予め
求めておき、メンバーシップ関数で表された入力値を用
いて出力に対するメンバーシップ関数を求める方法であ
る。
題および後件部命題に、メンバーシップ関数で表された
ファジィ変数を用いてファジィ推論を行う場合、一般に
は推論の合成則が良く用いられる。即ち、複数の制御規
則が与えられた場合、これによりあいまい関係Rを予め
求めておき、メンバーシップ関数で表された入力値を用
いて出力に対するメンバーシップ関数を求める方法であ
る。
第4図は、かかる従来のファジィ推論演算を簡略化した
方法を示す説明図である。以下、第4図を参照してファ
ジィ推論演算方法の従来例を説明する。
方法を示す説明図である。以下、第4図を参照してファ
ジィ推論演算方法の従来例を説明する。
今、制御規則として次の式で表されるものがあったとす
る。
る。
I F x01= A11. x02= A21.
x03= A31゜−−−−−・・・xok= A
kl T HE N u = B(もし xo1=
A11. x02=A21. x03=A31゜・
・・・・・・・・xok=Akl ならば、操作量u
はBである第4図において破線で囲んだブロック(イ)
は上記制御規則の前件部演算を行う部分である。同図に
おいて、All、 A21. A31.・・・ Akl
はそれぞれ前件部のメンバーシップ関数であり、Bl。
x03= A31゜−−−−−・・・xok= A
kl T HE N u = B(もし xo1=
A11. x02=A21. x03=A31゜・
・・・・・・・・xok=Akl ならば、操作量u
はBである第4図において破線で囲んだブロック(イ)
は上記制御規則の前件部演算を行う部分である。同図に
おいて、All、 A21. A31.・・・ Akl
はそれぞれ前件部のメンバーシップ関数であり、Bl。
・・・ BNはそれぞれ後件部のメンバーシップ関数で
あり、xOl、 x02. x03.− xOk
はそれぞれ計測値(この場合、確定値とする)である。
あり、xOl、 x02. x03.− xOk
はそれぞれ計測値(この場合、確定値とする)である。
la、lb、・・・ 1にはそれぞれメンバーシップ関
数値を求める演算回路(記号Fで示す)、2は複数入力
の中から最小値を取って出力する最小値演算回路(記号
へで示す)、3は入力されるメンバーシップ関数B1を
定数倍(最小値演算回路2の出力倍)して出力する回路
(*印で示す)、4は複数入力の中から常に最大値を選
んで出力する最大値演算回路(記号■で示す)、である
。
数値を求める演算回路(記号Fで示す)、2は複数入力
の中から最小値を取って出力する最小値演算回路(記号
へで示す)、3は入力されるメンバーシップ関数B1を
定数倍(最小値演算回路2の出力倍)して出力する回路
(*印で示す)、4は複数入力の中から常に最大値を選
んで出力する最大値演算回路(記号■で示す)、である
。
次に制御動作を説明する。演算回路1aでは、前件部の
メンバーシップ関数Allと計測値xO1とからメンバ
ーシップ関数値を求めて出力する。他の演算回路1b、
・・・ 1にも同様である。最小値演算回路2は、演算
回路1a、lb、・・・ 1kからの各出力を入力され
、それらの中から最小値を選び、それを有効度αlとし
て出力する。この有効度α1が求まったところで前件部
演算は終了する。
メンバーシップ関数Allと計測値xO1とからメンバ
ーシップ関数値を求めて出力する。他の演算回路1b、
・・・ 1にも同様である。最小値演算回路2は、演算
回路1a、lb、・・・ 1kからの各出力を入力され
、それらの中から最小値を選び、それを有効度αlとし
て出力する。この有効度α1が求まったところで前件部
演算は終了する。
次に後件部演算に移る。定数倍回路3は、後件部メンバ
ーシップ関数Blに有効度α1を掛け、その結果を81
° とじて出力し最大値演算回路4に送る。最大値演算
回路4には、他の制御規則を同様に演算して得られた結
果が82’ ・・・ Bn’として入力されている。最
大値演算回路4では、それら人力Bl’ ・・・ B
nl の波形の中から常に最大の値を選んで出力しメン
バーシップ関1iBとして出力する。メンバーシップ関
数Bから実際に操作出力値を求めるには、そのメンバー
シップ関数Bの関数波形と横軸とにより形成される面積
を2等分する直線を縦軸と平行に引き、該直線の横軸と
の交点の値をとって操作出力値とする手法が−C的に採
用されている。
ーシップ関数Blに有効度α1を掛け、その結果を81
° とじて出力し最大値演算回路4に送る。最大値演算
回路4には、他の制御規則を同様に演算して得られた結
果が82’ ・・・ Bn’として入力されている。最
大値演算回路4では、それら人力Bl’ ・・・ B
nl の波形の中から常に最大の値を選んで出力しメン
バーシップ関1iBとして出力する。メンバーシップ関
数Bから実際に操作出力値を求めるには、そのメンバー
シップ関数Bの関数波形と横軸とにより形成される面積
を2等分する直線を縦軸と平行に引き、該直線の横軸と
の交点の値をとって操作出力値とする手法が−C的に採
用されている。
推論演算の手法としては、他にも色々あるのは勿論であ
る。例えば、上述の例では、定数倍回路3で後件部メン
バーシップ関数B1に有効度α1を掛けて出力したが、
このように掛けるのでなくメンバーシップ関数81と有
効度α1の値を比較してその小さい方の値を選んで出力
する手法もある。また最小値回路2で、上述の例のよう
に入力諸量の最小値をとるのでなく、入力諸量を相互に
掛は合わせた値をとって出力する手法もある。
る。例えば、上述の例では、定数倍回路3で後件部メン
バーシップ関数B1に有効度α1を掛けて出力したが、
このように掛けるのでなくメンバーシップ関数81と有
効度α1の値を比較してその小さい方の値を選んで出力
する手法もある。また最小値回路2で、上述の例のよう
に入力諸量の最小値をとるのでなく、入力諸量を相互に
掛は合わせた値をとって出力する手法もある。
更に、計測値xo1. x02. x03.−=
xOkが確定値ではなく、メンバーシップ関数として
与えられる場合には、演算回路1a ・・・ 1にでは
、入力される二つのメンバーシップ関数の波形を比較し
、小さい方の値を選んでゆき、最後にそれら選ばれた小
さい方の値の中から最大値を選んで出力するという手法
も採用される。
xOkが確定値ではなく、メンバーシップ関数として
与えられる場合には、演算回路1a ・・・ 1にでは
、入力される二つのメンバーシップ関数の波形を比較し
、小さい方の値を選んでゆき、最後にそれら選ばれた小
さい方の値の中から最大値を選んで出力するという手法
も採用される。
以上、説明した如き従来のファジィ推論演算は、与えら
れた各制御規則毎に前件部演算と後件部演算から或る一
連の演算をすべて行うものであったから、制御規則の数
が多い場合など、演算に要する時間が長くなり、制御の
即応性が得られないという問題点があった。
れた各制御規則毎に前件部演算と後件部演算から或る一
連の演算をすべて行うものであったから、制御規則の数
が多い場合など、演算に要する時間が長くなり、制御の
即応性が得られないという問題点があった。
そこで本発明は、ファジィ推論演算において、制御規則
の数が多くても、演算に要する時間を短くして制御の即
応性が得られるようにすること、を解決すべき問題点と
する。
の数が多くても、演算に要する時間を短くして制御の即
応性が得られるようにすること、を解決すべき問題点と
する。
上記問題点解決のため、本発明では、後件部ファジィ変
数の種類の数Mが、所与の制御規則の数nより少ないと
き、各制御規則がどの後件部ファジィ変数に対応するも
のであるかを予め記憶する第1のテーブルと、各規則の
前件部演算の結果として得られる有効度を記憶するため
の記憶領域を、後件部ファジィ変数の種類に対応させて
少なくもM個用意した第2のテーブルとを用意した。
数の種類の数Mが、所与の制御規則の数nより少ないと
き、各制御規則がどの後件部ファジィ変数に対応するも
のであるかを予め記憶する第1のテーブルと、各規則の
前件部演算の結果として得られる有効度を記憶するため
の記憶領域を、後件部ファジィ変数の種類に対応させて
少なくもM個用意した第2のテーブルとを用意した。
今、制御規則の後件部のファジィ変数(第4図における
Bl、・・・ BN)が有限個であり、B1はNB (
負で大きく)を、B2はNM(ftで中位)を、B3は
NS(負で小さく)を、B4はz r=(そのまま)を
、B5はPS(正で小さく)を、B6はPM(正で中位
)を、B7はPB(正で大きく)を、それぞれ表すもの
とし、後件部のファジィ変数はこの7段階(M=7)か
ら或るものとする。
Bl、・・・ BN)が有限個であり、B1はNB (
負で大きく)を、B2はNM(ftで中位)を、B3は
NS(負で小さく)を、B4はz r=(そのまま)を
、B5はPS(正で小さく)を、B6はPM(正で中位
)を、B7はPB(正で大きく)を、それぞれ表すもの
とし、後件部のファジィ変数はこの7段階(M=7)か
ら或るものとする。
しかし制御規則としては、7個に限るものではなく、も
っと多数存在する場合がある。しかしその場合でも、各
制御規則の後件部のファジィ変数は、上記7個、即ちN
B (負で大きく) 、NM (負で中位)、NS(負
で小さく)、ZE(そのまま)、PS(正で小さく)
、PM (正で中位)、PB(正で大きく)の中のどれ
かに必ず后している。
っと多数存在する場合がある。しかしその場合でも、各
制御規則の後件部のファジィ変数は、上記7個、即ちN
B (負で大きく) 、NM (負で中位)、NS(負
で小さく)、ZE(そのまま)、PS(正で小さく)
、PM (正で中位)、PB(正で大きく)の中のどれ
かに必ず后している。
そこで、どの制御規則(ルール)はどの後件部ファジィ
変数に対応するものであるかを予め調べ対応付けて記憶
させ、索引(インデックス)できるようにしたのが第1
のテーブルであり、これを今後、ルールインデックス記
憶装置と呼ぶこともある。
変数に対応するものであるかを予め調べ対応付けて記憶
させ、索引(インデックス)できるようにしたのが第1
のテーブルであり、これを今後、ルールインデックス記
憶装置と呼ぶこともある。
第4図をもう一度参照されたい。第4図において、最大
値演算回路4は、入力される有限個のファジィ変数(B
l ’ ・・・ Bn”)の波形の中から常に最大値を
選んで出力している。ということは、或るファジィ変数
B1″ならB1”に対応する制御規則が複数個あるとし
た場合、各側’<’ff規則ごとに後件部演算を行って
ファジィ変数B1°の値を求めて最大値演算回路4へ送
出しても、最大値演算回路4で採用されるのは、ファジ
ィ変OB1 ’に属する値のなかの最大値に限られ、そ
れ以下のイ直は1舎てられるということである。
値演算回路4は、入力される有限個のファジィ変数(B
l ’ ・・・ Bn”)の波形の中から常に最大値を
選んで出力している。ということは、或るファジィ変数
B1″ならB1”に対応する制御規則が複数個あるとし
た場合、各側’<’ff規則ごとに後件部演算を行って
ファジィ変数B1°の値を求めて最大値演算回路4へ送
出しても、最大値演算回路4で採用されるのは、ファジ
ィ変OB1 ’に属する値のなかの最大値に限られ、そ
れ以下のイ直は1舎てられるということである。
そうだとすると、ファジィ変数31との間で演算を行う
ことになる有効度αとしでは、複数の制御規則から色々
な値を与えられても、一番値の高いα以外は、ファジィ
変数31との間で演算を行っても結局は無駄であるとい
うことになる。
ことになる有効度αとしでは、複数の制御規則から色々
な値を与えられても、一番値の高いα以外は、ファジィ
変数31との間で演算を行っても結局は無駄であるとい
うことになる。
そこで、ファジィ変数B1ならB1について、複数の制
御規則から色々な値として与えられろαのうち、最大値
を示すαだけを記憶しておき、そのαについてだけ最後
にファジィ変数B1との間で演算すれば良いことになる
。他のファジィ変数B2以降についても同様である。即
ち各制御規則においてそれぞれ前件部演算を行って得ら
れる有効度αのうち、同じファジィ変数に属するαは、
その中で一番グレードの高い最大値を選んで記憶する必
要がある。
御規則から色々な値として与えられろαのうち、最大値
を示すαだけを記憶しておき、そのαについてだけ最後
にファジィ変数B1との間で演算すれば良いことになる
。他のファジィ変数B2以降についても同様である。即
ち各制御規則においてそれぞれ前件部演算を行って得ら
れる有効度αのうち、同じファジィ変数に属するαは、
その中で一番グレードの高い最大値を選んで記憶する必
要がある。
このような用途のために、後件部ファジィ変数の種類(
この場合、7種類)別に、αの最大値(一番グレードの
高い値)を記憶する第2のテーブルを設けたわけであり
、この第2のテーブルを、今後、後件部ファジィ変数グ
レード記憶装置と呼ぶことがある。
この場合、7種類)別に、αの最大値(一番グレードの
高い値)を記憶する第2のテーブルを設けたわけであり
、この第2のテーブルを、今後、後件部ファジィ変数グ
レード記憶装置と呼ぶことがある。
或る制御規則について演算を行わんとするとき、その規
則が、M個ある後件部ファジィ変数のうち、どの後件部
ファジィ変数に対応するものであるかを前記第1のテー
ブルを参照して知ることにより、当該規則の前件部演算
の結果得られる有効度αを記憶下べき第2のテーブル中
の記憶領域の番号を知り、実際に当該規則の前件部演算
を行って得た有効度αをその番号の記憶領域に書き込む
とき、前取ってその番号の記憶領域に書き込まれていた
有効度(最初はOを設定しておく)を読み出して比較し
、前者が後者より大きいとき、前者によって後者を書き
換え、大きくないときはそのままとし、以上を繰り返し
て所与の制御規則の全部について前件部演算を終了する
と、その時点で前記第2のテーブルに後件部ファジィ変
数の種類別に記憶された有効度をそれぞれ用いて合計M
回の後件部演算を行い、それで後件部演算を終了する。
則が、M個ある後件部ファジィ変数のうち、どの後件部
ファジィ変数に対応するものであるかを前記第1のテー
ブルを参照して知ることにより、当該規則の前件部演算
の結果得られる有効度αを記憶下べき第2のテーブル中
の記憶領域の番号を知り、実際に当該規則の前件部演算
を行って得た有効度αをその番号の記憶領域に書き込む
とき、前取ってその番号の記憶領域に書き込まれていた
有効度(最初はOを設定しておく)を読み出して比較し
、前者が後者より大きいとき、前者によって後者を書き
換え、大きくないときはそのままとし、以上を繰り返し
て所与の制御規則の全部について前件部演算を終了する
と、その時点で前記第2のテーブルに後件部ファジィ変
数の種類別に記憶された有効度をそれぞれ用いて合計M
回の後件部演算を行い、それで後件部演算を終了する。
従来は、制御、規則の数がn個(n>M)あるときは、
n回の後件部演算を行っていたわけであるが、本発明で
は、それがM回で済むので、演算に要する時間がそれだ
け短縮されたことになる。
n回の後件部演算を行っていたわけであるが、本発明で
は、それがM回で済むので、演算に要する時間がそれだ
け短縮されたことになる。
次に図を参照して本発明の詳細な説明する。
第1図は、本発明の一実施例を示すブロック図である。
同図において、11は計測値入力装置、12は前件部メ
ンバーシップ関数記憶装置、13aは制御規則1の前件
部演算を行って有効度α1を出力する有効度演算装置、
13bは同様に制御規則2の前件部演算を行って有効度
α2を出力する有効度演算装置、以下同様にして13n
は制御規則Nの前件部演算を行って有効度αnを出力す
る有効度演算装置、14は後件部演算の開始を指示する
後件部命題演算指令装置であって、制御規則1からNま
での有効度αを求める演算が終了したことを検出した後
、後件部演算の開始を指示する。15はルールインデッ
クス記憶装置、16a、16b、・・・ 16nはそれ
ぞれ有効度比較格納装置、17はグレード0設定装置、
18は後件部ファジィ変数グレード記憶装置、19は後
件部メンバーシップ関数記憶装置、20は後件部命題演
算装置、21は操作値演算装置、22は出力装置、であ
る。
ンバーシップ関数記憶装置、13aは制御規則1の前件
部演算を行って有効度α1を出力する有効度演算装置、
13bは同様に制御規則2の前件部演算を行って有効度
α2を出力する有効度演算装置、以下同様にして13n
は制御規則Nの前件部演算を行って有効度αnを出力す
る有効度演算装置、14は後件部演算の開始を指示する
後件部命題演算指令装置であって、制御規則1からNま
での有効度αを求める演算が終了したことを検出した後
、後件部演算の開始を指示する。15はルールインデッ
クス記憶装置、16a、16b、・・・ 16nはそれ
ぞれ有効度比較格納装置、17はグレード0設定装置、
18は後件部ファジィ変数グレード記憶装置、19は後
件部メンバーシップ関数記憶装置、20は後件部命題演
算装置、21は操作値演算装置、22は出力装置、であ
る。
第2図は、第1図におけるルールインデックス記憶装置
15の概念図である。
15の概念図である。
第2図においては、制御規則の後件部のファジィ変数が
7個であり、B1はNB (負で大きく)を、B2はN
M (負で中位)を、B3はNS(負で小さく)を、B
4はZE(そのまま)を、B5はPS(正で小さく)を
、B6はPM(正で中位)を、B7はPB(正で大きく
)を、それぞれ表すものとしている。そしてファジィ変
数81には制御規則1,2が属しており、B2には制御
規則3.4.6が屈しており、B3には制御規則5゜7
が属しており、以下、同様にしてB7には制御規則13
.14が属するものとしている。
7個であり、B1はNB (負で大きく)を、B2はN
M (負で中位)を、B3はNS(負で小さく)を、B
4はZE(そのまま)を、B5はPS(正で小さく)を
、B6はPM(正で中位)を、B7はPB(正で大きく
)を、それぞれ表すものとしている。そしてファジィ変
数81には制御規則1,2が属しており、B2には制御
規則3.4.6が屈しており、B3には制御規則5゜7
が属しており、以下、同様にしてB7には制御規則13
.14が属するものとしている。
第3図は、第1図における後件部ファジィ変数グレード
記憶装置18の概念図である。
記憶装置18の概念図である。
第3図では、ファジィ変数B1に対応するα記憶領域(
番号■の記憶領域)には、制御規則1と2のそれぞれに
ついて前件部演算を行って有効度αlとα2を求めて比
較した結果、α2〉α1であったので、最終的にα2が
記憶されたことを示している。
番号■の記憶領域)には、制御規則1と2のそれぞれに
ついて前件部演算を行って有効度αlとα2を求めて比
較した結果、α2〉α1であったので、最終的にα2が
記憶されたことを示している。
同様に、ファジィ変数82に対応するα記憶領域(番号
■の記憶領域)には、制御規則3.=1゜6のそれぞれ
について前件部演算を行って有効度α3.α4およびα
6を求めて比較した結果、それらの中でα4が最大であ
ったので、最終的にα4が記憶されたことを示している
。以下、同様である。
■の記憶領域)には、制御規則3.=1゜6のそれぞれ
について前件部演算を行って有効度α3.α4およびα
6を求めて比較した結果、それらの中でα4が最大であ
ったので、最終的にα4が記憶されたことを示している
。以下、同様である。
次に第1図乃至第3図を参照して本発明によるファジィ
推論演算方法を説明する。
推論演算方法を説明する。
先ず、グレードO設定装置17を用いて後件部ファジィ
変数グレード記憶装置18のα記憶領域(■乃至■)を
すべて0に設定する。次いで、制御規則1の有効度演算
装置13aでは、前件部メンバーシップ関数記憶装置1
2から与えられた或るメンバーシップ関数と、計測値人
力装置11から与えられた計測値を使って制′41■曳
則1の前件部演算を行い、有効度α1を求めて出力する
。制御規則1がどの後件部ファジィ変数に属するもので
あるかは、既に述べたように、ルールインデックス記憶
’AC15を参照すれば判明する。
変数グレード記憶装置18のα記憶領域(■乃至■)を
すべて0に設定する。次いで、制御規則1の有効度演算
装置13aでは、前件部メンバーシップ関数記憶装置1
2から与えられた或るメンバーシップ関数と、計測値人
力装置11から与えられた計測値を使って制′41■曳
則1の前件部演算を行い、有効度α1を求めて出力する
。制御規則1がどの後件部ファジィ変数に属するもので
あるかは、既に述べたように、ルールインデックス記憶
’AC15を参照すれば判明する。
本例では、ファジィ変数81に屈するものとしているの
で、そのことをルールインデ・ノクス記憶装置15を参
照して知ると、有効度比較格納装置16aでは、後件部
ファジィ変数グレード記憶装置18のB1に対応したα
記憶領域■を読み出してくる。最初ここにはOが設定さ
れているので、有効度比較格納装置16aでは、α1を
0と比較し、その結果、α1〉0であるので、B1に対
応したα記憶領域■にα1を書き込む。
で、そのことをルールインデ・ノクス記憶装置15を参
照して知ると、有効度比較格納装置16aでは、後件部
ファジィ変数グレード記憶装置18のB1に対応したα
記憶領域■を読み出してくる。最初ここにはOが設定さ
れているので、有効度比較格納装置16aでは、α1を
0と比較し、その結果、α1〉0であるので、B1に対
応したα記憶領域■にα1を書き込む。
同様に、制御規則2の有効度演算装置13bでは、前件
部メンバーシップ関数記憶装置12から与えられた或る
メンバーシップ関数と、計測値入力装置11から与えら
れた計測値を使って制御規則2の前件部演算を行い、有
効度α2を求めて出力する。制御規則2がどの後件部フ
ァジィ変数に属するものであるかはルールインデックス
記憶装置15を参照すれば判明する。
部メンバーシップ関数記憶装置12から与えられた或る
メンバーシップ関数と、計測値入力装置11から与えら
れた計測値を使って制御規則2の前件部演算を行い、有
効度α2を求めて出力する。制御規則2がどの後件部フ
ァジィ変数に属するものであるかはルールインデックス
記憶装置15を参照すれば判明する。
この場合、制御規則2はやはりファジィ変数81に属す
るものとしているので、そのことをルールインデックス
記憶装置15を参照して知ると、有効度比較格納装置1
6bでは、後件部ファジィ変数グレード記憶装置18の
Blに対応したα記憶領域■を先と同様にして読み出し
てくる。すると、今度はここにα1が記憶されているの
で、有効度比較格納装置16aでは、α2をα1と比較
し、その結果、α2〉α1であるとすると、B1に対応
したα記憶領域■にαlに代えてα2を書き込む。ファ
ジィ変数B1に属する制御規則が規則1と2しかない本
例の場合は、これで後件部ファジィ変数グレード記憶装
置I8の81に対応したα記憶領域■の内容は、第3図
にも示されている通り、α2と確定する。
るものとしているので、そのことをルールインデックス
記憶装置15を参照して知ると、有効度比較格納装置1
6bでは、後件部ファジィ変数グレード記憶装置18の
Blに対応したα記憶領域■を先と同様にして読み出し
てくる。すると、今度はここにα1が記憶されているの
で、有効度比較格納装置16aでは、α2をα1と比較
し、その結果、α2〉α1であるとすると、B1に対応
したα記憶領域■にαlに代えてα2を書き込む。ファ
ジィ変数B1に属する制御規則が規則1と2しかない本
例の場合は、これで後件部ファジィ変数グレード記憶装
置I8の81に対応したα記憶領域■の内容は、第3図
にも示されている通り、α2と確定する。
以下、同様にして制御規則Nの有効度演算装置13nが
最後の制御規則16のを効度αn(但しn=16)を求
めて出力し、有効度比較格納装置16nが、ルールイン
デックス記憶装置15を参照して制御規則Nの属するフ
ァジィ変数85を知り、後件部ファジィ変数グレード記
憶装置18の85に対応したα記憶領域■の内容を最終
的に確定すると、これで後件部ファジィ変数グレード記
憶装置18の内容が全部確定する。
最後の制御規則16のを効度αn(但しn=16)を求
めて出力し、有効度比較格納装置16nが、ルールイン
デックス記憶装置15を参照して制御規則Nの属するフ
ァジィ変数85を知り、後件部ファジィ変数グレード記
憶装置18の85に対応したα記憶領域■の内容を最終
的に確定すると、これで後件部ファジィ変数グレード記
憶装置18の内容が全部確定する。
後件部命題演算指令装置14は、制御規則Nの有効度演
算装置13nからの指令により、後件部ファジィ変数グ
レード記憶装置18の内容が全部確定したことを知り、
後件部命題演算装置20に対して後件部演算を行うよう
に指示する。
算装置13nからの指令により、後件部ファジィ変数グ
レード記憶装置18の内容が全部確定したことを知り、
後件部命題演算装置20に対して後件部演算を行うよう
に指示する。
後件部命題演算装置20では、所要の後件部メンバーシ
ップ関数を記憶装置19から与えられ、後件部ファジィ
変数グレード記憶装置18から有効度αを順次、読み出
してきて後件部演算を行い、その結果を操作値演算装置
21に出力する。装置21で演算された操作値は出力装
置22へ出力される。
ップ関数を記憶装置19から与えられ、後件部ファジィ
変数グレード記憶装置18から有効度αを順次、読み出
してきて後件部演算を行い、その結果を操作値演算装置
21に出力する。装置21で演算された操作値は出力装
置22へ出力される。
なお、以上の実施例の説明では、制御規則の有効度演算
装置と有効度比較格納装置を各制御規則毎に用意するも
のとして説明したが、これらの装置はlだけ用意し、各
制御規則に対して順次、演算するようにしても良いこと
は述べるまでもないであろう。
装置と有効度比較格納装置を各制御規則毎に用意するも
のとして説明したが、これらの装置はlだけ用意し、各
制御規則に対して順次、演算するようにしても良いこと
は述べるまでもないであろう。
本発明によれば、ファジィ推論演算において、制御規則
の後件部演算の回数を、制御規則と同じ数から後件部フ
ァジィ変数の種類に等しい数にまで減らせるので、推論
演算に要する時間をそれだけ短縮でき、ひいてはファジ
ィ調節における制御の即応性を高め得るという利点があ
る。
の後件部演算の回数を、制御規則と同じ数から後件部フ
ァジィ変数の種類に等しい数にまで減らせるので、推論
演算に要する時間をそれだけ短縮でき、ひいてはファジ
ィ調節における制御の即応性を高め得るという利点があ
る。
また後件部メンバーシップ関数を記憶する記憶装置にお
いても、後件部メンバーシップ関数を制御規則の数だけ
記憶する必要はないわけで、後件部ファジィ変数の種類
に等しい数だけ記憶すれば済むので、それだけ記tα容
量を削減できるという利点もある。
いても、後件部メンバーシップ関数を制御規則の数だけ
記憶する必要はないわけで、後件部ファジィ変数の種類
に等しい数だけ記憶すれば済むので、それだけ記tα容
量を削減できるという利点もある。
第1図は本発明の一実施例を示すブロック図、第2図は
ルールインデックス記憶装置の概念図、第3図は後件部
ファジィ変数グレード記jQ装置の概念図、第4図は従
来のファジィ推論演算方法を示す説明図、である。 符号の説明
ルールインデックス記憶装置の概念図、第3図は後件部
ファジィ変数グレード記jQ装置の概念図、第4図は従
来のファジィ推論演算方法を示す説明図、である。 符号の説明
Claims (1)
- 【特許請求の範囲】 1)制御規則を前件部と後件部に分け、制御対象から得
たその計測値を用いて先ず前件部演算を行って有効度を
求め、次にその有効度を用いて後件部演算を行うことに
より後件部メンバーシップ関数を得、かかる前件部演算
と後件部演算を所与の複数の制御規則の各々について繰
り返し行い、得た後件部メンバーシップ関数から制御対
象に対する操作出力を作成するファジィ推論演算方法に
おいて、 後件部ファジィ変数の種類の数Mが、前記所与の制御規
則の数nより少ないとき、各制御規則がどの後件部ファ
ジィ変数に対応するものであるかを予め記憶する第1の
テーブルと、各規則の前件部演算の結果として得られる
有効度を記憶するための記憶領域を、後件部ファジィ変
数の種類に対応させて少なくもM個用意した第2のテー
ブルとを持ち、 或る制御規則について演算を行わんとするとき、その規
則がどの後件部ファジィ変数に対応するものであるかを
前記第1のテーブルを参照して知ることにより、当該規
則の前件部演算の結果得られる有効度を記憶すべき第2
のテーブル中の記憶領域の番号を知り、実際に当該規則
の前件部演算を行って得た有効度をその番号の記憶領域
に書き込むとき、前以ってその番号の記憶領域に書き込
まれていた有効度を読み出して比較し、前者が後者より
大きいとき、前者によって後者を書き換え、大きくない
ときはそのままとし、以上を操り返して所与の制御規則
の全部について前件部演算を終了すると、その時点で前
記第2のテーブルに後件部ファジィ変数の種類別に記憶
された有効度をそれぞれ用いて合計M回の後件部演算を
行い、それで後件部演算を終了することを特徴とするフ
ァジィ推論演算方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61258168A JPS63113732A (ja) | 1986-10-31 | 1986-10-31 | フアジイ推論演算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61258168A JPS63113732A (ja) | 1986-10-31 | 1986-10-31 | フアジイ推論演算方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63113732A true JPS63113732A (ja) | 1988-05-18 |
JPH0542014B2 JPH0542014B2 (ja) | 1993-06-25 |
Family
ID=17316472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61258168A Granted JPS63113732A (ja) | 1986-10-31 | 1986-10-31 | フアジイ推論演算方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63113732A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2635884A1 (fr) * | 1988-08-23 | 1990-03-02 | Mycom Kk | Dispositif informatique pour l'execution d'un raisonnement flou |
WO1990008357A1 (fr) * | 1989-01-18 | 1990-07-26 | Hitachi, Ltd. | Procede d'inference, dispositif d'inference et procede de commande |
US5422979A (en) * | 1991-09-11 | 1995-06-06 | Siemens Aktiengesellschaft | Fuzzy logic controller with optimized storage organization |
US5651097A (en) * | 1992-08-11 | 1997-07-22 | Ricoh Company, Ltd. | Grade arithmetic unit and input value sorter used therein |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101504260B1 (ko) * | 2012-08-03 | 2015-03-20 | 주식회사 솔고 바이오메디칼 | 자체 텐션부를 가지는 경추고정장치 |
-
1986
- 1986-10-31 JP JP61258168A patent/JPS63113732A/ja active Granted
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2635884A1 (fr) * | 1988-08-23 | 1990-03-02 | Mycom Kk | Dispositif informatique pour l'execution d'un raisonnement flou |
WO1990008357A1 (fr) * | 1989-01-18 | 1990-07-26 | Hitachi, Ltd. | Procede d'inference, dispositif d'inference et procede de commande |
US5422979A (en) * | 1991-09-11 | 1995-06-06 | Siemens Aktiengesellschaft | Fuzzy logic controller with optimized storage organization |
US5651097A (en) * | 1992-08-11 | 1997-07-22 | Ricoh Company, Ltd. | Grade arithmetic unit and input value sorter used therein |
US5784535A (en) * | 1992-08-11 | 1998-07-21 | Ricoh Company, Ltd. | Grade arithmetic unit and input value sorter used therein |
Also Published As
Publication number | Publication date |
---|---|
JPH0542014B2 (ja) | 1993-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5189728A (en) | Rule generating and verifying apparatus for fuzzy control | |
JPS63113732A (ja) | フアジイ推論演算方法 | |
KR950004454B1 (ko) | 근사 추론 장치 | |
JP3247803B2 (ja) | ファジィ・ニューラルネットワーク・システム | |
US5574826A (en) | Memory organization method for a fuzzy logic controller and corresponding device | |
EP0660228B1 (en) | An adaptation degree operation method and apparatus of membership function data | |
US5621860A (en) | Memory organization method for a fuzzy logic controller and corresponding device | |
US5625754A (en) | Method of evaluating a set of linguistic rules | |
JPH0253102A (ja) | フアジイ・ルール発生装置および方法,ならびに確認装置および方法 | |
Denzinger et al. | Processes | |
JPS63113733A (ja) | フアジイ推論演算装置 | |
JPS63113735A (ja) | フアジイ推論演算装置の複数個並列動作方法 | |
JP2743914B2 (ja) | ファジィ制御演算装置 | |
Little | Branch and bound methods for combinatorial problems. | |
JPH02277136A (ja) | シミュレーションの方法 | |
JPS63113736A (ja) | フアジイ推論演算装置の複数個並列動作方法 | |
JPH0296235A (ja) | ファジィ推論装置および情報処理装置 | |
JPS63113737A (ja) | ファジィ推論装置 | |
JPH0855030A (ja) | 制約推論処理方法及び制約推論装置 | |
JP3019863B2 (ja) | 多段推論装置 | |
JP2767625B2 (ja) | ファジィ推論装置およびその動作方法 | |
JPH0296237A (ja) | フアジイ推論方法及びファジイ推論装置 | |
JPH02294832A (ja) | ルール生成確認装置 | |
JPH01258133A (ja) | 状態表現推論方法 | |
JPH0869379A (ja) | ルール生成方法およびその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |