JPS63113659A

JPS63113659A - マルチプロセッサシステム

Info

Publication number: JPS63113659A
Application number: JP61259375A
Authority: JP
Inventors: Kenji Kaneko; 金子　憲二; Hirotada Ueda; 博唯上田; Tetsuya Nakagawa; 哲也中川; Atsushi Kiuchi; 淳木内; Yoshimune Hagiwara; 萩原　吉宗; Hiroshi Takamori; 洋高森; Narunori Toyomasu; 豊増　考乃
Original assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd; Hitachi Maxell Ltd
Current assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd; Maxell Ltd
Priority date: 1986-10-30
Filing date: 1986-10-30
Publication date: 1988-05-18
Anticipated expiration: 2014-06-02
Also published as: KR880005511A; JP2900359B2; KR960012655B1; US5430885A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、マルチプロセッサ用エレメントに関し、特に
超高速のデータ処理を行うための複数個の信号処理用プ
ロセッサ・エレメントに関するものである。

〔従来の技術〕

マルチプロセッサ構成でデータ処理を゛行う場合に、配
列された複数のプロセッサに対してそれぞれ異なる仕事
を行わせたり、上位のプロセッサと各プロセッサとの間
でコミュニケーションを行ったりするために、各プロセ
ッサにはプロセッサ番号の割付けが必要である。

従来、プロセッサに対する番号の割り付は方法としては
、例えば″日経エレクトロニクス１９８４．４／９　％
　ｐ２０６に記載されているような形態がある。この例
では、各プロセッサの外部に各々のプロセッサ番号設定
用のバッファを設けておき、システムの初期設定時に、
１次元の番号を各プロセッサの内部レジスタに記憶させ
る方法が用いられている。

すなわち、上述のマルチプロセッサは、複数個のイメー
ジパイプラインプロセッサをリング状に接続している。

各プロセッサのモジュールナンバ・レジスタは４ビツト
からなり、１６通りのモジュール番号がある。プロセッ
サ間の接続は、前段のプロセッサの出力系のバスと次段
のプロセッサの入力系のバスを単に結線して、モジュー
ル番号設定用の４ビツトバツフアを付加するだけでよい
。

このバッファの値は、初期設定時にプロセッサ内にセッ
トされ、各プロセッサの固有のモジュール番号となる。

第２図は、従来のマルチプロセッサを構成するプロセッ
サエレメントの配列図である。

第２図では、上位プロセッサ１０１のもとに。

ｍＸｎ個のデータ処理部１１１〜１１９がシステムバス
１０２を介して並列に接続されている例を示している。

ここでは、２次元画像のデータ処理を行う場合を考える
。２次元画像の処理では、Ｍ×Ｎ画素について、フィル
タ演算等が行われるので、そのデータ演算量は膨大なも
のになる。その−例として、２０００Ｘ２０００画素に
ついて、３×３画素の近傍演算によるフィルタ処理を行
った場合には、２０００Ｘ２０００Ｘ３Ｘ３＝３６ｏｏ
ｏｏｏｏ回ものデータ演算が必要となる。このような演
算を行う場合には、第２図に示したようなマルチプロセ
ッサ構成で、各データ処理部にＭＸＮ画素の領域を分割
したデータを与え、各々のデータ処理部で並列に演算を
行うことにより。

データ処理時間がデータ処理部の数分の１に短縮される
。このとき、上位プロセッサから、どのデータ処理部に
どの領域の処理を行わせるかを知らせるために、プロセ
ッサエレメント１１１〜１１９に番号付け（プロセッサ
エレメントのＰＥ番号）をしておく必要がある。従来の
方法では、第２図のＰＥ内の（）で示すように、１〜ｍ
ｎの連続する整数の番号を付与している。

この場合、データ処理の内容が、第３図（ａ）に示した
ように、ＭＸＮ画素領域３０１の全面（斜線部分）にわ
たって−様のときには、ＰＥ番号はユニークであればよ
いので、１次元的にシーケンシャルにＰＥ番号を付けれ
ばよい。このときには、ＭＸＮの全画素に対して、その
一部分領域の画素３２０ごとに処理すべきＰＥを割当て
る。しかし、画像処理では、第３図（ｂ）（ｃ）（ｄ）
に示すように、ＭＸＮ画素領域の一部分３０２，３０３
，３０４（斜線部分）だけの処理を行う必要が生じるこ
とが度々ある。この場合には、１次元の番号付けでは、
上位プロセッサが各データ領域を分担している各々のＰ
Ｅに対して何回も通信を行うことにより、処理の指示を
行う必要がある。このため、上位プロセッサの処理負担
が増加することになる。また、システムバスを介して行
われる上位プロセッサとＰＥ間の通信量が増加するので
、上位プロセッサのオペレーティングシステムの負担が
増加し、かつデータ処理のスループットは低下し、その
他の処理速度も低下する等の好ましくない状態となる。

例えば、第３図（ｂ）に示すように、ｙ方向の部分画像
領域に対して同一処理を行う場合を考えると、従来例で
は、その処理の手順は次のように行っている。

（イ）上位プロセッサが処理すべき領域を分担している
複数のＰＥに対して、処理に必要なパラメータやプログ
ラム等の情報を転送する必要がある。

その場合、ＰＥの番号が１次元で表現されているため、
上位プロセッサからの情報転送を行うという指示を、Ｐ
Ｒ数分の回数だけ行う必要がある。

このため、その指示の転送にかなりの時間を費すことに
なる。また、上位プロセッサは、°常にこの情報転送を
監視している必要があるため、上記指示の転送の期間中
に、他の仕事をすることができなくなる。

（ロ）上記情報転送の後に、上位プロセッサは、各ＰＥ
に対して処理の実行を指示するが、このときにも、ＰＥ
の数だけ指示を発行する必要があるので、無駄な時間が
費される。

〔発明が解決しようとする問題点〕

従来の方法では、（ａ）プロセッサ番号が１次元の指定
のために１画像処理を行う時のプレキシビリティに欠け
ること、（ｂ）各プロセッサと上位のプロセッサとの間
のコミュニケーションの多様な形態に関しての配慮が足
りないこと、等の問題があった。

本発明の目的は、これらの問題を解決し、ホストプロセ
ッサと複数のプロセッサ間の同時通信が可能で、かつ超
高速のデータ処理が可能なマルチプロセッサ用エレメン
トを提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明のマルチプロセッサ用
エレメントは、上位プロセッサから予め設定された固有
で多次元のプロセッサ番号を格納するレジスタと、該上
位プロセッサからプロセッサ番号と対になったコマンド
が送られたとき、該プロセッサ番号と上記レジスタに格
納されている番号とを次元ごとに比較する手段と、該比
較手段による比較結果が一致するか、該プロセッサ番号
が各次元ごとに予め定められた特殊な数値であるときの
み、該コマンドを受け入れて応答する手段を有すること
に特徴がある。

〔作　　用〕

本発明においては、複数個のプロセッサに割り付けるプ
ロセッサ番号を、次のような方法とする。

（ａ）プロセッサ番号を多次元の番号とする。これによ
り、画像処理等における２次元、３次元あるいは画ａ領
域の任意の領域のデータ処理を各プロセッサに容易に分
担させることができる。

（ｂ）プロセッサ番号の特殊な番号（例えば、ゼロ等）
を上位プロセッサとのグローバル通信のための番号とし
て設ける。これにより、上゛位プロセッサと複数のプロ
セッサが同時に通信できる。

（ｅ）プロセッサ番号のフォーマットを複数にして、上
位プロセッサからの指令でフォーマットの変更ができる
ようにする。これにより、画像処理等において、複数の
各プロセッサに処理すべき画像領域のデータを１次元的
に割当てたり、２次元的に割当てたりすることができ、
処理形態のフレキシビリティが増大する。

〔実施例〕以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の一実施例を示すマルチプロセッサ用
プロセッサエレメントの配置図である。

第１図においては、ホストＣＰＵ４０１は、バス４０２
を介して接続されている複数個のＰＥに対して、２次元
のＰＥ番号、つまり（１，１）から（ｍ、ｎ）までの２
桁づつの番号を与えているヮ上位プロセッサ４０１とＰ
Ｅ４１１〜４１９の間での通信を行うには、この２次元
のＰＥ番号と上位プロセッサからのコマンドを対にし“
た情報を用いて行う。

第４図は、本発明によるＰＥ番号のフォーマット例を示
す図である。第４図（ａ）では、とのＰＥ番号５０２，
５０３とコマンド５０４を対にした情報のフォーマット
５０１を示している。ＰＥ番号５０２，５０３は、各々
行（Ｘ方向）、列（Ｘ方向）の番号を意味している。

この情報は、システムバスのビット長に応じて決められ
、例えば１６ビツト長の場合、コマンドに４ビツトを用
いて、残り１２ビツトをＰＥ番号５０２．５０３に割り
付ける。このとき、第４図（ｂ）に示すように、１２ビ
ツトを６ビツトごとにＸｔｙの番号に割り当ててもよく
、また第４図（ｃ）に示すように、異なるビット数分だ
け割り当ててもよい（３ビツトと９ビツト）。

本実施例においては、Ｘ、ｙへの番号の割り当ては、数
種類準備し、上位プロセッサからのモード設定の変更に
より、その時々により番号割り当て方法を変更すること
ができるようにしている。

このモード設定は、各ＰＥにモード設定用レジスタを設
けておき、これに上位プロセッサから、モード設定デー
タを書き込むようにしている。このモード設定データに
より、上位プロセッサから送られてくるＰＥ番号のビッ
ト配分を認識する。

このようにすると、行、列の方向の画素が同程度の場合
や、片方向だけ大きい場合（極端な場合には、１次元画
像データ）にも、簡単にプロセッサの割り付は変更がで
きる。

本実施例では、上述のように、多次元に番号割り付けを
行った上で、さらにＰＥ番号のうち特殊な数を上位プロ
セッサとＰＥ間のグローバル通信に用いる。ここでは、
−例として、ゼロをグローバル通信用の数とする。この
ようにすることにより、第３図（ａ）（ｂ）（ｃ）に示
したような形態のデータ処理が容易になる。

第５図は、本発明におけるホストＣＰＵと同時に通信可
能なＰＥの例を示す図である。

第５図（、）に示すように、上位プロセッサ６０１から
ＰＥ番号（０，Ｏ）とコマンドＣが対になって送られて
きたとき、全てのＰＥは同時に自分に送られてきたコマ
ンドであると解釈して、上位プロセッサに応答する。こ
のため、第３図（ａ）に示すような全面同一処理のため
の上位プロセッサからの指示が、１回で済むことになる
。

また、第５図（ｂ）に示すように、ＰＥ番号（ｘｔＯ）
とコマンドＣが対になって送られてきたときには、ある
Ｘ行のプロセッサの全てが同時に応答し、第３図（ｂ）
に示す行方向のデータ処理が容易に行われる。同じよう
にして、ｙ列方向の処理も容易に行われることは勿論で
ある。また、ＰＥ番号（ｘ、ｙ）を送ることにより、特
定のＰＥだけが応答することも勿論容易である。

このように、本実施例においては、上位プロセッサから
複数のＰＥに対する指示は、指示内容ごとに１回の指示
だけで済むので、このための通信時間が大幅に短縮され
る。

第６図は、本発明のＰＥ内の２次元ＰＥ番号を判定する
回路の一実施例を示す構成図である。

第５図に示すような上位プロセッサとＰＥ間の通信を実
現するためには、第６図で示すような構成要素を各ＰＥ
内に備えるか、または第６図に示す構成での処理手順を
マイクロプログラム等によるソフトウェアにより行うこ
とによって可能となる。

第６図において、５０１は受信レジスタ、７０１．７０
２は比較のための基準レジスタ、７０４゜７０７は比較
器、７０３，７０６はゼロ検出回路、７１０は入力部、
７０９はＡＮＤゲート、７０５゜７０８はＯＲゲートで
ある。

上位プロセッサから送られてきた情報５０２゜５０３．
５０４　（順に、Ｘ方向、ｙ方向、コマンド）は、ＰＥ
において、自分宛の情報か否かが判定される。すなわち
、ＰＥは、送られてきたＸ方向番号５０２、ｙ方向番号
５０３がゼロか、あるいは送られてきたＸ方向昌号５０
′２、ｙ方向番号５０３が、それぞれ基準レジスタに格
納され、自分に割り当てられている２次元のＰＥ番号７
０１゜７０２と一致するか否かを比較器７０４，７０７
で比較する。ゼロ検出器７０３と比較器７０４での判定
結果は、論理的にＯＲゲート７０５で論理和がとられる
。つまり、５０２の番号がゼロであるか、あるいは５０
２と７０１の番号が一致した場合に、一致信号が出力さ
れる。同じようにして。

５０３の番号がゼロであるか、あるいは５０３と７０２
の番号が一致した場合に、一致信号が出力される。２九
ら両方の一致信号をＡＮＤゲート７０９で論理積をとる
ことにより、Ｘ行、ｙ列方向での２次元のＰＥ番号の判
定が行える。そして、ＡＮＤゲート７０９での一致信号
を用いて、上位プロセッサからのコマンド５０４を入力
部７１０から入力するか否かを決定する。

第７図は、本発明の他の実施例を示すもので、３次元デ
ータ処理を行う場合のＰＥ番号の判定法を示す図である
。３次元データの場合には、第１図におけるマルチプロ
セッサの構成を３次元とし、各ＰＥに３次元のＰＥ番号
（Ｘｙ　Ｙｔ　Ｚ）を付与する。この番号のうち、ゼロ
は２次元の場合と同じようシ；、グローバル通信用の番
号とする。

第７図における３次元番号の判定は、上位プロセッサか
ら送られてきたＰＥ番号８０４，８０５゜８０６を、Ｐ
Ｅ内に設定されている番号８０１゜８０２．８０３と比
較した結果と、送られてきたＰＥ番号８０４，８０５，
８０６がそれぞれゼロであるか盃かの判定結果との論理
和、論理積をとって、その出力信号によりコマンド８０
７を入力するか否かを決定する。

このように３次元のＰＥ番号を与えた場合には。

ある特定のＰＥだけと通信したり、ある軸（ｘｔＹｔＺ
のいずれか１つ）の番号をゼロにすることにより、１軸
方向の全ＰＥと同時に通信したり、２軸（Ｘ、Ｖ＊　Ｚ
のいずれか２つ）の番号をゼロにすることにより、ある
平面方向の全ＰＥと同時に通信したり、３軸の番号をゼ
ロにすること番こより、全ＰＥと同時に通信することが
可能となる。

第８図（ａ）（ｂ）（ｃ）は、本発明・のさらに他の実
施例を示すもので、ＰＥ番号の割り当てにビットマツプ
方式を用いた場合の説明図である。

第８図の実施例では、ｍＸｎ個のＰＥに対して２次元の
ＰＥ番号を与える場合、コマンド５０４と対になり、情
報の全体フォーマット５０１を形成する行（Ｘ方向〕、
列（ｙ方向）のＰＥ番号５０２゜５０３に各々ｍビット
長、ｎビット長の領域を割り当て、ビットマツプ方式の
ＰＥ番号割り当てを行っている。この割り当て方法は、
Ｘ行、ｙ列の指定にビット数が余分に必要となるが、個
々の行および列について、コマンド受信に対する選択。

あるいは非選択を任意に決定できるので利用度が高い。

第８図（ａ）（ｂ）（ｃ）では、行方向のＰＥ番号を表
すｍビット長の領域５０２のａビット目（ｌ≦ａ：５ｍ
）の論理値１１　Ｑ　＃ｌ、　ＩＩ　ｌ　＋１により、
ａ行目の非選択、選択を決定し、列方向も同じようにＰ
Ｅ番号を表すｎビット長の領域５０３のｂビット目（１
≦ｂ≦ｎ）のｔＡ］！ｌ！値ＩＩ　Ｑ　＋７．　ＩＩ　
１　＋１により、ｂ行目の非選択、選択を決定している
。そして１行方向および列方向が共に選択さ九たＰＥの
みが上位プロセッサとの通信において選択される。

このようなプロセッサＰＥの制御方式を採用することに
より、前述の第３図（ｂ）（ｃ）（ｄ）に示したような
形態のデータ処理に加えて、第８図（ａ）（ｂＯｃ）に
示すようなブロック部分領域の組み合せ形態のデータ処
理が簡単に行える。なお、第８図（ａ）は、第３図（ｄ
）と同一の形態であり、第８図（ｂ）は分離された２つ
のブロック部分領域の組み合せ形態のデータ処理であり
、第８図（ｅ）は４つに分離されたブロック部分領域の
組み合せ形態のデータ処理である。

第９図は、第８図の各ＰＥにおけるＰＥ番号判定回路の
ブロック図である。

第８図（ａ）（ｂ）（ｅ）で示したような上位プロセッ
サとＰＥ間の通信を可能にするには、第９図に示す構成
要素を各ＰＥ内に僅えるか、または第９図で示す構成の
処理手順をマイクロプログラム等によるソフトウェア番
こより行うことにより、実現される。

第９図において２上位プロセッサから送られてきた情報
５０２，５０３，５０４　（それぞれ、Ｘ方向番号、ｙ
方向番号、コマンド）は、ＰＥにおいて、自分宛の情報
か否かが判定される。すなわち、ＰＥ番号判定回路では
、自分に割り当てられた２次元のＰＥ番号１００１，１
００２のデコーダ出力信号１００７，１００８と、外か
ら送られてきたＰＥ番号のビットパターンの比較を、ビ
ットパターン比較ブロック１００３．１００４により行
う。このとき、ｍＸｎ個のＰＥの中の座標（ａ、ｂ）（
１≦ａ≦ｍ、１≦ｂ≦ｎ）で表わされるＰＲは、自分自
身に割り当てられた２次元のＰＥ番号１００１．１００
２として、ａ、ｂを持ち、ＰＥ番号のデコーダ１００７
．１００８の出力信号は、ｍビット長（１００７の場合
）、ｎビット長（１００８の場合）の領域中でａビット
目（１００７の場合）、ｂビット目（１００８の場合）
のみが論理ＨＩ　１１、他の全ビットが論理値Ｉｔ　Ｏ
４７であるビットパターンを有する。

ビットパターンが一致したならば、ＡＮＤゲート１００
５１’両比較ブ０７り１０−０３．１００４の出力の論
理積をとって、ＡＮＤゲート１００５の出力で入力部１
００６を制御することにより、コマンド５０４を自分の
ＰＥに入力する。

第１０図は、第９図の比較ブロックの詳細構成図である
。ビットパターン比較ブロック１００３の構成は、第１
０図に示すように、上位プロセッサから送られた情報５
０２と、デコーダ１００７の出力信号とのビットパター
ンを比較するため、論理ＡＮＤゲート１１０１〜１１０
４をｍビシ８分だけ並列に備えて、これらの出力をｍ入
力の論理ＯＲブロック１１０５に入力し、その出力をビ
ットパターン比較ブロック１００３の出力とする。

デコーダ１００７の出力信号は、前述のようにａビット
目のみが論理値“１″、他の全ビットが論理値ＩＩ　Ｏ
ＩＩであるため、ビットパターン比較ブロック１００３
の出力信号は上位プロセッサから送られた情報５０２の
ａビット目が論理値ＩＩ　Ｉ　ＩＩの場合、論理値ＬＬ
　Ｉ　ＩＩに、論理値Ｉ／　ＯＨｌの場合にはＩＩ　Ｏ
Ｈとなる。

また、Ｙ方向のＰＥ番号用のビットパターン比較ブロッ
ク１００４も、デコーダ１００８の出力信号と５上位プ
ロセッサから送られた情報５０３に対して同じような動
作を行う。

これら両方のビットパターン比較ブロック１００３．１
００４の出力信号を論理的にＡＮＤゲート１００５によ
り論理積をとることにより、Ｘ行、ｙ列方向での２次元
のＰＥ番号の判定ができる。

上記ＡＮＤゲート１００５での一致信号を用いてコマン
ド入力ブロック１００６を制御することにより、上位プ
ロセッサからのコマンド５０４を入力するか否かを決定
する。

また、本実施例においては、情報５０２および５０３の
全ビットが論理値（１１＃Ｊとなるビットパターンが、
全ＰＥに対するグローバルなＰＥｙ１択パターンとなる
。この判定には、専用のハードウェアまたはソフトウェ
アを用意せずに実現できる。

本実施例では、２次元のＰＥ番号の割り当てをビットマ
ツプ方式により実現したものであるが、ビットマツプ方
式を用いて３次元以上のさらに多次元のＰＥ番号の割り
当ても可能である。

また、ＰＥ番号の割り当てにビ、ットマップ方式を採用
することによって、第１図の実施例では不可能であった
第８図（ａ）（ｂ）（ｃ）に示すブロック部分領域や、
ブロック部分領域の組み合わせ形態の多様なデータ処理
が簡単に行える。この結果。

画像処理における部分画像の処理等を高速に行うことが
可能である。

第１１図以降は、本発明の第３の実施例を示すもので、
ベクトル型のＰＥ番号指定を採用した例を示す。ここで
は、ベクトル型指定を用いて、多重次元への適用の実施
例を述べる。

先ず、ｋ次元の場合には、ベクトル型ＰＥ番号指定は、
Ｐ（ｉ工、１２．・・・・・ｉｋ）により指定すること
ができる。第１図の実施例では、−例としてに＝２．１
≦１１＋　　１２≦８の場合を述べた。多重次元の場合
、一般的には、Ｐ（’１（Ｊｌ、ｊ２＋・・ｊ　ＱＬ　ｉ　２　（ｊｚ
　＋ｊ２・・・ｌ）・・・・・ｒ　１ｋ（ｊｌ　ｚｊ２
　ｒ・・・・ｊＱ））によりに次元の各々の次元をさら
にΩ多重次元で表現（１≦ｊ≦Ｑ）できる。これを簡単
のために、Ｐ　（、ｔｔ　＋Ｊｌ　＋Ｊ２　”’Ｊ”　
＋　１２　＋ｊ１　＋Ｊ２　”’＋　”ｌｋｌ　＃Ｊｌ
　＋ｊ２　ｒ・・ｊｉｌｔ）と記載する。

第１１図は、本発明のベクトル型番号指定において、ｋ
＝２．Ｑ＝２とした場合の実施例を示す図である。第１
１図では、１６個のプロセッサに対して、各ＰＥに、Ｐ（ｉｌ　＋ｊｔ　ｌｉ２　＋ｊｚ　）の番号を割り付
ける。

第１１図の例では、実線で囲まれた４分割（１分割当り
のＰＥ数が４個）１２０１に対して１１＋１２の番号を
割付け、さらにその１分割内の点線１？［ＩＩＩ＊レタ
４個（７）ＰＥ　１２０２ニ対しテＪ１　ｙ　ｊｌの番
号を割付けている。また、数値ゼロをグローバル通信用
の数置とする。この場合には、第１２図（ａ）〜（ｅ）
に示すような多様な形態でのホストＣＰ　Ｕとの通信が
可能となる。

第１２図（ａ）では、Ｐ（０，０，１，Ｏ）というＰＥ
番号がホストＣＰＵから送られてきたときに応答する８
個のプロセッサを、斜線部分１３０１で示している。す
なわち、Ｐ（１１＋ｊ１＋１２ｙｊｚ）のうち、１１ｙ
ｔ２が０，１であるから、Ｘ方向は全グループのＰＥ、
Ｙ方向は第１番目のグループのＰＥということになる。

そして、Ｊ１ｙｊ２が０，０であるため、斜線部分１３
０１の全てのＰＥが指定されることになる。

第１２図（ｂ）では、Ｐ（０，０，１，２）めＦ）Ｅ番
号がホストＣＰＵから送られてきたときに応答する横１
列の４個のプロセッサを、斜線部分１３０２で示してい
る。

第１２図ＣＧ）では、Ｐ（０，１，１，Ｏ）というＰＥ
番号がホストＣＰＵから送られてきたときに応答する４
個のプロセッサを斜線部１３０３゜１３０４で示してい
る。

第１２図（ｄ）では、Ｐ（１，２，１，Ｑ）というＰＥ
番号がホストＣＰＵから送られてきたときに応答する２
個のプロセッサを斜線部分１３０５で示している。

第１２図（ｅ）では、Ｐ（１，０，２，０）というＰＥ
番号がホストＣＰＵから送られてきたときに応答する４
個のプロセッサを斜線部分１３０６で示している。

第１２図では、５つの例を示したが、勿論この他にも１
個のプロセッサだけとの通信（’　１　、Ｊ　１　＊１
２ｔＪ２の値を全てゼロとしない）、あるいは全プロセ
ッサとの同時通信（＋１，１１ｍ１２ｔＪ２の値を全て
ゼロにする）も可能である。

また、第１１図、第１２図の実施例において、ホストＣ
ＰＵとの通信を行う場合に、ＰＥ番号とコマンドとを対
にしたデータを用いて情報通信を行うことは、それ以前
に述べた実施例の場合と同じである。

さらに、ＰＥ番号の判定についても、それ以前に述べた
実施例と同じ方法で実現できることは勿論である。

このように、第１１図の実施例においては、第１図の実
施例では不可能であったブロック領域の複数プロセッサ
との通信（第１２図（ａ）〜（ｅ））が可能となる。

第１３図は、上位プロセッサと下位プロセッサの通信イ
ンタフェースの流れを示すフローチャートである。先ず
、ホストＣＰＵは、コマンドとプロセッサ番号を発行す
る（ステップ１）。例えば、（１，１，ＲＵＮ）のコマ
ンドを、共通バスに出力することにより、これを受け取
ったＸ方向１番目、Ｘ方向１番目のＰＥのプログラムが
走行する。

（１ｉｔ）のＰＥは、先ずＰＥ番号とコマンドを一時入
力する（ステップ２）。次に、ＰＥ番号の判定を行い（
ステップ３）、Ｎｏ、のときには何もせず（ステップ４
）、Ｙ　ｅ　ｓ　＋のときのみ、コマンドを取り込む（
ステップ５）。コマンドの内容の実行、つまりＲＵＮ状
態に移行する（ステップ６）。

第１４図は、第１４図の下位プロセッサにおける入力制
御部のアドレス、命令の取り込み動作の説明図である。

各下位プロセッサ１０，１．０’は、第１４図（ａ）に
示すように、データストローブＤＳとアドレス信号Ａリ
ード／ライト信号Ｒ，／　Ｗが外部から入出力制御部に
入力されることにより、出力レジスタ１２から出力デー
タが外部バスに出力され、また入力レジスタ１３へ外部
からの入力データを取り込む。第１・５図（ｂ）は、（
ａ）の入出力制御部のさらに詳細な構成を示すもので、
リード／ライト信号Ｒ／Ｗとデータストローブ信号ＤＳ
とアドレス信号ＡとをＡＮＤまたはＮＡＮＤゲートを経
由して出力および入力ゲートに供給することにより、共
通外部バスを経由してデータを入力レジスタ１３にセッ
トするか、あるいは出力レジスタ１２のデータを共通外
部バスに出力する。

第１５図（ｃ）は、それらの信号タイムチャートである
。共通外部バス上に上位プロセッサから送られてきたＰ
Ｅ番号とコマンドの対のデータが乗せられた後データス
トローブＤＳがローレベルになる。次に、データストロ
ーブＤＳがローレベルからハイレベルに変化した時点で
、共通バス上のデータがＰＥ内に取込まれＰＥ内のテン
ポラリレジスタにこれらのデータをセットする。このよ
うにして、上位プロセッサは指定されたＰＥに対して効
率よく通信を行い、処理を割り当てることが可能である
。

第１図の第１の実施例と、第８図の第２の実施例と、第
１１図の第３の実施例とを比較すると、ホストＣＰＵと
の通信の多様性と・いう点では、第８図、第１１図、第
１図の順で優れている。しかしながら、通信に必要とな
るＰＥ番号を指定する情報量（ＰＥ番号指定に必要なビ
ット数）を同一とした場合に、通信可能となるＰＥ数の
大きさは、第１図、第１１図、第８図の順で優れている
。

また、各ＰＥに対するＰＥ番号の設定の方法について述
べると１本実施例では、従来の方法と同じように、各Ｐ
Ｅの外部に番号設定用のハードウェアを付加することに
より設定できる。しかし。

この他にも、各ＰＥから上位プロセッサに対して番号設
定要求を出させた上で、上位プロセッサが物理的に端に
あるＰＥから順に論理的なＰＥ番号を設定していくこと
も可能である。後者の方法は、各ＰＥに対するＰＥ番号
の設定変更が簡単になるという利点を有する。

〔発明の効果〕

以上説明したように１本発明によれば、マルチプロセッ
サ・システムにおいて、上位プロセッサから複数の下位
プロセッサＰＥに対して、多次元のＰＥ番号を割り付け
ることにより、次のような利点がある。

（ａ）ＰＥ番号の特殊な数値をグローバル通信用に設定
することにより、上位プロセッサと複数の下位プロセッ
サとの同時通信が可能である。

（ｂ）ＰＥの２次元配列においては、特定の１個のＰＥ
、１列分のＰＥ、１行分のＰＥ、全てのＰＥ、あるいは
特定の矩形領域のＰＥに対して、上位プロセッサは同時
通信が可能である。

（ｃ）ＰＥの番号モードを複数設けることにより。

物理的な接続を変更せずに、ＰＥを２次元的または１次
元的な配列として扱うことが可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すマルチプロセッサ
・システムの構成図、第２図は従来のマルチプロセッサ
・システムの構成図５第３図は複数のＰＥの動作形態を
示す図、第４図は第１図に対応するＰＥ番号のフォーマ
ット例を示す図、第５図はホストＣＰＵと同時に通信可
能なＰＥの配列を示す図、第６図は第１図のＰＥ内で２
次元ＰＥ番号を判定する回路の構成図、第７図は第１図
のＰＥ内で３次元ＰＥ番号を判定する回路の構成図、第
８図は本発明の第２の実施例を示すＰＥ番号指定方式を
示す図、第９図は第８図におけるＰＥ番号を判定する回
路の構成図、第１０図は第９図のビットパターン比較ブ
ロックの詳細構成図。第１１図は本発明の第３の実施例を示す多重次元ＰＥ番
号割り付は方法の図、第１２図は第１１図における同時
通信が可能なＰＥの形態を示す図、第１３図は上位と下
位プロセッサ間の通信インタフェースの流れを示す動作
フローチャート、第１４図は下位プロセッサにおける入
出力時の動作説明図である６１０１．４０１，６０１：ホストＣＰＵ（上位プロセッ
サ）、１０２，４０２，６Ｑ２；システムバス、１１１
〜１１９，４１１〜４１９，６１．１〜６１９：プロセ
ッサエレメント、３０１ＭＸＮ全画像領域、３０２：縦
方向の部分領域、３０３：横方向の部分領域、３０４ニ
ブロック部分領域、３２０：ＩＰＨのデータ処理領域、
５０１：上位プロセッサからの情報、５０２：Ｘ方向の
ＰＥ番号、５０３：Ｘ方向のＰＥ番号、５０４：コマン
ド、７０１：ＰＥに設定されたＸ方向のＰＥ番号、７０
２：ＰＥに設定されたＸ方向のＰＥ番号、７０３．７０
６：ゼロ判定ブロック、７０４゜７０７二番号比較ブロ
ック、７０５，７０８：論理ＯＲゲート、７０９：論理
ＡＮＤゲート、７１０：コマンド入力ブロック、８０１
：ＰＥに設定さ九たＸ方向のＰＥ番号、８０１ＰＨに設
定されたＸ方向のＰＥ番号、８０３：ＰＥに設定された
２方向のＰＥ番号、８０４〜８０６：上位プロセッサか
らのｘ、ｙ、ｚのＰＥ番号情報、８０７：上位プロセッ
サからのコマンド情報、８０８゜３１１、ｇ１４：ゼロ
判定ブロック、８０９゜ｇ１２，８１５：番号比較ブロ
ック、８１０゜８１３．８１６：論理ＯＲゲート、８１
７：論理ＡＮＤゲート、９０１〜９０６：ブロック部分
領域（１〜６）、ｔｏｏｔ、１００２：ＰＥに設定され
たＸ＋’／方向のＰＥ番号、１００３，１００４：ビッ
トパターン比較ブロック、１００５：論理ＡＮＤゲート
、１００６　！コマンド入力ブロック、１００７．１０
０８：デコーダブロック、１１０１〜１１０４：論理Ａ
ＮＤゲート、１１０５：論理ＯＲゲート、１２０１：４
分割されたプロセッサ群、１２０２：１個のプロセッサ
、１３０１〜１３０６：ホストＣＰＵに応答するプロセ
ッサ群。第　　　　　１　　　　　図第　　　　　２　　　　　図第　　　　　３　　　　　図（Ｃ）　　　　　　　　　　　　　　　　　　（ｄｌ第
４図第　　　　　５　　　　　図（ａ）第　　　　　６　　　　　図第　　　　　７　　　　　図第　　　８　　　図　　　（ａ）第　　　８　　　図　　　（ｂ）第　　　８　　　図　　　（Ｃ）第　　　　　９　　　　　図第　　　ｌ　Ｏ図第　　　１１　　　図Ｐ（ｉｌ＋ｊｌ＋１２ｚ１２）第　　　１２　　　図　　（ａ）Ｐ　（０，Ｏ，ｌ、　Ｏ）（ｂ）Ｐ　（０，Ｏ，ｌ、　２　）第　　　１２　　　図　　（ｃ）Ｐ　（１，２，ｌ、　Ｏ）第　　　１２　　図　　（ｅ）Ｐ　（１，０，２，Ｏ）第　　　１３　　　図（ホストＣＰＬＩ）　　　　　　　　　　　（下位プロ
セッサ）第　　　１４　　図

Claims

【特許請求の範囲】１、上位プロセッサが複数個の下位プロセッサ・エレメ
ントを制御するマルチプロセッサシステムにおいて、該
上位プロセッサから予め設定された固有で多次元のプロ
セッサ番号を格納するレジスタと、該上位プロセッサか
らプロセッサ番号と対になったコマンドが送られたとき
、該プロセッサ番号と上記レジスタに格納されている番
号とを次元ごとに比較する手段と、該比較手段による比
較結果が一致するか、該プロセッサ番号が各次元ごとに
予め定められた特殊な数値であるときのみ、該コマンド
を受け入れて応答する手段を有することを特徴とするマ
ルチプロセッサ用エレメント。２、上記プロセッサ番号は、多次元のベクトルとして認
識され、該ベクトルを照合することにより自分宛のコマ
ンドであるか否かを判定することを特徴とする特許請求
の範囲第１項記載のマルチプロセッサ用エレメント。３、上記プロセッサ番号は、ビットマップ方式として認
識され、該ビットマップを照合することにより自分宛の
コマンドであるか否かを判定することを特徴とする特許
請求の範囲第１項記載のマルチプロセッサ用エレメント
。４、上記プロセッサ番号は、次元ごとの切れ目のビット
位置を複数に切り換えることを特徴とする特許請求の範
囲第１項、第２項または第３項記載のマルチプロセッサ
用エレメント。