JPS63107046U - - Google Patents
Info
- Publication number
- JPS63107046U JPS63107046U JP20242786U JP20242786U JPS63107046U JP S63107046 U JPS63107046 U JP S63107046U JP 20242786 U JP20242786 U JP 20242786U JP 20242786 U JP20242786 U JP 20242786U JP S63107046 U JPS63107046 U JP S63107046U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microprocessor
- output
- flip
- watchdog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
図は本考案の１実施例を示すもので、第１図は
異常出力禁止の回路ブロツク図、第２図はシステ
ム異常の動作を説明するタイムチヤート図である
。 １はマイクロプロセツサ、３はオア回路、４は
フリツプフロツプ回路、５はウオツチドグタイマ
、６はアンド回路である。
異常出力禁止の回路ブロツク図、第２図はシステ
ム異常の動作を説明するタイムチヤート図である
。 １はマイクロプロセツサ、３はオア回路、４は
フリツプフロツプ回路、５はウオツチドグタイマ
、６はアンド回路である。
Claims (1)
- 電源立上時にシステムリセツト後に出力が反転
するフリツプフロツプ回路と、該フリツプフロツ
プ回路の出力でリセツトされるウオツチドグタイ
マと、該ウオツチドグタイマのタイムアツプ信号
を印加するアンド回路とオア回路及びマイクロプ
ロセツサと、該マイクロプロセツサよりパルスを
印加される前記ウオツチドグタイマ及びフリツプ
フロツプ回路と、前記オア回路の出力をマイクロ
プロセツサに印加すると共にマイクロプロセツサ
の出力を前記アンド回路に印加した異常時出力禁
止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20242786U JPS63107046U (ja) | 1986-12-27 | 1986-12-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20242786U JPS63107046U (ja) | 1986-12-27 | 1986-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107046U true JPS63107046U (ja) | 1988-07-11 |
Family
ID=31166798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20242786U Pending JPS63107046U (ja) | 1986-12-27 | 1986-12-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107046U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56127256A (en) * | 1980-03-13 | 1981-10-05 | Fujitsu Ten Ltd | Fault monitering method of microcomputer |
| JPS60118941A (ja) * | 1983-11-30 | 1985-06-26 | Nec Home Electronics Ltd | 暴走制御回路 |
-
1986
- 1986-12-27 JP JP20242786U patent/JPS63107046U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56127256A (en) * | 1980-03-13 | 1981-10-05 | Fujitsu Ten Ltd | Fault monitering method of microcomputer |
| JPS60118941A (ja) * | 1983-11-30 | 1985-06-26 | Nec Home Electronics Ltd | 暴走制御回路 |