JPS63102366A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS63102366A
JPS63102366A JP24900586A JP24900586A JPS63102366A JP S63102366 A JPS63102366 A JP S63102366A JP 24900586 A JP24900586 A JP 24900586A JP 24900586 A JP24900586 A JP 24900586A JP S63102366 A JPS63102366 A JP S63102366A
Authority
JP
Japan
Prior art keywords
junction
distance
drain
electrode
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24900586A
Other languages
Japanese (ja)
Other versions
JPH0587152B2 (en
Inventor
Shigeru Atsumi
渥美 滋
Sumio Tanaka
田中 寿実夫
Shinji Saito
伸二 斎藤
Nobuaki Otsuka
伸朗 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24900586A priority Critical patent/JPS63102366A/en
Publication of JPS63102366A publication Critical patent/JPS63102366A/en
Publication of JPH0587152B2 publication Critical patent/JPH0587152B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To offer a semiconductor device of high electrostatic withstand voltage by checking destruction of junction due to dissolution of aluminum by a method wherein the distance from the exposing part of the interface of P-N junction up to the contact position of the aluminum electrode is so set as to make the withstand voltage characteristic of P-N junction in relation to the distance thereof is set to the value nearby the saturated condition. CONSTITUTION:On a semiconductor substrate 21 corresponding to a channel region between a source 23 and a drain 24, a gate electrode 26 is formed with a gate insulating film 25 between. A source electrode 27 and a drain electrode 28 are formed on the regions of a source 23 and a drain 24 respectively. At this case, the drain electrode 28 is made to come in contact with the drain 24 having the distance between the gate electrode 25, namely the distance between the exposing part of the interface of P-N junction of the drain electrode 24 and the substrate 21 is separated farther than the usually designed reference value. The distance thereof is decided on the withstand voltage characteristic of P-N junction in regard to the distance from the exposing part of the interface of P-N junction of the drain 24 and the substrate 21 up to the contact position of the drain electrode 28.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は、例えば半導体集積回路の入力保護に使用さ
れる半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention (Field of Industrial Application) The present invention relates to a semiconductor device used, for example, for input protection of a semiconductor integrated circuit.

(従来の技術) 半導体集積回路においては、ユーザ側での組立て工程中
に発生する素子の静電破壊がしばしば大きな問題となる
。これは、組立て工程中に過大な電圧がICのビンに加
わった場合に起こるもので、これによってしばしば内部
素子の破壊が発生される。
(Prior Art) In semiconductor integrated circuits, electrostatic damage to devices that occurs during the assembly process on the user's side often poses a major problem. This occurs when excessive voltages are applied to the IC bins during the assembly process, which often causes destruction of internal components.

第7図はこのような静電破壊を防ぐために使用される入
力保護回路の構成を示すもので、外部からの入力信号が
供給される入力バッド11と内部回路の初段トランジス
タQ1との間には、多結晶シリコン層から成る保護抵抗
R1と保護用Nチャンネル型トランジスタQ2が設けら
れている。そして、この保護用Nチャンネル型トランジ
スタQ2のドレインは、上記保護抵抗R1と上記トラン
ジスタQ1のゲートとの接続点に接続され、またトラン
ジスタQ2のゲートおよびソースは接地されている。
Figure 7 shows the configuration of an input protection circuit used to prevent such electrostatic damage. , a protection resistor R1 made of a polycrystalline silicon layer, and a protection N-channel type transistor Q2. The drain of this protective N-channel type transistor Q2 is connected to the connection point between the protective resistor R1 and the gate of the transistor Q1, and the gate and source of the transistor Q2 are grounded.

次に、このような構成の入力ci!護回路の動作を第8
図に示されている上記入力保護用Nチャンネル型トラン
ジスタQ2の断面構造を参照して説明する。
Next, input ci! with such a configuration. The operation of the protection circuit is
This will be explained with reference to the cross-sectional structure of the input protection N-channel type transistor Q2 shown in the figure.

入力バッドDOに過度の電圧が印加され、保護抵抗R1
によって降下された電位すなわちNチャンネルトランジ
スタQ2のドレイン12に供給される電位V1が、その
ドレイン12とP型基板10との接合表面の接合耐圧(
5urface  13 reakdownfi圧)以
上になると、このトランジスタQ2のドレイン12であ
るN1拡散層とP型基板10とのNP接合表面でブレー
クダウンが発生して、上記P型基板10に人出のホール
が出される。このホールによって上昇されるP型基板1
0の電位が、このP型基板10とソース11(Nゝ拡散
層)とのPN接合の順方向電圧降下分だけ接地電位より
も大きくなると、これらのホールはソースに流れ出す。
If excessive voltage is applied to the input pad DO, the protection resistor R1
In other words, the potential V1 supplied to the drain 12 of the N-channel transistor Q2 increases the junction breakdown voltage (
5 surface 13 leakdown pressure), breakdown occurs at the NP junction surface between the N1 diffusion layer, which is the drain 12 of this transistor Q2, and the P-type substrate 10, and holes are formed in the P-type substrate 10. It will be done. P-type substrate 1 lifted by this hole
When the potential of 0 becomes greater than the ground potential by the forward voltage drop of the PN junction between the P-type substrate 10 and the source 11 (N₂ diffusion layer), these holes flow to the source.

この結果、上記Nチャンネル型トランジスタQ2はNP
Nバイポーラトランジスタとして動作して、外部から供
給される高電圧を放電する。
As a result, the N-channel transistor Q2 becomes NP.
It operates as an N bipolar transistor and discharges a high voltage supplied from the outside.

したがって、内部回路初段のトランジスタQ1のゲート
電圧は、トランジスタQ2のドレイン12とP型基板1
0との接合表面におけるブレークダウン宵圧以下に保た
れるので、上記トランジスタQ1のゲート酸化膜破壊が
保護されるようになる。
Therefore, the gate voltage of the transistor Q1 in the first stage of the internal circuit is between the drain 12 of the transistor Q2 and the P-type substrate 1.
Since the breakdown pressure at the junction surface with 0 is kept below the breakdown pressure, breakdown of the gate oxide film of the transistor Q1 is protected.

このように、入力保護回路は保護用のトランジスタQ2
のNP接合をブレークダウンさせることによって、内部
回路初段のトランジスタQ1のゲートに過大な電圧が印
加されるのを防ぐ構造となっている。
In this way, the input protection circuit includes the protection transistor Q2.
By breaking down the NP junction of the transistor Q1, the structure prevents an excessive voltage from being applied to the gate of the transistor Q1 in the first stage of the internal circuit.

最近では、半導体装置を高集積化する目的で内部回路素
子の微細化と共に入力保護用トランジスタの微細化も進
められている。しかしながら、このような素子の微細化
に伴って、入力保護用トランジスタQ2のブレークダウ
ン時に発生される熱によりこのトランジスタQ2のNP
接合が破壊され易くなると云う問題が生じて来ている。
Recently, in order to increase the degree of integration of semiconductor devices, not only internal circuit elements but also input protection transistors have been miniaturized. However, with the miniaturization of such elements, the heat generated when the input protection transistor Q2 breaks down causes the NP of the input protection transistor Q2 to deteriorate.
A problem has arisen in that the bond is more likely to break.

これは、保護用トランジスタQ2のドレイン12となる
N4″拡散層とP型基板10とのNP接合表面121で
ブレークダウンが発生した際に、その接合面で発生され
る熱がトレイン電極14を形成しているアルミニウムに
伝導することによるもので、この熱によりアルミニウム
の温度がその融点に達するとドレイン12とのコンタク
ト部分におけるアルミニウムが溶けて、′Ii流の流れ
る方向に沿ってそのアルミニウムがN“拡散層表面を流
れ出し、この流れ出したアルミニウムが基板10にまで
達した時にドレイン電極14がショートした状態となり
、結果的にPN接合が破壊されたことになるためである
This is because when breakdown occurs at the NP junction surface 121 between the N4'' diffusion layer, which becomes the drain 12 of the protection transistor Q2, and the P-type substrate 10, the heat generated at the junction surface forms the train electrode 14. When the temperature of the aluminum reaches its melting point due to this heat, the aluminum in the contact area with the drain 12 melts, and the aluminum becomes N" along the direction of flow of 'Ii flow. This is because when the aluminum that flows out of the surface of the diffusion layer reaches the substrate 10, the drain electrode 14 becomes short-circuited, and as a result, the PN junction is destroyed.

このようなアルミニウムの♂解に起因する接合破壊は、
アルミニウムの融点が低いため、電界の集中によるPN
接合破壊が起こる前に発生されるので、素子の微細化と
そのPN接合の耐圧とを両立させることは非常に困難で
あった。特に、L D D (L ighNy  [)
 oped  D rain)構造のトランジスタやG
 D D (G uarded  Q oped  D
rain)構造のトランジスタを入力保護用トランジス
タとして使用する場合には、このようなアルミニウムの
溶解による接合破壊がさらに発生し易くなる。
The joint failure caused by such aluminum solution is as follows:
Due to the low melting point of aluminum, PN due to concentration of electric field
Since this occurs before junction breakdown occurs, it has been extremely difficult to achieve both element miniaturization and the breakdown voltage of the PN junction. In particular, L D D (LightNy [)
(opened drain) structure transistors and G
D D (Guarded Q oped D
When a transistor with a (rain) structure is used as an input protection transistor, such junction breakdown due to melting of aluminum becomes more likely to occur.

なぜなら、これらのLDDおよUG D D tM造の
トランジスタは、チャネルホットエレクトロンによるコ
ンダクタンスの劣化を防ぐために、ドレイン近傍の不純
物濃度を下げているので、この低濃度層における抵抗値
が高く発熱が大きくなるためである。
This is because in these LDD and UG D D tM transistors, the impurity concentration near the drain is lowered to prevent deterioration of conductance due to channel hot electrons, so the resistance value in this low concentration layer is high and heat generation is large. To become.

このようなLDDまたはGDD構造は、例えば5[■〕
単一電源での動作の信頼性確保のために半導体集積回路
において今後広く使用される技術であるので、上記した
ようなアルミニウムの溶解による接合破壊の問題はさら
に大きなものとなっている。
Such an LDD or GDD structure is, for example, 5 [■]
Since this is a technology that will be widely used in semiconductor integrated circuits in the future to ensure reliability of operation with a single power supply, the above-mentioned problem of junction breakdown due to melting of aluminum has become even more serious.

(発明が解決しようとする問題点) この発明は上記のような点に鑑みなされたもので、従来
の半導体装置ではアルミニウムの溶解による接合破壊が
発生し易かった点を改善し、素子の微細化の観点から最
も効率良くこのようなアルミニウムの溶解による接合破
壊を防ぎ静電耐圧の高い半導体装置を提供しようとする
ものである。
(Problems to be Solved by the Invention) This invention has been made in view of the above points, and aims to improve the problem that conventional semiconductor devices are prone to bond breakdown due to melting of aluminum, and to improve the miniaturization of elements. From this viewpoint, the present invention aims to provide a semiconductor device which can most efficiently prevent such junction breakdown due to dissolution of aluminum and has a high electrostatic withstand voltage.

[発明の構成] (問題点を解決するための手段) 前記問題点を解決するには、熱の発生源となるPN接合
表面とアルミニウム電極とを離して形成して、アルミニ
ウム電極が熱の影響を受けないようにすれば良いが、こ
れらを単に離して形成したのではその素子面積が無用に
大きくなってしまう。したがって、この発明に係る半導
体装置にあっては、PN接合界面の露出部からアルミニ
ウム電極のコンタクト位置までの距離を、この距離に対
する上記PN接合の耐圧特性が飽和状態近傍となる値に
設定するようにしたものである。
[Structure of the Invention] (Means for Solving the Problems) In order to solve the above problems, the PN junction surface, which is a source of heat, and the aluminum electrode are formed apart from each other, so that the aluminum electrode is free from the influence of heat. However, if these were simply formed apart, the area of the element would become unnecessarily large. Therefore, in the semiconductor device according to the present invention, the distance from the exposed portion of the PN junction interface to the contact position of the aluminum electrode is set to a value such that the withstand voltage characteristics of the PN junction with respect to this distance are in the vicinity of a saturated state. This is what I did.

(作用) 上記のような構成の半導体装置にあっては、アルミニウ
ムの溶解によるPN接合破壊を最も効率良く押えること
ができるようになり、素子の微細化とその耐圧とを効果
的に実現できるようになる。
(Function) In a semiconductor device having the above configuration, it is possible to most efficiently suppress PN junction breakdown due to aluminum melting, and it is possible to effectively realize miniaturization of elements and their breakdown voltage. become.

(実施例) 以下、図面を参照してこの発明の詳細な説明する。第1
図は入力保護用トランジスタとしてNチャンネル型のM
OSトランジスタが使用される場合の実tS例を示すも
ので、第1図(A)にはそのパターン平面が示されてお
り、第1図(B)にはI−1線に沿った断面構造が示さ
れている。
(Example) Hereinafter, the present invention will be described in detail with reference to the drawings. 1st
The figure shows an N-channel type M as an input protection transistor.
This shows an actual tS example when an OS transistor is used. Figure 1 (A) shows the pattern plane, and Figure 1 (B) shows the cross-sectional structure along the I-1 line. It is shown.

すなわち、P型半導体基板21上には素子領域がフィー
ルド絶縁膜22を利用して形成されており、この素子領
域内の上記基板21の表面にはそれぞれN+拡散層から
成るソース23およびドレイン24が離隔された状態で
形成されている。これらのソース23とドレイン24と
の間のチャネル領域に対応する半導体基板21上にはゲ
ート絶縁膜25を介してゲート1[i2eが形成されて
いる。ソース電極27およびドレイン電極28は、ソー
ス23オよびドレイン24の領域上にそれぞれ形成され
ており、この場合、ドレイン電極28は上記ゲート電極
25との距離、すなわちドレイン電wA24と基板21
とのPN接合界面の露出部との距離が通常の設計基準値
よりも隔てられた状態でドレイン24とコンタクトして
いる。
That is, an element region is formed on a P-type semiconductor substrate 21 using a field insulating film 22, and a source 23 and a drain 24 each made of an N+ diffusion layer are formed on the surface of the substrate 21 within this element region. They are formed in a separated state. A gate 1[i2e is formed on the semiconductor substrate 21 corresponding to the channel region between the source 23 and the drain 24 with a gate insulating film 25 interposed therebetween. The source electrode 27 and the drain electrode 28 are formed on the source 23o and drain 24 regions, respectively.
The exposed portion of the PN junction interface is in contact with the drain 24 at a distance greater than a normal design reference value.

これは、ブレークダウン時に接合表面241で発生され
る熱によりドレイン電極28を形成しているアルミニウ
ムが溶かされるのを防ぐためであり、この距離は、第2
図に示されているようなゲート電極26とドレイン電極
28間の距離、すなわちドレイン電極24と基板21と
のPN接合界面の露出部からドレイン電極28のコンタ
クト位置までの距離に対するそのPN接合の耐圧特性に
基づいて決定される。
This is to prevent the aluminum forming the drain electrode 28 from being melted by the heat generated on the bonding surface 241 during breakdown, and this distance is
The breakdown voltage of the PN junction with respect to the distance between the gate electrode 26 and the drain electrode 28 as shown in the figure, that is, the distance from the exposed part of the PN junction interface between the drain electrode 24 and the substrate 21 to the contact position of the drain electrode 28. Determined based on characteristics.

すなわち、この図から明らかなように、PN接合の耐圧
は、ゲート電極26とドレイン電極28間の距離に対応
して一定の耐圧まで向上するが、それ以降は飽和状態と
なりほとんどその距離に依存しなくなる。このため、ト
レイン電極28とゲート電極26との距離を上記飽和状
態に対応する値以上に離しても、素子面積が大きく成る
だけでその距離はアルミニウムの溶解防止に同等作用し
なくなる。
That is, as is clear from this figure, the breakdown voltage of the PN junction increases up to a certain level depending on the distance between the gate electrode 26 and the drain electrode 28, but after that it reaches a saturation state and depends almost entirely on the distance. It disappears. Therefore, even if the distance between the train electrode 28 and the gate electrode 26 is greater than the value corresponding to the above-mentioned saturation state, the element area will only increase and the distance will not have the same effect on preventing aluminum from dissolving.

そこで、その飽和状態近傍に対応する距離だけドレイン
電極28とゲート雪掻26とを隔てて設定する。
Therefore, the drain electrode 28 and the gate snow shovel 26 are set apart by a distance corresponding to the vicinity of the saturated state.

このようなPN接合の耐圧の飽和状態は、アルミニウム
の溶解によらずにトランジスタの構造に基づく本来の耐
圧で決定されるものである。
The saturation state of the breakdown voltage of such a PN junction is determined by the original breakdown voltage based on the structure of the transistor, not by the dissolution of aluminum.

したがって、上記のように、ゲート電極26とドレイン
電極27との距離を、接合の耐圧特性の飽和状態近傍に
対応する距離だけ離してトランジスタを形成することに
より、最も効率良く素子の微細化とその耐圧とを実現で
きるようになる。
Therefore, as described above, by forming a transistor with the distance between the gate electrode 26 and the drain electrode 27 corresponding to the vicinity of the saturation state of the breakdown voltage characteristics of the junction, the most efficient method is to miniaturize the element. It becomes possible to realize pressure resistance.

また、上記接合表面241と同様にフィールド絶縁膜2
2近傍の接合表面242においても熱が発生されるので
、ドレイン電極28は、ドレイン24を形成するN+拡
散層のほぼ中央に形成することが好ましい。
Also, similar to the bonding surface 241, the field insulating film 2
Since heat is also generated at the junction surface 242 in the vicinity of the junction surface 242, the drain electrode 28 is preferably formed approximately at the center of the N+ diffusion layer forming the drain 24.

第3図は、フィールド絶縁膜31と居間絶縁膜32とに
よって膜厚の厚いゲート絶縁膜が形成されると共に、ド
レインN掻とゲート電極が共用となるフィールドトラン
ジスタに本発明を適用した例を示すもので、第3図(A
)にはそのパターン平面が示されており、第3図(8)
にはII−II線に沿った断面構造が示されている。
FIG. 3 shows an example in which the present invention is applied to a field transistor in which a thick gate insulating film is formed by a field insulating film 31 and a living room insulating film 32, and the drain electrode and gate electrode are shared. Figure 3 (A
) shows the pattern plane, and Fig. 3 (8)
shows a cross-sectional structure taken along line II-II.

この場合にも、ブレークダウン時に熱が発生されるのは
ドレイン24と基板21との接合表面241.242で
あるので、ドレイン電極はその接合表面から所定の間隔
だけ隔てられた位置に形成される。
Also in this case, since heat is generated during breakdown at the bonding surfaces 241 and 242 between the drain 24 and the substrate 21, the drain electrode is formed at a position separated from the bonding surfaces by a predetermined distance. .

第4図は入力保護用にダイオードを利用した場合の例を
示すもので、第4図(A)にはそのパターン平面が示さ
れており、第4図(B)にはm−■線に泊った断面構造
が示されている。
Figure 4 shows an example of using a diode for input protection. Figure 4 (A) shows its pattern plane, and Figure 4 (B) shows a diode on the m-■ line. The cross-sectional structure of the hotel is shown.

すなわら、P型半導体u板41上には素子領域がフィー
ルド絶縁FJ42によって形成されており、この素?[
域にN0拡散層43が形成されて、このN′拡散層43
とρ型尺板41とによってダイオードが調成される。
That is, an element region is formed on the P-type semiconductor u-board 41 by field insulation FJ42, and this element? [
An N0 diffusion layer 43 is formed in the region, and this N' diffusion layer 43
A diode is adjusted by the and ρ-shaped scale plate 41.

このような構成のダイオードにあっては、ブレークダウ
ン時にaも熱が発生されるN0拡散層43と孤板41と
の接合表面431 、432から所定の間隔を置いてT
1ル44を形成すれば、アルミニウムの溶解による接合
破壊を効果的に防ぐことができる。
In a diode with such a configuration, a T
By forming the 1-ru 44, it is possible to effectively prevent joint breakdown due to melting of aluminum.

第5図はダイオードとそのダイオードを構成する拡散層
の内部抵抗とを利用した入力保護の例を示すもので、第
5図(A)にはそのパターン平面カ示すnTJ3す、 
’55図(8) ニl、tlV−IVaニ109だ断面
M4造が示されている。
Figure 5 shows an example of input protection using a diode and the internal resistance of the diffusion layer that constitutes the diode, and Figure 5 (A) shows the pattern plane of the nTJ3.
Figure '55 (8) shows a cross section M4 structure.

すなわら、P型基板51上には素子領域が2イールド絶
縁躾52によって形成され、この素子領域にはN+拡散
!153が形成されている。そして、このN”拡散11
53上には2つのl!極が54.55が互いに隔てられ
た位置に形成されており、電極54は入力バッド11に
接続され、電1i55は内部回路初段のトランジスタQ
1のゲートに接続されている。この場合、11m544
.1、N9拡wi層53.!= P型基板51とがらb
4HされるPN接合ダイオードがプレークンダウンした
際に最も熱が発生される接合表面531がら所定の間隔
を置いて形成されている。
That is, an element region is formed on the P-type substrate 51 by a two-yield insulation layer 52, and this element region is N+ diffused! 153 is formed. And this N” diffusion 11
There are two l on 53! The electrodes 54 and 55 are formed at positions separated from each other, the electrode 54 is connected to the input pad 11, and the electrode 1i55 is connected to the transistor Q in the first stage of the internal circuit.
Connected to gate 1. In this case, 11m544
.. 1. N9 expansion wi layer 53. ! = P-type substrate 51 and shell b
The junction surface 531 is formed at a predetermined distance from the junction surface 531 where the most heat is generated when the PN junction diode subjected to 4H is broken down.

以上、入力保護用として使用される素子の構造について
説明したが、この発明は入力保護用に用いられるのみな
らず、例えば第6図に示すような出力バッファにも適用
できる。
Although the structure of the element used for input protection has been described above, the present invention can be applied not only to input protection but also to an output buffer as shown in FIG. 6, for example.

第6図に示されている出力バッフ?はPチャンネル型M
O3)−ランジスタQllとNチャンネル型MOSトラ
ンジスタ12とから構成されるもので、この場合には、
出力バッドD1が直接接続されるNチャンネル型トラン
ジスタQ12のドレインに第1図に示したようなII造
を適用すればアルミニウムの溶解による接合破壊を防止
できるようになる。
The output buffer shown in Figure 6? is P channel type M
O3) - consists of a transistor Qll and an N-channel MOS transistor 12; in this case,
If the II structure shown in FIG. 1 is applied to the drain of the N-channel transistor Q12 to which the output pad D1 is directly connected, junction breakdown due to melting of aluminum can be prevented.

このように、バッドからの電位を直接または抵抗JFr
介して素子に供給するアルミニウム配線がトランジスタ
またはダイオードの半導体領域にコンタク1−シて電極
を形成する場合には、上記半導体′tA城を一方とする
PN接合界面の露出部と上記アルミニウムIIのコンタ
クト位置との間の距離をそのP N接合の6(圧特性が
飽和状態となる近傍に工Ω定すれば、アルミニウムの溶
解による接合破壊を効率良く押えることができるように
なる。
In this way, the potential from the pad can be directly connected to the resistor JFr.
When the aluminum wiring supplied to the element via the semiconductor region of the transistor or diode contacts the semiconductor region of the transistor or diode to form an electrode, the exposed part of the PN junction interface with the semiconductor 'tA on one side and the contact between the aluminum II If the distance between the two positions is set close to 6 (Ω) where the pressure characteristics of the PN junction become saturated, it becomes possible to efficiently suppress the joint breakdown due to melting of aluminum.

尚、この実施例では、アルミニウム電極とコンタクトさ
れる拡散層が高a度層だけで形成される場合について説
明したが、例えばLDDまたはGOD信造のように高部
a、層の周辺に低濃度層が形成されているような場合に
も本発明を適用できること1.ltもちろんである。
In this example, the case where the diffusion layer in contact with the aluminum electrode is formed of only a high a degree layer has been described. The present invention can also be applied to cases where layers are formed.1. Of course.

[発明の効果コ 以上のようにこの発明によれば、P N 11合界面の
露出部からアルミニウム電1〜のコンタクト位置までの
距離を、この距離に対する上記PN接合の耐圧特性に基
づいて、上記PN接合の耐圧特性がアルミニウムの溶解
に依存せずに上記PN接合の構造に依存する距離に設定
することにより、上記PN接合界而面露出部からアルミ
ニウム1!1〜のコンタクト位置までの距離を無用に大
きくすることなくアルミニウムの溶解に起因する接合破
壊を防ぐことが可能となる。したがって、素子の微細化
とその耐圧とをバランス良く実現できるようになる。
[Effects of the Invention] As described above, according to the present invention, the distance from the exposed portion of the PN 11 joint surface to the contact position of the aluminum electrode 1 is calculated based on the breakdown voltage characteristics of the PN junction with respect to this distance. By setting the distance at which the breakdown voltage characteristics of the PN junction depend on the structure of the PN junction without depending on the melting of aluminum, the distance from the exposed part of the PN junction surface to the contact position of aluminum 1! It becomes possible to prevent joint breakdown due to melting of aluminum without increasing the size unnecessarily. Therefore, miniaturization of the element and its breakdown voltage can be achieved in a well-balanced manner.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に係る半導体装置を説明す
る構成図、第2図はゲート電極とアルミニウムN極間の
距離に対するPN接合の耐圧特性を示す図、第3図乃至
第6図はそれぞれこの発明の他の実施例を示す図、第7
図は入力保護回路の回路llI成を示す図、第8図は入
力保護回路に使用される従来のトランジスタ構造を示す
図である。 21・・・P型半導体基板、22・・・フィールド絶I
!躾、23・・・ソース、24・・・ドレイン、26・
・・ゲート電(参、27・・・ソースff1l&、2B
・・・ドレインMVM。 ;   第1図 第2図 (A) (B) 第3図 第4図 第5図 第6図 第7図 第8図
FIG. 1 is a configuration diagram illustrating a semiconductor device according to an embodiment of the present invention, FIG. 2 is a diagram showing breakdown voltage characteristics of a PN junction with respect to the distance between a gate electrode and an aluminum N pole, and FIGS. 3 to 6 Figure 7 shows other embodiments of the invention, respectively.
The figure shows the circuit configuration of the input protection circuit, and FIG. 8 shows the conventional transistor structure used in the input protection circuit. 21...P-type semiconductor substrate, 22...Field isolation I
! Discipline, 23...source, 24...drain, 26.
・・Gate voltage (Reference, 27 ・・Source ff1l&, 2B
...Drain MVM. ; Figure 1 Figure 2 (A) (B) Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 Figure 8

Claims (2)

【特許請求の範囲】[Claims] (1)外部からパッドへ供給される電位を直接または抵
抗を介して内部素子の半導体領域に供給するアルミニウ
ム配線によって内部素子のコンタクト電極が形成される
半導体装置において、 上記半導体領域を一方とするPN接合界面の露出部から
上記コンタクト電極のコンタクト位置までの距離は、こ
の距離に対する上記PN接合の耐圧特性が飽和状態とな
る近傍の値に設定されることを特徴とする半導体装置。
(1) In a semiconductor device in which a contact electrode of an internal element is formed by an aluminum wiring that supplies a potential supplied from the outside to a pad directly or via a resistor to a semiconductor region of an internal element, a PN with the semiconductor region as one side A semiconductor device characterized in that the distance from the exposed portion of the junction interface to the contact position of the contact electrode is set to a value close to such that the withstand voltage characteristics of the PN junction are saturated with respect to this distance.
(2)上記内部素子は入力保護用として使用されるトラ
ンジスタまたはダイオードである特許請求の範囲第1項
記載の半導体装置。
(2) The semiconductor device according to claim 1, wherein the internal element is a transistor or a diode used for input protection.
JP24900586A 1986-10-20 1986-10-20 Semiconductor device Granted JPS63102366A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24900586A JPS63102366A (en) 1986-10-20 1986-10-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24900586A JPS63102366A (en) 1986-10-20 1986-10-20 Semiconductor device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP12638795A Division JP2604130B2 (en) 1995-05-25 1995-05-25 Semiconductor device
JP7126386A Division JP2604129B2 (en) 1995-05-25 1995-05-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS63102366A true JPS63102366A (en) 1988-05-07
JPH0587152B2 JPH0587152B2 (en) 1993-12-15

Family

ID=17186591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24900586A Granted JPS63102366A (en) 1986-10-20 1986-10-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS63102366A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01304778A (en) * 1988-06-02 1989-12-08 Mitsubishi Electric Corp Semiconductor integrated circuit
JPH021983A (en) * 1988-06-09 1990-01-08 Hitachi Ltd Semiconductor integrated circuit device
JPH0341770A (en) * 1989-07-10 1991-02-22 Nec Corp Semiconductor device
JPH0373569A (en) * 1989-08-14 1991-03-28 Nec Corp Semiconductor integrated circuit
US6028338A (en) * 1991-05-14 2000-02-22 Seiko Instruments Inc. Semiconductor integrated circuit device with electrostatic damage protection
US6756630B2 (en) 2001-07-13 2004-06-29 Renesas Technology Corp. Nonvolatile semiconductor memory device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ELECTRICAL OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS=1981 *
IEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM=1985 *
IEE TRANSACTIONS ON ELECTRON DEVICES=1985 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01304778A (en) * 1988-06-02 1989-12-08 Mitsubishi Electric Corp Semiconductor integrated circuit
JPH021983A (en) * 1988-06-09 1990-01-08 Hitachi Ltd Semiconductor integrated circuit device
JPH0341770A (en) * 1989-07-10 1991-02-22 Nec Corp Semiconductor device
JPH0373569A (en) * 1989-08-14 1991-03-28 Nec Corp Semiconductor integrated circuit
US6028338A (en) * 1991-05-14 2000-02-22 Seiko Instruments Inc. Semiconductor integrated circuit device with electrostatic damage protection
US6756630B2 (en) 2001-07-13 2004-06-29 Renesas Technology Corp. Nonvolatile semiconductor memory device

Also Published As

Publication number Publication date
JPH0587152B2 (en) 1993-12-15

Similar Documents

Publication Publication Date Title
JP2810874B2 (en) Semiconductor device
US7061052B2 (en) Input protection circuit connected to protection circuit power source potential line
JP2959528B2 (en) Protection circuit
JPS6132562A (en) Semiconductor device
JPH03272180A (en) Semiconductor integrated circuit
US7196378B2 (en) Electrostatic-protection dummy transistor structure
JP2822915B2 (en) Semiconductor device
JP3345296B2 (en) Protection circuit and circuit for semiconductor element on insulator
JPS63102366A (en) Semiconductor device
JP2003068870A (en) Esd protection circuit
JP3559075B2 (en) Polarity reversal protection device for integrated electronic circuits in CMOS technology
JPH1140686A (en) Semiconductor integrated circuit device
JP2801665B2 (en) Input protection circuit device
JPH11204737A (en) Integrated circuit protecting apparatus
JP2737629B2 (en) Semiconductor device having output circuit of CMOS configuration
JPH02238668A (en) Semiconductor device
JP2604129B2 (en) Semiconductor device
JP2604130B2 (en) Semiconductor device
JPS6233752B2 (en)
JP2003179226A (en) Semiconductor integrated circuit device
JPH0532908B2 (en)
KR100236327B1 (en) ESD profection circuit
JPH0468575A (en) Electrostatic breakdown protective element of semiconductor integrated circuit
JPS60120569A (en) Input circuit
JP2002093999A (en) Esd protective element for soi integrated circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees