JPS6295872A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS6295872A JPS6295872A JP23660985A JP23660985A JPS6295872A JP S6295872 A JPS6295872 A JP S6295872A JP 23660985 A JP23660985 A JP 23660985A JP 23660985 A JP23660985 A JP 23660985A JP S6295872 A JPS6295872 A JP S6295872A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- junction
- collector
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にバイポーラトランジス
タを有する半導体基体上に薄膜抵抗を一体に形成してな
る半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a thin film resistor is integrally formed on a semiconductor substrate having a bipolar transistor.
一般にトランジスタを用いて各種回路を構成する場合、
電流制御用としてトランジスタのベース端子に直列に或
いはベース・エミッタ間に並列に抵抗を接続する場合が
ある。通常、この種の抵抗はトランジスタとは独立した
部品を外付は抵抗として回路基板上に取着している。し
かしながら、近年における実装密度の向上やコスト低減
等の要求によって抵抗を回路基板上に一体に構成した抵
抗内蔵型のトランジスタが開発されるに到っている。Generally, when configuring various circuits using transistors,
For current control, a resistor may be connected in series to the base terminal of the transistor or in parallel between the base and emitter. Usually, this type of resistor is an external component independent of the transistor mounted on the circuit board as a resistor. However, in recent years, demands for increased packaging density and cost reduction have led to the development of transistors with a built-in resistor in which the resistor is integrated on a circuit board.
例えば、第４図は第３図に示す回路構成のバイポーラト
ランジスタの構成例を示すものであり、半導体基板１１
に構成したコレクタ領域１２内にコレクターベース接合
１３によってベース領域１４を形成し、さらにこのベー
ス領域１４内にベース−エミッタ接合１５によってエミ
ッタ領域１６を形成している。そして、ベース領域１４
に接続するベース電極１７には抵抗Ｒ１を接続し、又こ
のベース電極１７とエミッタ１６に接続するエミッタ電
極１８との間には抵抗Ｒ２を接続している。For example, FIG. 4 shows a configuration example of a bipolar transistor having the circuit configuration shown in FIG.
A base region 14 is formed by a collector-base junction 13 in the collector region 12 configured as shown in FIG. And base area 14
A resistor R1 is connected to the base electrode 17 connected to the emitter 16, and a resistor R2 is connected between the base electrode 17 and the emitter electrode 18 connected to the emitter 16.
そして、これら抵抗Ｒ＋、Ｒｚは夫々高抵抗多結晶シリ
コン等からなる薄膜抵抗によって構成し、前記半導体基
板１１上に一体に形成している。図中、１９は電極パッ
ド、２０は等電位電極環（ＥＱＲ）である。Each of these resistors R+ and Rz is formed of a thin film resistor made of high-resistance polycrystalline silicon or the like, and is integrally formed on the semiconductor substrate 11. In the figure, 19 is an electrode pad, and 20 is an equipotential electrode ring (EQR).
上述した従来の半導体装置は、バイポーラトランジスタ
の領域外に配設した抵抗Ｒ＋、Ｒｚをベース電極１７や
エミッタ電極１８に接続しているため、これらの電極１
７．１８或いはこれら電極に接続する配線層が絶縁膜を
介してではあるが前記コレクターベース接合１３やベー
スーエミ・ツタ接合１５の一部を横断する構造となって
いる。このため、コレクターベース接合１３の外周部に
配設したＥＱＲ２０の一部を除去した上でこれらの電極
や配線を配設することが必要となり、ＥＱＲを全周囲に
有するものに比較して特にコレクターベース逆バイアス
時における接合の信転性が低下され易くなるという問題
がある。In the conventional semiconductor device described above, since the resistors R+ and Rz arranged outside the area of the bipolar transistor are connected to the base electrode 17 and the emitter electrode 18, these electrodes 1
7.18, or the wiring layer connected to these electrodes crosses a part of the collector base junction 13 and the base-emitter vine junction 15, albeit through an insulating film. For this reason, it is necessary to remove a part of the EQR 20 arranged on the outer periphery of the collector base junction 13 and then arrange these electrodes and wiring. There is a problem in that the reliability of the junction tends to deteriorate when the base is reverse biased.
本発明の半導体装置は、ＥＱＲを一部除去することなく
抵抗の一体化を可能とし、回路の高集積化を満足させる
とともに素子における接合の信顛性を向上させるために
、半導体基板上に一体形成する薄膜抵抗をバイポーラト
ランジスタのベース領域やエミッタ領域の各領域内での
み延設配置するように構成している。。The semiconductor device of the present invention makes it possible to integrate the resistor without removing a part of the EQR, and in order to satisfy high integration of the circuit and improve the reliability of the junction in the element, the semiconductor device is integrated on the semiconductor substrate. The formed thin film resistor is configured to extend only within each region of the base region and emitter region of the bipolar transistor. .
次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図（ａ）、 （ｂ）、 （ｃ）は本発明の一実
施例の平面図とそのＡＡ線及びＢＢ線断面図である。図
示のように、このバイポーラトランジスタＴＲは、例え
ばＣＭＯ３或いはＴＴＬ用のドライブ用として構成した
ものとし、比較的に１大きな電流を取り扱うことからト
ランジスタ内の面積には若干の余裕が設けられている。FIGS. 1(a), 1(b), and 1(c) are a plan view of an embodiment of the present invention and sectional views thereof taken along lines AA and BB. As shown in the figure, this bipolar transistor TR is configured to drive, for example, CMO3 or TTL, and since it handles a relatively large current, a slight margin is provided in the area within the transistor.
即ち、半導体基板１上にコレクタ領域２を形成し、この
コレクタ領域２内にコレクターベース接合３によってベ
ース領域４を形成している。また、このベース領域４内
にはベースーエミ・ツタ接合５によってエミッタ領域６
を形成し、これらによってバイポーラトランジスタＴＲ
を構成してし）る。That is, a collector region 2 is formed on a semiconductor substrate 1, and a base region 4 is formed within this collector region 2 by a collector base junction 3. Further, within this base region 4, an emitter region 6 is formed by a base-emitter vine junction 5.
are formed, and by these the bipolar transistor TR
).
また、前記ベース領域４には絶縁膜■を形成した上にベ
ース電極７を形成し、またエミッタ領域６には絶縁膜Ｉ
上にエミ・ツタ電極８を形成してしする。Further, an insulating film (1) is formed on the base region 4, and a base electrode 7 is formed thereon, and an insulating film (I) is formed on the emitter region 6.
An emitter/vine electrode 8 is formed on top.
そして、第３図に示したように、ベース電極に接続する
抵抗Ｒ１及びベース電極とエミ・ツタ電極との間に接続
する抵抗Ｒ２は同様に′４ｆＡ縁膜Ｉ上に設けた高抵抗
の多結晶シリコン薄膜等によって構成している。本例で
は、前記抵抗ＲＩ及びＲ２は一連に形成した上で前記ベ
ース領域４上にのみ配置しており、この上に前記ベース
電極７やエミッタ電極８を延設して相互に接続した構成
としている。As shown in FIG. 3, the resistor R1 connected to the base electrode and the resistor R2 connected between the base electrode and the emitter/vine electrode are similarly connected to a high-resistance multilayer resistor provided on the '4fA edge film I. It is composed of a crystalline silicon thin film or the like. In this example, the resistors RI and R2 are formed in series and placed only on the base region 4, and the base electrode 7 and emitter electrode 8 are extended and connected to each other. There is.
図中、９は抵抗Ｒ１を介して前記ベース電極７に接続さ
れる電極パッドでベース領域４上に配置しており、１０
はバイポーラトランジスタＴＲを外周において包囲する
ＥＱＲである。 −この構成によれば、バイポー
ラトランジスタＴＲの比較的余裕のあるベース領域４上
にのみ薄膜抵抗Ｒ，，Ｒ２が配設しであるため、ベース
電極７やエミッタ電極８との接続さらにはベース領域４
上に配置した電極パッド９との接続に際してもＥＱＲＩ
Ｏの範囲内でのみ相互の接続を行うことができる。この
ため、抵抗Ｒ，，Ｒ２の接続を行う場合でも従来のよう
に電極がコレクターベース接合３を横断することはなく
、またＥＱＲＩＯの一部を除去させる必要が生ずること
はない。これにより、コレクターベース接合の信顛性を
向上でき、バイポーラトランジスタＴＲの特性を向上で
きる。また、抵抗Ｒ，，’Ｒ，をバイポーラトランジス
タ領域内に配設しているので、素子内部の有効利用を図
り、素子の高密度化に有効となる。In the figure, reference numeral 9 denotes an electrode pad connected to the base electrode 7 via a resistor R1, which is arranged on the base region 4, and 10
is an EQR that surrounds the bipolar transistor TR at its outer periphery. - According to this configuration, the thin film resistors R, , R2 are arranged only on the base region 4 of the bipolar transistor TR, which has a relatively large margin, so that the connection with the base electrode 7 and the emitter electrode 8 as well as the base region 4
EQRI is also used when connecting to the electrode pad 9 placed above.
Mutual connections can only be made within the range of O. Therefore, even when connecting the resistors R, , R2, the electrodes do not cross the collector base junction 3 as in the conventional case, and there is no need to remove part of EQRIO. Thereby, the reliability of the collector-base junction can be improved, and the characteristics of the bipolar transistor TR can be improved. Further, since the resistors R, ,'R, are arranged within the bipolar transistor region, the interior of the device can be effectively utilized, which is effective in increasing the density of the device.
第２図は本発明の他の実施例を示しており、図中第１図
と同一部分には同一符号を附している。FIG. 2 shows another embodiment of the present invention, in which the same parts as in FIG. 1 are given the same reference numerals.
この実施例では、薄膜抵抗Ｒ１，Ｒｚを夫々個別に構成
し、抵抗Ｒ１はエミッタ領域６内にのみ配設し、抵抗Ｒ
２はベース領域４内にのみ配設している。そして、これ
ら抵抗Ｒ，，Ｒ，には夫々べ−スミ極７やエミッタ電極
８更に電極バッド９を接続して、第３図の回路を構成し
ている。In this embodiment, the thin film resistors R1 and Rz are each constructed individually, the resistor R1 is disposed only within the emitter region 6, and the resistor R
2 is arranged only within the base region 4. A base electrode 7, an emitter electrode 8, and an electrode pad 9 are connected to these resistors R, , R, respectively, thereby forming the circuit shown in FIG.
この構成によっても電極がコレクターベース接合３を横
断することはなく、しかもＥＱＲＩＯの一部を除去する
必要がないために、コレクターベース接合の信頼性を向
上し、トランジスタＴＲの特性を向上できる。また、ト
ランジスタ内部の有効利用によってトランジスタの高密
度化に有効となる。更に、この例では抵抗Ｒ，，Ｒ，を
個別に構成しているので、回路パターンの設計の自由度
を向上することもできる。With this configuration as well, the electrode does not cross the collector-base junction 3 and there is no need to remove part of EQRIO, so the reliability of the collector-base junction can be improved and the characteristics of the transistor TR can be improved. In addition, effective use of the inside of the transistor is effective in increasing the density of the transistor. Furthermore, in this example, since the resistors R, , R, are individually configured, the degree of freedom in designing the circuit pattern can be improved.
ここで、前記第１図の実施例では抵抗Ｒ，，Ｒをエミッ
タ領域６内にのみ配設してもよい。Here, in the embodiment shown in FIG. 1, the resistors R, , R may be provided only within the emitter region 6.
以上説明したように本発明は、半導体基板上に一体形成
する薄膜抵抗をバイポーラトランジスタのベース領域や
エミッタ領域の各領域内でのみ延設配置するように構成
しているので、電極がコレクターベース接合を横断した
りＥＱＲの一部を除去することなく抵抗と電極との接続
を行って所要の回路を構成することができ、これにより
特にコレクターベース接合の信頼性を向上してトランジ
スタ特性を向上するとともに、トランジスタ内部の有効
利用を図って素子の高密度化を実現することができる。As explained above, in the present invention, the thin film resistor integrally formed on the semiconductor substrate is arranged so as to extend only within each region of the base region and emitter region of the bipolar transistor, so that the electrode is connected to the collector base junction. The required circuit can be constructed by connecting resistors and electrodes without crossing the EQR or removing part of the EQR, which improves the reliability of the collector-base junction in particular and improves the transistor characteristics. At the same time, it is possible to effectively utilize the inside of the transistor and achieve higher density of elements.
第１図（ａ）、 （ｂ）、 （ｃ）は本発明の一実
施例の平面図とそのＡＡ線及びＢＢ線断面図、第２図は
本発明の他の実施例の平面図、第３図は回路配線図、第
４図は従来構造の平面図である。
１．１１・・・半導体基板、２，１２・・・コレクタ領
域、１３．１３・・・コレクターベース接合、４，１４
・・・ベース領域、５．１５・・・ベース−エミッタ接
合、６゜１６・・・エミッタ領域、７，１７・・・ベー
ス電極、８゜１８・・・エミッタ電極、９．１９・・・
電極バンド、１０．２０・・・ＥＱＲ，Ｒ，、Ｒ２・・
・抵抗、■・・・絶縁膜、ＴＲ・・・バイポーラトラン
ジスタ。
第１ 図（ｂ）
第１図（Ｃ）FIGS. 1(a), (b), and (c) are a plan view of one embodiment of the present invention and its sectional views taken along lines AA and BB; FIG. 2 is a plan view of another embodiment of the present invention; 3 is a circuit wiring diagram, and FIG. 4 is a plan view of the conventional structure. 1.11...Semiconductor substrate, 2,12...Collector region, 13.13...Collector base junction, 4,14
...Base region, 5.15...Base-emitter junction, 6°16...Emitter region, 7,17...Base electrode, 8°18...Emitter electrode, 9.19...
Electrode band, 10.20...EQR, R,, R2...
・Resistance, ■...Insulating film, TR...Bipolar transistor. Figure 1 (b) Figure 1 (C)
Claims (1)
タ領域を平面配置したバイポーラトランジスタを構成す
るとともに、この半導体基板上に一体に設けた薄膜抵抗
をこのバイポーラトランジスタ接続して回路を構成して
なる半導体装置において、前記薄膜抵抗を前記バイポー
ラトランジスタのベース領域或いはエミッタ領域の各領
域内でのみ延設配置するように構成したことを特徴とす
る半導体装置。 ２、バイポーラトランジスタの外周にはこれを包囲する
ように等電位電極を配置してなる特許請求の範囲第１項
記載の半導体装置。[Claims] 1. A bipolar transistor is constructed in which a collector region, a base region, and an emitter region are arranged in a plane on a semiconductor substrate, and a thin film resistor provided integrally on this semiconductor substrate is connected to this bipolar transistor to form a circuit. 1. A semiconductor device comprising: a semiconductor device comprising: a semiconductor device comprising: a thin-film resistor; 2. The semiconductor device according to claim 1, wherein an equipotential electrode is arranged around the outer periphery of the bipolar transistor so as to surround the bipolar transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236609A JPH0638423B2 (en) | 1985-10-22 | 1985-10-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60236609A JPH0638423B2 (en) | 1985-10-22 | 1985-10-22 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6295872A true JPS6295872A (en) | 1987-05-02 |
| JPH0638423B2 JPH0638423B2 (en) | 1994-05-18 |
Family
ID=17003175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60236609A Expired - Lifetime JPH0638423B2 (en) | 1985-10-22 | 1985-10-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638423B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886766A (en) * | 1981-11-19 | 1983-05-24 | Toshiba Corp | High withstand voltage semiconductor device |
| JPS58105562A (en) * | 1981-12-17 | 1983-06-23 | Matsushita Electric Ind Co Ltd | Semiconductor device |
-
1985
- 1985-10-22 JP JP60236609A patent/JPH0638423B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5886766A (en) * | 1981-11-19 | 1983-05-24 | Toshiba Corp | High withstand voltage semiconductor device |
| JPS58105562A (en) * | 1981-12-17 | 1983-06-23 | Matsushita Electric Ind Co Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638423B2 (en) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821128B2 (en) | Power semiconductor device having lines within a housing | |
| JPS5984542A (en) | High-frequency semiconductor integrated circuit | |
| KR860007750A (en) | Semiconductor devices | |
| JPS6295872A (en) | Semiconductor device | |
| JPS62194640A (en) | Semiconductor integrated circuit using bump mounting | |
| JPH01214048A (en) | Semiconductor integrated device | |
| JPH0419705B2 (en) | ||
| JPH02304963A (en) | Semiconductor integrated circuit | |
| JPH0521714A (en) | Overvoltage protection circuit | |
| JPS5910253A (en) | Semiconductor integrated circuit device | |
| KR100742741B1 (en) | Transistor structure and electronics device | |
| JPS627160A (en) | Semiconductor device | |
| JP2895327B2 (en) | Transistor | |
| JPS6161259B2 (en) | ||
| JP2690776B2 (en) | Semiconductor device | |
| JPH07130761A (en) | Configuration of switching transistor | |
| JPH02148845A (en) | Semiconductor device | |
| JPH01143248A (en) | Semiconductor integrated circuit device | |
| JPH03132066A (en) | Transistor module for power conversion device | |
| JPH03148865A (en) | Input protecting device | |
| JPH02137232A (en) | Semiconductor integrated circuit | |
| JPS61150229A (en) | Integrated circuit | |
| JPH01168052A (en) | Semiconductor device | |
| JPH04115570A (en) | Master-slice semiconductor integrated circuit | |
| JPH0246743A (en) | Semiconductor integrated circuit device |