JPS6295856A - Formation of metallic pattern - Google Patents

Formation of metallic pattern

Info

Publication number
JPS6295856A
JPS6295856A JP23547685A JP23547685A JPS6295856A JP S6295856 A JPS6295856 A JP S6295856A JP 23547685 A JP23547685 A JP 23547685A JP 23547685 A JP23547685 A JP 23547685A JP S6295856 A JPS6295856 A JP S6295856A
Authority
JP
Japan
Prior art keywords
pattern
metal
resist
substrate
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23547685A
Other languages
Japanese (ja)
Inventor
Hideo Nikawa
二河 秀夫
Yoshihiro Todokoro
義博 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP23547685A priority Critical patent/JPS6295856A/en
Publication of JPS6295856A publication Critical patent/JPS6295856A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To facilitate the formation of fine metallic patterns, by forming a resist pattern on a substrate, applying plasma vertically to the surface of the pattern, depositing a metal layer on the surface and removing the pattern together with the overlaid metal layer. CONSTITUTION:A semiconductor substrate 1 is provided with resist 3 having a pattern opened according to a design as desired. Plasma 7 containing F or Cl is applied approximately vertically to the surface of the pattern 3. The substrate is then dipped in an organic solvent so that the pattern 3 is configured to have an undercut space. A metal 4 is vapor deposited on the whole surface and the pattern 3 is removed together with the overlaid metal 4 by the lift-off technique. A fine metallic pattern 5 can be provided in this manner.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体素子の電極、配線に用いるリフトオフ
を使用した微細な金属パターン形成方法に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a method for forming fine metal patterns using lift-off for electrodes and wiring of semiconductor devices.

(従来の技術) 半導体素子の高性能化、高集積化が進むにつれて微細パ
ターンを形成する技術が非常に重要となっている。
(Prior Art) As the performance and integration of semiconductor devices progresses, techniques for forming fine patterns have become extremely important.

従来例の金属パターン形成方法を第2図および第3図に
基づいて説明する。
A conventional metal pattern forming method will be explained based on FIGS. 2 and 3.

第2図(a)に示すように、半導体基板]−上にSi3
N4や5i02などの薄膜(スペーサ)2を用い1、そ
の上にレジストパターン3を形成したのち、第2図(b
)に示すように、レジストパターン3をマスクとして、
スペーサ2をエツチングし、リフトオフに適したアンダ
ーカット状の空隙を形成する。
As shown in FIG. 2(a), a semiconductor substrate]-Si3
After forming a resist pattern 3 on a thin film (spacer) 2 such as N4 or 5i02, as shown in FIG.
), using resist pattern 3 as a mask,
The spacer 2 is etched to form an undercut-shaped gap suitable for lift-off.

そののち第2図(c)に示すように金属4を全面に蒸着
し、リフトオフ法により、レジストパターン3およびス
ペーサ2と共にその上の金属を除去し、第2図(d)に
示すような金属パターン5を形成する。
Thereafter, as shown in FIG. 2(c), a metal 4 is deposited on the entire surface, and the metal on it is removed together with the resist pattern 3 and spacer 2 by a lift-off method, resulting in a metal as shown in FIG. 2(d). Form pattern 5.

第3図(a)に示すように、半導体基板1上にレジスト
6を塗布したのち、クロロベンゼンに浸してから露光後
現像するかまたは露光してからクロロベンゼンに浸し、
そののち現像すると、いずれの場合も、レジスト6の表
面が現像液に溶解しにくくなるので第3図(b)に示す
ように、リフトオフに適したアンダーカット状の空隙を
形成する。
As shown in FIG. 3(a), after coating the resist 6 on the semiconductor substrate 1, it is immersed in chlorobenzene, exposed and developed, or exposed and then immersed in chlorobenzene.
When developed after that, in either case, the surface of the resist 6 becomes difficult to dissolve in the developer, so that undercut-shaped voids suitable for lift-off are formed as shown in FIG. 3(b).

そののち、第3図(C)に示すように金属4を全面に蒸
着し、リフトオフ法により、レジストパターン3と共に
その上の金属4を除去し、第3図(d)に示すように金
属パターン5を形成する。
Thereafter, as shown in FIG. 3(C), a metal 4 is deposited on the entire surface, and the resist pattern 3 and the metal 4 thereon are removed by a lift-off method, resulting in a metal pattern as shown in FIG. 3(d). form 5.

(発明が解決しようとする問題点) 上記構成において、スペーサを用いる場合、Si、N4
やSiO□の薄膜を形成しなければならないので工程が
複雑になり、エツチングの制御も難かしい。またクロロ
ベンゼン処理を行なう場合、クロロベンゼンの液温、浸
析時間によって、レジストのパターン断面形状が変化す
るため、再現性が良くない欠点があった。
(Problems to be Solved by the Invention) In the above configuration, when using a spacer, Si, N4
Since a thin film of SiO or SiO□ must be formed, the process becomes complicated and etching is difficult to control. Furthermore, when chlorobenzene treatment is performed, the cross-sectional shape of the resist pattern changes depending on the chlorobenzene solution temperature and dipping time, resulting in poor reproducibility.

本発明の目的は、従来の欠点を解消し、513N4やS
iO□などのスペーサを用いない、工程が簡単な金属パ
ターン形成方法を提供することである。
The purpose of the present invention is to eliminate the conventional drawbacks and to
It is an object of the present invention to provide a metal pattern forming method that does not use a spacer such as iO□ and has a simple process.

(問題点を解決するための手段) 本発明の金属パターン形成方法は、基板上に所望のパタ
ーンの透かしの入った有機樹脂薄膜層を形成し、Fまた
はC1lを含むプラズマを、その有機樹脂薄膜層にほぼ
垂直方向に照射したのち、有機溶剤中に浸し、金属層を
全面に形成したのち、前記有機樹脂薄膜層をその上の金
属層と共に除去するものである。
(Means for Solving the Problems) The metal pattern forming method of the present invention involves forming an organic resin thin film layer with a watermark of a desired pattern on a substrate, and applying plasma containing F or C1l to the organic resin thin film layer. After the layer is irradiated in a substantially perpendicular direction and then immersed in an organic solvent to form a metal layer on the entire surface, the organic resin thin film layer is removed together with the metal layer above it.

(作 用) 上記構成により、Si、 N、や5in2などのスペー
サを用いなくてすむので、工程が非常に簡単になり、ス
ペーサをエツチングする必要もない。また、所定形状の
レジストパターンの表面にほぼ垂直に、FまたはCρの
プラズマを照射したのち有機溶剤に浸析するだけでよい
ので再現性にも優れており、金属の蒸着、リフトオフが
容易となり微細な金属パターンの形成が可能となる。
(Function) The above configuration eliminates the need to use spacers such as Si, N, or 5in2, making the process extremely simple and eliminating the need to etch spacers. In addition, it has excellent reproducibility because it is only necessary to irradiate F or Cρ plasma almost perpendicularly to the surface of a resist pattern of a predetermined shape and then immerse it in an organic solvent, making metal evaporation and lift-off easier. This makes it possible to form a metal pattern.

(実施例) 本発明の一実施例を第1図に基づいて説明する。(Example) An embodiment of the present invention will be described based on FIG.

第1図は本発明の金属パターン形成方法の工程断面図で
ある。同図において第2図および第3図に示した従来例
と同じ部分については同一番号を付し、その説明を省略
する。
FIG. 1 is a process sectional view of the metal pattern forming method of the present invention. In this figure, the same parts as those in the conventional example shown in FIGS. 2 and 3 are given the same numbers, and the explanation thereof will be omitted.

第1図(、)に示すように、半導体基板1に所望のパタ
ーンの透かしの入った有機樹脂薄膜層(レジストパター
ン)3を形成したのち、第1図(b)に示すように、F
またはC&を含むプラズマ7をレジストパターン3の表
面にほぼ垂直に照射する。
As shown in FIG. 1(,), after forming an organic resin thin film layer (resist pattern) 3 with a watermark of a desired pattern on a semiconductor substrate 1, as shown in FIG. 1(b), an F
Alternatively, the plasma 7 containing C& is irradiated almost perpendicularly to the surface of the resist pattern 3.

そののち、有機溶剤に浸し、第1図(C)に示すような
アンダーカット状の空隙を有するレジストパターン3形
状を形成し、第1図(d)に示すように金属4を全面に
蒸着し、リフトオフ法により、レジストパターン3と共
に、その上の金属を除去し、金属パターン5を第1図(
e)に示すように形成する。
After that, it is immersed in an organic solvent to form a resist pattern 3 having an undercut-like void as shown in FIG. 1(C), and a metal 4 is deposited on the entire surface as shown in FIG. 1(d). , the resist pattern 3 and the metal on it were removed by the lift-off method, and the metal pattern 5 was removed as shown in FIG.
Form as shown in e).

以下、さらに詳細に第1図に基づいて説明する。A more detailed explanation will be given below based on FIG. 1.

まず、半導体基板1上にレジストパターン3を形成する
。レジストパターン3は、たとえば以下のような工程で
形成することができる。半導体基板1上に、東京応化(
株)製ホトレジスト0FPR−800を1.2μmの厚
さに塗布し、85℃で20分間のプリベークを行なう。
First, a resist pattern 3 is formed on a semiconductor substrate 1. The resist pattern 3 can be formed, for example, by the following steps. On the semiconductor substrate 1, Tokyo Ohka (
Co., Ltd. photoresist 0FPR-800 was applied to a thickness of 1.2 μm, and prebaked at 85° C. for 20 minutes.

次に、ステッパーを用いて100rnJ/ cJで露光
を行ない、0.8μmのパターンを露光し、東京応化(
株)製現像液NMD−3を用いて1分間現像することに
より、レジストパターン3を形成することができる。レ
ジストパターン3に第1図(b)に示すように、反応性
イオンエツチング装置により、 CCj、10□のガス
を用いて、レジストパターン3の表面にほぼ垂直にプラ
ズマ照射(7)を行なう。プラズマ照射(7)はレジス
ト表面を変質させる目的で行なう。次に酢酸イソアミル
に浸析させることにより、第1図(c)に示すようなア
ンダーカット状の空隙を有するレジストパターン3を形
成する。そののち、電子ビーム蒸着装置を用いて、AI
を蒸着し、リフトオフ法によりレジストパターン3と共
にその上の金属4を除去することにより第1図(e)に
示すようにANの金属パターン5を形成する。
Next, exposure was performed using a stepper at 100 rnJ/cJ to expose a 0.8 μm pattern, and
A resist pattern 3 can be formed by developing for 1 minute using developer NMD-3 manufactured by Co., Ltd. As shown in FIG. 1(b), the resist pattern 3 is irradiated with plasma (7) almost perpendicularly to the surface of the resist pattern 3 using a reactive ion etching device using gas CCj, 10□. Plasma irradiation (7) is performed for the purpose of altering the resist surface. Next, by immersion in isoamyl acetate, a resist pattern 3 having undercut-shaped voids as shown in FIG. 1(c) is formed. After that, using an electron beam evaporation device, AI
is deposited, and the resist pattern 3 and the metal 4 thereon are removed by a lift-off method, thereby forming an AN metal pattern 5 as shown in FIG. 1(e).

以上の実施例では、ジアゾ系ノボラック樹脂からなるポ
ジ形ホトレジスト0FPR−800について説明したが
、他のレジストについても同じようにレジストパターン
を形成できる。また00g410□のかわりに、 CF
4102のガスを用いたプラズマ照射についても、同様
にパターン形成することができる。
In the above embodiments, the positive photoresist 0FPR-800 made of diazo novolac resin was described, but resist patterns can be formed in the same way with other resists. Also, instead of 00g410□, CF
Pattern formation can be similarly performed with plasma irradiation using gas No. 4102.

なお、プラズマ照射により、レジスト残渣を除去し、金
属蒸着部の半導体基板表面を清浄でき、しかもレジスト
の耐熱性が向上し、金属蒸着時に基板を加熱しても金属
パターン幅が変化しない。
Note that plasma irradiation can remove resist residue and clean the surface of the semiconductor substrate in the metal vapor deposition area, and also improves the heat resistance of the resist, so that the metal pattern width does not change even if the substrate is heated during metal vapor deposition.

(発明の効果) 本発明によれば、簡単にアンダーカット形状を得ること
ができ、微細な金属パターンを容易にリフトオフ法によ
り形成することができる効果がある。
(Effects of the Invention) According to the present invention, an undercut shape can be easily obtained, and a fine metal pattern can be easily formed by a lift-off method.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による金属パターン形成方法
の工程断面図、第2図および第3図は従来例の同工程断
面図である。 1 ・・・半導体基板、 2 ・・・スペーサ、3 ・
・・ レジストパターン、 4 ・・・金属、5 ・・
金属パターン、 6 ・・・ レジスト、7 ・・・プ
ラズマ。 特許出願人 松下電子工業株式会社 第1図 第2図 第3図
FIG. 1 is a process sectional view of a metal pattern forming method according to an embodiment of the present invention, and FIGS. 2 and 3 are process sectional views of a conventional example. 1...Semiconductor substrate, 2...Spacer, 3.
・・・Resist pattern, 4...Metal, 5...
Metal pattern, 6... resist, 7... plasma. Patent applicant Matsushita Electronics Co., Ltd. Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 基板上に所望のパターンの透かしの入った有機樹脂薄膜
層を形成し、FまたはClを含むプラズマを、前記有機
樹脂薄膜層にほぼ垂直に照射したのち、有機溶剤中に浸
し、金属層を全面に形成したのち、前記有機樹脂薄膜層
をその上の金属層と共に除去することを特徴とする金属
パターン形成方法。
An organic resin thin film layer with a watermark in a desired pattern is formed on a substrate, and a plasma containing F or Cl is irradiated almost perpendicularly to the organic resin thin film layer, and then immersed in an organic solvent to completely cover the metal layer. 1. A method for forming a metal pattern, characterized in that the organic resin thin film layer is removed together with the metal layer thereon.
JP23547685A 1985-10-23 1985-10-23 Formation of metallic pattern Pending JPS6295856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23547685A JPS6295856A (en) 1985-10-23 1985-10-23 Formation of metallic pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23547685A JPS6295856A (en) 1985-10-23 1985-10-23 Formation of metallic pattern

Publications (1)

Publication Number Publication Date
JPS6295856A true JPS6295856A (en) 1987-05-02

Family

ID=16986632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23547685A Pending JPS6295856A (en) 1985-10-23 1985-10-23 Formation of metallic pattern

Country Status (1)

Country Link
JP (1) JPS6295856A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086013A (en) * 1988-08-10 1992-02-04 Sanyo Electric Co., Ltd. Method for fine patterning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086013A (en) * 1988-08-10 1992-02-04 Sanyo Electric Co., Ltd. Method for fine patterning

Similar Documents

Publication Publication Date Title
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPS5851412B2 (en) Microfabrication method for semiconductor devices
JPS6295856A (en) Formation of metallic pattern
JPH0466345B2 (en)
JP2502564B2 (en) Method of forming resist pattern
JPH04348030A (en) Inclined etching method
JPH022175A (en) Manufacture of thin film transistor
JP2604573B2 (en) Fine pattern forming method
JPS61151533A (en) Formation of lift-off pattern
JPS62200732A (en) Manufacture of semiconductor device
JPS613489A (en) Manufacture of semiconductor device
KR100226054B1 (en) Method for forming patterns on a thin film using a shadow mask
JPS6321831A (en) Pattern forming method
JPS63278333A (en) Forming method for pattern
JPH01304457A (en) Pattern forming method
JPS60120526A (en) Formation of minute pattern
JPH0246463A (en) Production of semiconductor device
JPS6212502B2 (en)
JPS5810837A (en) Forming method for wiring layer
JPS5823441A (en) Formation of resin layer pattern
JPH065585A (en) Manufacture of semiconductor device
Balasubramanyam et al. Ion beam exposure of (g-Ge x-Se 1-x) inorganic resists
JPH0349102B2 (en)
JPS6074532A (en) Method for forming fine pattern
JPS6028237A (en) Manufacture of semiconductor device