JPS629275A - ２進レジスタを利用する測定方法および装置 - Google Patents
２進レジスタを利用する測定方法および装置Info
- Publication number
- JPS629275A JPS629275A JP61155241A JP15524186A JPS629275A JP S629275 A JPS629275 A JP S629275A JP 61155241 A JP61155241 A JP 61155241A JP 15524186 A JP15524186 A JP 15524186A JP S629275 A JPS629275 A JP S629275A
- Authority
- JP
- Japan
- Prior art keywords
- register
- bistable
- binary
- contents
- display means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/62—Performing operations exclusively by counting total number of pulses ; Multiplication, division or derived operations using combined denominational and incremental processing by counters, i.e. without column shift
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/18—Circuits for visual indication of the result
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Nonlinear Science (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Radiation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の背景〉
本発明は、２つの周波数の比の測定を可能にするｎ個の
双安定セルを有する２進レジスタを利用する測定方法、
ならびに、この測定方法を実行するための装置に関する
。
双安定セルを有する２進レジスタを利用する測定方法、
ならびに、この測定方法を実行するための装置に関する
。
本発明はより詳しくは核入射のような周期的もしくはラ
ンダムな信号の２つの周波数の比の測定に適用される。
ンダムな信号の２つの周波数の比の測定に適用される。
本発明による測定方法に用いられるｎ個の双安定セルを
有する２進レジスタは公知である。そのようなレジスタ
が例えば商品名レファレンス７４１９７として市販され
ている。この種のレジスタは概して２進カウンタ、また
はシフトレジスタとして機能する。
有する２進レジスタは公知である。そのようなレジスタ
が例えば商品名レファレンス７４１９７として市販され
ている。この種のレジスタは概して２進カウンタ、また
はシフトレジスタとして機能する。
ｎ個の双安定セルを有する２進レジスタは、ｎ個の相互
接続された双安定回路から成る。各々の双安定Ｂｉはｉ
を１＜ｉ＜ｎである整数として２つの安定状態を有する
。即ちピット１で表わされる能動状態とビット０で表わ
される非能動状態である。１つの双安定状態はそこに与
えられる入力信号に依存する。かくて能動化されると、
双安定（ｉ−１） Ｂｉは１０進法で２ を表わす。いかなる整数も２
の整数べき数の和の形で書くことができる。
接続された双安定回路から成る。各々の双安定Ｂｉはｉ
を１＜ｉ＜ｎである整数として２つの安定状態を有する
。即ちピット１で表わされる能動状態とビット０で表わ
される非能動状態である。１つの双安定状態はそこに与
えられる入力信号に依存する。かくて能動化されると、
双安定（ｉ−１） Ｂｉは１０進法で２ を表わす。いかなる整数も２
の整数べき数の和の形で書くことができる。
これらの２のべきの倍数係数は前記整数を２進法で並置
することにより表わされる。従って２進レジスタの異な
る双安定の状態がレジスタの内容を２進法で表示する。
することにより表わされる。従って２進レジスタの異な
る双安定の状態がレジスタの内容を２進法で表示する。
かくて、５個の双安定を伴う２進レジスタの双安定Ｂ５
と８３が能動化され、他の双安定が状態Ｏにある場合、
２進法によるレジスタの内容は１０１００に等しく、即
ち１０進法では： １．２ ＋０．２３＋１．２２＋０．２ｐ ＋０．２
°−２０ に等しい。
と８３が能動化され、他の双安定が状態Ｏにある場合、
２進法によるレジスタの内容は１０１００に等しく、即
ち１０進法では： １．２ ＋０．２３＋１．２２＋０．２ｐ ＋０．２
°−２０ に等しい。
かくて２進カウンタとして動作している場合、パルス系
列の形の入力信号がそれを形成する第１の双安定Ｂｉか
らｎ個の双安定を有する２進レジスタの計数入力に与え
られる。レジスタの内容は信号Ｓ１の各パルスについて
１単位だけ増分される。従って入力双安定Ｂｉが状態０
にある場合、それが信号Ｓ１の１つのパルスによって能
動化されると状１１に移行する。逆に、双安定Ｂｉが状
１１ｉ１にある場合にはそれが状態０になって次の双安
定Ｂ が増分される。双安定Ｂ２はその先行状、２ 態が０であれば状態１に移行し、またその先行状態が１
であれば双安定Ｂ３を増分させることによりＯになり、
以下同様である。
列の形の入力信号がそれを形成する第１の双安定Ｂｉか
らｎ個の双安定を有する２進レジスタの計数入力に与え
られる。レジスタの内容は信号Ｓ１の各パルスについて
１単位だけ増分される。従って入力双安定Ｂｉが状態０
にある場合、それが信号Ｓ１の１つのパルスによって能
動化されると状１１に移行する。逆に、双安定Ｂｉが状
１１ｉ１にある場合にはそれが状態０になって次の双安
定Ｂ が増分される。双安定Ｂ２はその先行状、２ 態が０であれば状態１に移行し、またその先行状態が１
であれば双安定Ｂ３を増分させることによりＯになり、
以下同様である。
従ってｎ個の双安定の状態からレジスタの内容、即ちレ
ジスタ入力で受は取ったパルス数を２進法で演綿するこ
とが可能１あり・双安定８１〒最も低いオーダーの双安
定を表わし、また双安定Ｂ。
ジスタ入力で受は取ったパルス数を２進法で演綿するこ
とが可能１あり・双安定８１〒最も低いオーダーの双安
定を表わし、また双安定Ｂ。
が最上位オーダーの双安定を表わす。
ｎ個の双安定セルを有する２道レジスタが信号Ｓ１の各
パルスについてレジスタの内容を１単位減することによ
り減算カウンタとして機能し得ることは明らかである。
パルスについてレジスタの内容を１単位減することによ
り減算カウンタとして機能し得ることは明らかである。
シフトレジスタとして動作する場合、パルス系列の形の
入力信号Ｓ２がｎ個の双安定を有するレジスタのシフト
入力に供給される。この信号Ｓ２は全ての双安定に同時
に与えられる。レジスタの内容が双安定Ｂ に状！１１
０を導入して双安定Ｂ。
入力信号Ｓ２がｎ個の双安定を有するレジスタのシフト
入力に供給される。この信号Ｓ２は全ての双安定に同時
に与えられる。レジスタの内容が双安定Ｂ に状！１１
０を導入して双安定Ｂ。
から双安定Ｂ まで、信号Ｓ２の各パルスについて双安
定１つ分だけシフトされ、それはレジスタの内容を２で
割算することにあたる。もし信号Ｓ２の各パルスについ
てレジスタの内容が双安定Ｂ に状ＩＯを導入して双安
定Ｂｉから双安定Ｂ まで双安定１つ分だけシフトされ
るなら、これはレジスタの内容に２を乗算することにあ
たる。
定１つ分だけシフトされ、それはレジスタの内容を２で
割算することにあたる。もし信号Ｓ２の各パルスについ
てレジスタの内容が双安定Ｂ に状ＩＯを導入して双安
定Ｂｉから双安定Ｂ まで双安定１つ分だけシフトされ
るなら、これはレジスタの内容に２を乗算することにあ
たる。
それと同じことがレジスタの内容を２の補数で働かせて
状！ＩＯの代わりに状Ｒ１を導入することにより生じる
。
状！ＩＯの代わりに状Ｒ１を導入することにより生じる
。
〈発明の要約〉
本発明はｎ個の双安定セルを有する２進レジスタをそれ
が２進カウンタおよ、びシフトレジスタとして同時に機
能するようにして用いる測定方法に関する。
が２進カウンタおよ、びシフトレジスタとして同時に機
能するようにして用いる測定方法に関する。
より詳しくは、本発明はｎ個の相互接続された双安定セ
ルを有する２進レジスタを利用する測定方法に関し、ｌ
： ＞＞ｌ” として周波数Ｆ１の第１のパルス信
号Ｓ１が計数入力に与えられ、また周波数Ｆ の第２の
パルス信号Ｓ２がシフト入力に与えられると、レジスタ
の内容が第１の信号Ｓ１の各パルスについて不変的に１
単位だけ増分され、また前記内容を第２の信号Ｓ２の各
パルスについて２で割算するようにシフトされ、レジス
タの内容が２つの周波数の比を表わす。
ルを有する２進レジスタを利用する測定方法に関し、ｌ
： ＞＞ｌ” として周波数Ｆ１の第１のパルス信
号Ｓ１が計数入力に与えられ、また周波数Ｆ の第２の
パルス信号Ｓ２がシフト入力に与えられると、レジスタ
の内容が第１の信号Ｓ１の各パルスについて不変的に１
単位だけ増分され、また前記内容を第２の信号Ｓ２の各
パルスについて２で割算するようにシフトされ、レジス
タの内容が２つの周波数の比を表わす。
ｎ個の双安定セルを有する双安定レジスタを利用する測
定方法の１つによれば、前記レジスタの内容が第２の信
号Ｓ２の各パルスについてｎ個のセルを伴うバッファレ
ジスタにロードされ、そのｎ個のセルが前記ｎ個の双安
定セルを有する２進レジスタに接続される。
定方法の１つによれば、前記レジスタの内容が第２の信
号Ｓ２の各パルスについてｎ個のセルを伴うバッファレ
ジスタにロードされ、そのｎ個のセルが前記ｎ個の双安
定セルを有する２進レジスタに接続される。
ｎ１１の双安定セルを有する２進レジスタの一実施例に
よれば、前記レジスタの入力に基本周波数信号と未知周
波数の信号を与えることにより、この未知の周波数が測
定される。すなわち、レジスタの内容が基本周波数から
未知の周波数を測定することを可能にするのである。
よれば、前記レジスタの入力に基本周波数信号と未知周
波数の信号を与えることにより、この未知の周波数が測
定される。すなわち、レジスタの内容が基本周波数から
未知の周波数を測定することを可能にするのである。
ｎ個の双安定セルを有する２進レジスタのもう１つの実
施例によれば、前記レジスタの２を底とする対数が前記
レジスタに接続された表示装置によって表示され、ｉを
１≦ｉ≦ｎである整数として、各々の能動化された双安
定Ｂｉが１０進法で２ （ｉ−１）という数を表わす。
施例によれば、前記レジスタの２を底とする対数が前記
レジスタに接続された表示装置によって表示され、ｉを
１≦ｉ≦ｎである整数として、各々の能動化された双安
定Ｂｉが１０進法で２ （ｉ−１）という数を表わす。
ｎ個の双安定セルを有する２進レジスタを所定の値に対
する前記比の推移検出に利用するもう１つの方法によれ
ば、検出パルスが前記の値を具体化する双安定セルの能
動化に対応する。
する前記比の推移検出に利用するもう１つの方法によれ
ば、検出パルスが前記の値を具体化する双安定セルの能
動化に対応する。
本発明はまた、その測定方法を実行するための装置にも
関するもので、それはｎ個の双安定セルを有する２進レ
ジスタと、レジスタの内容の２を底とする対数を表示す
るための表示手段とを含み、前記手段が一方ではｎ個の
双安定セルを有する２進レジスタの出力に接続され、他
方では前記手段全てに共通の電圧レベルに接続され、各
々の表示手段が表示セルの出力に接続された論理ＯＲゲ
ートを含み、また表示手段の１つの論理ゲートの出力が
より低いオーダー表示手段の論理ＯＲゲートの入力にも
接続される。
関するもので、それはｎ個の双安定セルを有する２進レ
ジスタと、レジスタの内容の２を底とする対数を表示す
るための表示手段とを含み、前記手段が一方ではｎ個の
双安定セルを有する２進レジスタの出力に接続され、他
方では前記手段全てに共通の電圧レベルに接続され、各
々の表示手段が表示セルの出力に接続された論理ＯＲゲ
ートを含み、また表示手段の１つの論理ゲートの出力が
より低いオーダー表示手段の論理ＯＲゲートの入力にも
接続される。
本装置の１つの実施例によれば、その表示セルは発光ダ
イオードである。
イオードである。
本装置の１つの構造的変形によれば、表示セルは液晶セ
ルである。
ルである。
本装置の一実施例によれば、各表示手段が単一の双安定
セルに接続される。
セルに接続される。
本装置のもう１つの構造的変形によれば、レジスタの内
容の対数に比例する値を加算回路を通じてアナログ表示
するために、表示セルが装置に接続された電流ジェネレ
ータまたは電圧ジェネレータと置換される。
容の対数に比例する値を加算回路を通じてアナログ表示
するために、表示セルが装置に接続された電流ジェネレ
ータまたは電圧ジェネレータと置換される。
さらに、１つの構造的変形によれば、表示手段が２ｐ−
１１１１の中間表示装置をも含んで表示上１／（２ｐ）
の精度を持つことを可能にし、前記中間表示手段はｉと
ｐが１≦ｉ≦ｎおよびｐ≧１であるような整数だとして
、双安定セルＢｉに付随する表示手段と双安定セルＢｉ
＋１に付随する表示装置との間に配置され、中間表示手
段が双安定セルＢｉ １Ｂｉ−１”・・・・・Ｂｉ−０
の内容の和を形成する論理装置によって制御される。例
えばｐ個の中間表示手段が一方では双安定セルＢｉより
低い第一ダーのｐ個の双安定セルＢｉ ・・・・・・Ｂ
ｔ−ｐの１つに論理ＡＮＤゲートを通じて各々接続さ
れ、また他方では双安定セルＢｉに接続され、残りの中
間表示手段が論理ＡＮＤゲートを通じて中間表示手段の
うち２つの論理ＡＮＤゲートの出力に接続される。
１１１１の中間表示装置をも含んで表示上１／（２ｐ）
の精度を持つことを可能にし、前記中間表示手段はｉと
ｐが１≦ｉ≦ｎおよびｐ≧１であるような整数だとして
、双安定セルＢｉに付随する表示手段と双安定セルＢｉ
＋１に付随する表示装置との間に配置され、中間表示手
段が双安定セルＢｉ １Ｂｉ−１”・・・・・Ｂｉ−０
の内容の和を形成する論理装置によって制御される。例
えばｐ個の中間表示手段が一方では双安定セルＢｉより
低い第一ダーのｐ個の双安定セルＢｉ ・・・・・・Ｂ
ｔ−ｐの１つに論理ＡＮＤゲートを通じて各々接続さ
れ、また他方では双安定セルＢｉに接続され、残りの中
間表示手段が論理ＡＮＤゲートを通じて中間表示手段の
うち２つの論理ＡＮＤゲートの出力に接続される。
本装置の一実施例によれば、それはｎｉｌのセルを有す
るバッファレジスタをも含み、各々のセルが単一の双安
定セルの出力に接続される。
るバッファレジスタをも含み、各々のセルが単一の双安
定セルの出力に接続される。
く本発明の詳細な説明〉
第１ａ図は本発明の測定方法に従って用いられる、ｎＩ
！の双安定セルを有する２道レジスタを概略的に示して
いる。前記レジスタを形成するｎ個の双安定セル即ち双
安定が相互接続され、ｉを１≦ｉ≦ｎであるような整数
として、各双安定Ｂｉの出力３が双安定Ｂト、の入力５
に接続される。
！の双安定セルを有する２道レジスタを概略的に示して
いる。前記レジスタを形成するｎ個の双安定セル即ち双
安定が相互接続され、ｉを１≦ｉ≦ｎであるような整数
として、各双安定Ｂｉの出力３が双安定Ｂト、の入力５
に接続される。
ランク１即ちオーダー１の双安定Ｂｉが最も低いオーダ
ーの双安定を表わし、能動化されるとそれが整数２に対
応し、またランクｎ即ちオーダーｎの双安定Ｂｉが最も
高いオーダーの双安定を表ね−ｉ し、それが能動化されると２ に対応する。
ーの双安定を表わし、能動化されるとそれが整数２に対
応し、またランクｎ即ちオーダーｎの双安定Ｂｉが最も
高いオーダーの双安定を表ね−ｉ し、それが能動化されると２ に対応する。
Ｆ１≫Ｆ２として各々周波数Ｆ１とＦ２を持つ周期的な
またはランダムなパルス系列の形である２つの信号Ｓ
とＳ が双安定Ｂｉから２進しジスタ１の入力に与えら
れる。周波数Ｆ１に対応する信号Ｓ１が２進レジスタ１
の計数入力に与えられ、また周波数Ｆ２に対応する信号
Ｓ２が前記レジスタ１のシフト入力に与えられる。
またはランダムなパルス系列の形である２つの信号Ｓ
とＳ が双安定Ｂｉから２進しジスタ１の入力に与えら
れる。周波数Ｆ１に対応する信号Ｓ１が２進レジスタ１
の計数入力に与えられ、また周波数Ｆ２に対応する信号
Ｓ２が前記レジスタ１のシフト入力に与えられる。
２進レジスタ１の内容は、その別個の双安定の状態によ
って表わされ、周波数Ｆ１を持つ信号Ｓ１の各パルスに
ついて不変的に増分され、またレジスタ１が周波数Ｆ２
を持つ信号Ｓ２のパルスを受は取ると２で割算される。
って表わされ、周波数Ｆ１を持つ信号Ｓ１の各パルスに
ついて不変的に増分され、またレジスタ１が周波数Ｆ２
を持つ信号Ｓ２のパルスを受は取ると２で割算される。
上に示したごとく、２で割算することはレジスタの内容
を最も高いオーダーの双安定Ｂ。から最も低いオーダー
の双安定Ｂｉまで双安定１つ分だけシフトさせることに
よって生起し、最も高いオーダーの双安定Ｂｎが状態Ｏ
にされ゛る。
を最も高いオーダーの双安定Ｂ。から最も低いオーダー
の双安定Ｂｉまで双安定１つ分だけシフトさせることに
よって生起し、最も高いオーダーの双安定Ｂｎが状態Ｏ
にされ゛る。
レジスターの動作開始に対応して時間原点ｔ−０をとる
と、ｔ−１／Ｆ 、１／Ｆ２は信号Ｓ２の周期に対応
する、においてレジスターは周波数Ｆ１を持つ信号Ｓの
パルスのＦ１／Ｆ２を受は取り、また周波数Ｆ２を持つ
信号Ｓ２のパルス１つを受は取る。次いでレジスタの内
容が２で割算されてＦ ／（２・Ｆ２）に等しくなる。
と、ｔ−１／Ｆ 、１／Ｆ２は信号Ｓ２の周期に対応
する、においてレジスターは周波数Ｆ１を持つ信号Ｓの
パルスのＦ１／Ｆ２を受は取り、また周波数Ｆ２を持つ
信号Ｓ２のパルス１つを受は取る。次いでレジスタの内
容が２で割算されてＦ ／（２・Ｆ２）に等しくなる。
同様にして、ｔ−２／Ｆ においてレジスタの内容は
Ｆ１／（２・Ｆ ）＋Ｆ ／（４・Ｆ２）に等しく
、以下同様である。従ってｔ−に／Ｆ２におけるレジス
タの内容Ｎが以下の関係式により与えられる；カッコ内
の量は近似的に１−（１／２ｋ）に等しくｋが無限に大
きくなると１に近づく。従って信＠Ｓ２の各パルスに従
って、レジスタの内容ＮがＦ ／Ｆ２に等しい極限値に
近づき、これは入力信号Ｓ１と８２の２つの周波数の比
を表わす。
Ｆ１／（２・Ｆ ）＋Ｆ ／（４・Ｆ２）に等しく
、以下同様である。従ってｔ−に／Ｆ２におけるレジス
タの内容Ｎが以下の関係式により与えられる；カッコ内
の量は近似的に１−（１／２ｋ）に等しくｋが無限に大
きくなると１に近づく。従って信＠Ｓ２の各パルスに従
って、レジスタの内容ＮがＦ ／Ｆ２に等しい極限値に
近づき、これは入力信号Ｓ１と８２の２つの周波数の比
を表わす。
ε＜ ＜ １ ／ Ｆ ２としてｔ−に／Ｆ２とりの内
容がＮと２Ｎの間で、即ち、Ｆ１／Ｆ２と２・Ｆ１イＦ
２の間で振動する。
容がＮと２Ｎの間で、即ち、Ｆ１／Ｆ２と２・Ｆ１イＦ
２の間で振動する。
いかなる正数も２のＸ乗、Ｘは一般に非整数、で表わさ
れるので、レジスタの内容はＯ≦Ｘ≦ｎ−１として２ｘ
で表わされ、Ｘはレジスタの内容の２を底とする対数を
表わす。従って能動化されている最も高いオーダーの双
安定Ｂｉのオーダーｉがレジスタ１内に含まれる数の２
を底とした対数の切り上げを表わす。
れるので、レジスタの内容はＯ≦Ｘ≦ｎ−１として２ｘ
で表わされ、Ｘはレジスタの内容の２を底とする対数を
表わす。従って能動化されている最も高いオーダーの双
安定Ｂｉのオーダーｉがレジスタ１内に含まれる数の２
を底とした対数の切り上げを表わす。
本発明に従う測定方法において用いられる、ｎ個の双安
定セルを有するレジスタによれば、いくつかの異なる適
用が可能である。主要な適用は基準周波数Ｆ、から未知
の周波数Ｆ１を測定することであって、割算の前または
後のレジスタの内容（Ｎまたは２Ｎ）がこれらの２つの
周波数の比を表わす。
定セルを有するレジスタによれば、いくつかの異なる適
用が可能である。主要な適用は基準周波数Ｆ、から未知
の周波数Ｆ１を測定することであって、割算の前または
後のレジスタの内容（Ｎまたは２Ｎ）がこれらの２つの
周波数の比を表わす。
基準周波数Ｆ はＦｌとＦ２のいずれでもよい。
しかしもし未知の周波数Ｆ１に反比例する応答時間を得
ることが所望されるなら、未知周波数としてＦ２がとら
れる。周波数Ｆ１の信号は詳しくは刻時信号または調整
可能な発生器からの信号である。
ることが所望されるなら、未知周波数としてＦ２がとら
れる。周波数Ｆ１の信号は詳しくは刻時信号または調整
可能な発生器からの信号である。
核入射の場合のように周波数信号Ｅ１がランダムである
場合には周波数Ｆ、が２進カウンタによりあらかじめ割
算され、それが平滑化を可能にし、従って周波数のゆら
ぎを防止する。しかしながら周波数Ｆ１の信号レベルの
変化が遅いがまたは全くない場合、前記割算回路は随意
選択となる。
場合には周波数Ｆ、が２進カウンタによりあらかじめ割
算され、それが平滑化を可能にし、従って周波数のゆら
ぎを防止する。しかしながら周波数Ｆ１の信号レベルの
変化が遅いがまたは全くない場合、前記割算回路は随意
選択となる。
かくて既知の一定周波数Ｆ２がレジスターのシフト入力
に与えられ、また未知周波数Ｆ１の信号がその計数入力
に与えられると、比Ｆ１／Ｆ２を表わしているレジスタ
の内容から未知周波数Ｆ１を演緯することができる。か
くて、核事象を表わす周波数Ｆ１の信号とＩＨ２に等し
い周波数Ｆ２の信号を導入することにより、レジスタの
内容Ｎが１秒当たりの計数で表現される比率を表わす。
に与えられ、また未知周波数Ｆ１の信号がその計数入力
に与えられると、比Ｆ１／Ｆ２を表わしているレジスタ
の内容から未知周波数Ｆ１を演緯することができる。か
くて、核事象を表わす周波数Ｆ１の信号とＩＨ２に等し
い周波数Ｆ２の信号を導入することにより、レジスタの
内容Ｎが１秒当たりの計数で表現される比率を表わす。
本発明によるｎ個の双安定セルを有する２進レジスタを
周波数弁別器として用いれば未知の周波数を選択された
しきい値周波数と比較することを可能にする。未知の周
波数Ｆ１とＦ２はしきい値周波数に対して、また基準周
波数Ｆ２またはＦｌことによって定められる。この関係
式はオーダーｌの双安定がレジスタの内容の割算に続い
て能動化される場合か、または、割算に先立ってオーダ
ーｉ＋１の双づ定が能動化される場合に確立され、算に
続いて状態０にある場合、または、オーダーｉ＋１°の
双安定が割算に先立って状！！ｉｏにある場合に確立さ
れる。従って、割算に続いて読み取りがなされる場合に
は、オーダーｉの双安定の能動化によって、また割り算
より先に読み取りが行われる場合には、オーダーｉ＋１
の双安定の能動化によってしきい値周波数を超えるパル
スが生成さ成される。しきい値周波数は最も高いオーダ
ーの双安定によって好都合に実現され、その能動化がし
きい値で通過するパルスを生成する。
周波数弁別器として用いれば未知の周波数を選択された
しきい値周波数と比較することを可能にする。未知の周
波数Ｆ１とＦ２はしきい値周波数に対して、また基準周
波数Ｆ２またはＦｌことによって定められる。この関係
式はオーダーｌの双安定がレジスタの内容の割算に続い
て能動化される場合か、または、割算に先立ってオーダ
ーｉ＋１の双づ定が能動化される場合に確立され、算に
続いて状態０にある場合、または、オーダーｉ＋１°の
双安定が割算に先立って状！！ｉｏにある場合に確立さ
れる。従って、割算に続いて読み取りがなされる場合に
は、オーダーｉの双安定の能動化によって、また割り算
より先に読み取りが行われる場合には、オーダーｉ＋１
の双安定の能動化によってしきい値周波数を超えるパル
スが生成さ成される。しきい値周波数は最も高いオーダ
ーの双安定によって好都合に実現され、その能動化がし
きい値で通過するパルスを生成する。
かくて、本発明におけるレジスタに一定周波数Ｆ２の信
号と未知９周波数Ｆ１の信号を与えると、もし選択され
た周波数しきい値を実現する双安定が状！ＩＯにあれば
、周波数Ｆ１はしきい値周波数以下であり、一方、もし
それが状！！１１にあれば、周波数Ｆ１は選択されたし
きい値周波数に等しいか、さもなくば、より高い。この
特別な場合には、ｎ個の双安定を有する２進レジスタが
周波数弁別器として用いられる。
号と未知９周波数Ｆ１の信号を与えると、もし選択され
た周波数しきい値を実現する双安定が状！ＩＯにあれば
、周波数Ｆ１はしきい値周波数以下であり、一方、もし
それが状！！１１にあれば、周波数Ｆ１は選択されたし
きい値周波数に等しいか、さもなくば、より高い。この
特別な場合には、ｎ個の双安定を有する２進レジスタが
周波数弁別器として用いられる。
最後に能動化された双安定に対応するオーダーがレジス
タの内容の２を底とした対数の切り上げを表わすことは
既に示しており、前記対数の精度は、能動化されたより
低いオーダーの双安定を計算に入れることによって向上
させることが可能である。かくして、ｎ個の双安定を有
する２進レジスタの内容のアナログ表示を得ることは、
そこに表示手段を付随させることによって可能となる。
タの内容の２を底とした対数の切り上げを表わすことは
既に示しており、前記対数の精度は、能動化されたより
低いオーダーの双安定を計算に入れることによって向上
させることが可能である。かくして、ｎ個の双安定を有
する２進レジスタの内容のアナログ表示を得ることは、
そこに表示手段を付随させることによって可能となる。
この適用例は第２ａ図と第２ｂ図に関してより詳細に記
述しよう。
述しよう。
ｎ個の双安定を有する２進レジスターの内容が周波数Ｆ
とＦ２の各パルスＳ１と８２の闇でゆらぐのを防止す
るために、レジスターにバッファレジスタ７を付随させ
ることが可能であり、それがレジスターの内容を周波数
Ｆ２を持つ信号Ｓ２の各パルスについてロードする。バ
ッファレジスタ７はｎ個のセルを有し、ｉを１≦ｌ≦ｎ
であるような整数として各セルＴ、が双安定Ｂｉの出力
１暢 に接続される。周波数Ｆ２の信号Ｓ２もバッファレジス
タの入力に与えられるので、信号Ｓ２の各パルスについ
て各双安定Ｂｉの内容が割算の前まま たは後に対応するバッファレジスタのセルＴ、に０−ド
される。
とＦ２の各パルスＳ１と８２の闇でゆらぐのを防止す
るために、レジスターにバッファレジスタ７を付随させ
ることが可能であり、それがレジスターの内容を周波数
Ｆ２を持つ信号Ｓ２の各パルスについてロードする。バ
ッファレジスタ７はｎ個のセルを有し、ｉを１≦ｌ≦ｎ
であるような整数として各セルＴ、が双安定Ｂｉの出力
１暢 に接続される。周波数Ｆ２の信号Ｓ２もバッファレジス
タの入力に与えられるので、信号Ｓ２の各パルスについ
て各双安定Ｂｉの内容が割算の前まま たは後に対応するバッファレジスタのセルＴ、に０−ド
される。
第１ｂ図は、本発明における４個の双安定を有する２進
レジスタの入力に与えられる信号の例に関するタイミン
グ図であって、これらの双安定から異なる状態がもたら
される。このタイミング図は本発明測定方法によって用
いられるレジスターの動作に関するのみならず、そこに
随意選択により付随させられるバッファレジスタ７の動
作に関しても、より良い理解を与えるはずである。
レジスタの入力に与えられる信号の例に関するタイミン
グ図であって、これらの双安定から異なる状態がもたら
される。このタイミング図は本発明測定方法によって用
いられるレジスターの動作に関するのみならず、そこに
随意選択により付随させられるバッファレジスタ７の動
作に関しても、より良い理解を与えるはずである。
Ｆ１≫Ｆ２として、周波数Ｆ１に対応する信号Ｓ１がレ
ジスターの計数入力に与えられ、また周波数Ｆ２の信号
Ｓ２がレジスターのシフト入力に与えられる。４つの双
安定セル８ １Ｂｉ２、ＢｉＢ４の状態は２°に対応す
る最低オーダーの双安定Ｂｉから２ に対応する最高オ
ーダーの双安定Ｂ４までオーダーによって表わされる。
ジスターの計数入力に与えられ、また周波数Ｆ２の信号
Ｓ２がレジスターのシフト入力に与えられる。４つの双
安定セル８ １Ｂｉ２、ＢｉＢ４の状態は２°に対応す
る最低オーダーの双安定Ｂｉから２ に対応する最高オ
ーダーの双安定Ｂ４までオーダーによって表わされる。
信号Ｓ１の第１のパルスに先立って、４つの双安定の能
動レベルまたは非能動レベルによって表わされるレジス
タの内容は２進法で１００１′である。信号Ｓ１の第１
のパルスがレジスタの内容を１単位だけ増分させるので
、新しい内容は１０１０になる。信号Ｓ１の第２のパル
スでレジスタの内容が当然１０１１となり、信号Ｓ２の
パルスがレジスターの入力に与えられるまで以下同様に
なる。信号Ｓ２の第１のパルスより前ではレジスタの内
容は１１００である。信号Ｆ２のパルスがレジスタの内
容を最高オーダーの双安定Ｂ４から最低オーダーの双安
定Ｂｉまで双安定１つ分だけシフトさせて最高オーダー
の双安定Ｂ４を非能動化する。するとレジスタの内容が
０１１０となり、これは２による割算と等価である。こ
のように、これらの操作が連続的に繰り返され、従って
レジスタの内容が各シフトの間に値Ｎと２Ｎの間でゆら
ぐ。
動レベルまたは非能動レベルによって表わされるレジス
タの内容は２進法で１００１′である。信号Ｓ１の第１
のパルスがレジスタの内容を１単位だけ増分させるので
、新しい内容は１０１０になる。信号Ｓ１の第２のパル
スでレジスタの内容が当然１０１１となり、信号Ｓ２の
パルスがレジスターの入力に与えられるまで以下同様に
なる。信号Ｓ２の第１のパルスより前ではレジスタの内
容は１１００である。信号Ｆ２のパルスがレジスタの内
容を最高オーダーの双安定Ｂ４から最低オーダーの双安
定Ｂｉまで双安定１つ分だけシフトさせて最高オーダー
の双安定Ｂ４を非能動化する。するとレジスタの内容が
０１１０となり、これは２による割算と等価である。こ
のように、これらの操作が連続的に繰り返され、従って
レジスタの内容が各シフトの間に値Ｎと２Ｎの間でゆら
ぐ。
これらのゆらぎを防ぐために、本発明によって動作する
ｎ個の双安定を有するレジスタに従来のバッファレジス
タを付随させ、その中に信号Ｓ２が現れる度にシフトす
る前か後のレジスタの内容をロードすることができる。
ｎ個の双安定を有するレジスタに従来のバッファレジス
タを付随させ、その中に信号Ｓ２が現れる度にシフトす
る前か後のレジスタの内容をロードすることができる。
４つの双安定Ｂ 、Ｂ 、Ｂ 、Ｂ を有する
レジスタであって、それに４つのセルＴ１、Ｔ２、Ｔ３
、Ｔ４を有するバッファレジスタが付随する場合、この
例ではｉが１≦１≦４であるような整数であるとして、
各セルＴ、が双安定Ｂｉの出力に接続される。
レジスタであって、それに４つのセルＴ１、Ｔ２、Ｔ３
、Ｔ４を有するバッファレジスタが付随する場合、この
例ではｉが１≦１≦４であるような整数であるとして、
各セルＴ、が双安定Ｂｉの出力に接続される。
各々４つの双安定Ｂｉ、Ｂ２、Ｂ３、Ｂ４に各各付随す
る４つのバッファセルＴ 、Ｔ 、Ｔ 。
る４つのバッファセルＴ 、Ｔ 、Ｔ 。
■４の別個の状態も第１ｂ図に表わされている。
信号Ｓ２の各パルスについて、各双安定Ｂｉの内容がシ
フトされる前に対応するセルＴ１にロードされているこ
とがわかる。かくて信号Ｓ２の第１のパルスによって、
４つの双安定を有するレジスタの内容は２進法で１１０
０である。次いでこの数が付随するバッファレジスタに
ロードされると、セル■４、Ｔ３、Ｔ２、■１の各々が
状態１１００になり、このことが信号Ｓ２の各パル゛ス
についてあてはまる。
フトされる前に対応するセルＴ１にロードされているこ
とがわかる。かくて信号Ｓ２の第１のパルスによって、
４つの双安定を有するレジスタの内容は２進法で１１０
０である。次いでこの数が付随するバッファレジスタに
ロードされると、セル■４、Ｔ３、Ｔ２、■１の各々が
状態１１００になり、このことが信号Ｓ２の各パル゛ス
についてあてはまる。
この例では周波数Ｆ１とＦ２が最初定数なので、レジス
タの内容が変化しない。そして、信号Ｓ２の最後の２つ
に示されているパルスの間の周波数Ｆ２がより低いので
、信号Ｓ２の最後のパルスにおいてレジスタの内容（１
１０１）が信号Ｓ２の先行するパルスにおける内容（１
１００）より高くなる。
タの内容が変化しない。そして、信号Ｓ２の最後の２つ
に示されているパルスの間の周波数Ｆ２がより低いので
、信号Ｓ２の最後のパルスにおいてレジスタの内容（１
１０１）が信号Ｓ２の先行するパルスにおける内容（１
１００）より高くなる。
第２ａ図は、本発明におい、て用いられる、ｎ個の双安
定（ＢｉＢ ・・・Ｂｏ）を有するレジスターを示し
ており、それには表示手段１０が付随していてレジスタ
の内容の対数に比例するアナログ信号の生成を可能にし
ている。ｉを１≦ｉ≦ｎであるような整数として各双安
定Ｂｉが表示手■ 段り、に接続される。
定（ＢｉＢ ・・・Ｂｏ）を有するレジスターを示し
ており、それには表示手段１０が付随していてレジスタ
の内容の対数に比例するアナログ信号の生成を可能にし
ている。ｉを１≦ｉ≦ｎであるような整数として各双安
定Ｂｉが表示手■ 段り、に接続される。
■
表示手段Ｄ・は双安定Ｂｉの出力と双安定Ｂｉ＋１に接
続された論理ＯＲゲートの出力とに接続された論理ＯＲ
ゲート１１を含む。各論理ＯＲゲート１１は、一般に負
荷抵抗１３により表示セル１５の出力に接続される。表
示セルは詳しくは液晶セルまたは発光ダイオードであっ
て図の例にあるごとくである。
続された論理ＯＲゲートの出力とに接続された論理ＯＲ
ゲート１１を含む。各論理ＯＲゲート１１は、一般に負
荷抵抗１３により表示セル１５の出力に接続される。表
示セルは詳しくは液晶セルまたは発光ダイオードであっ
て図の例にあるごとくである。
これらの表示手段に基づいてレジスターの内容の対数に
比例する値の電圧または電流のジェネレータを形成する
ことが可能であり、表示セル１５を除去して負荷抵抗１
３を抵抗フィードバック路を有する演算増幅器の入力に
接続することによって加算回路が得られる。
比例する値の電圧または電流のジェネレータを形成する
ことが可能であり、表示セル１５を除去して負荷抵抗１
３を抵抗フィードバック路を有する演算増幅器の入力に
接続することによって加算回路が得られる。
レジスタの内容の対数をアナログ光表示するために、ま
た所望される表示における原点の関数として、ランプ形
状に組み立てられた全ての表示セルの共通点が正の電源
電圧レベルまたは負の電源電圧レベル（共通のカソード
または共通のアノード）に接続される。
た所望される表示における原点の関数として、ランプ形
状に組み立てられた全ての表示セルの共通点が正の電源
電圧レベルまたは負の電源電圧レベル（共通のカソード
または共通のアノード）に接続される。
共通の電圧レベルが正である場合、表示の原点は最高オ
ーダーの双安定Ｂ に付随する表示手段Ｄ、に対応する
。共通の電圧レベルが負であるかまたは図の例のごとく
大地に対応する場合、表示の原点は最低オーダーの双安
定Ｂｉに付随する表示手段Ｄ１に対応する。
ーダーの双安定Ｂ に付随する表示手段Ｄ、に対応する
。共通の電圧レベルが負であるかまたは図の例のごとく
大地に対応する場合、表示の原点は最低オーダーの双安
定Ｂｉに付随する表示手段Ｄ１に対応する。
図は最低オーダーの双安定Ｂｉを一番上に示しているの
で、表示の原点も一番上にある。最低オーダーの双安定
Ｂｉと表示原点を図の一番下にするためにレジスターと
表示手段を反対の方法で接続することも可能である。
で、表示の原点も一番上にある。最低オーダーの双安定
Ｂｉと表示原点を図の一番下にするためにレジスターと
表示手段を反対の方法で接続することも可能である。
そのような配置の場合には、また相互接続された論理Ｏ
Ｒゲートによって、能動化された最高オーダーの双安定
は、そこに付随する表示セル１５のみならず、より低い
オーダーの双安定に付随する表示セルの全てをもスイッ
チオンする。
Ｒゲートによって、能動化された最高オーダーの双安定
は、そこに付随する表示セル１５のみならず、より低い
オーダーの双安定に付随する表示セルの全てをもスイッ
チオンする。
従って、もしレジスタの内容が１０１１０に等しければ
、能動化された最高オーダーの双安定Ｂ は、双安定Ｂ
、Ｂ３、Ｂ ％Ｂｉに付随する表示セル全てを、
それらの状態の如何にかかりらす、制御する。これに反
し双安定８ １Ｂ １・・・・Ｂ はスイッチオフさ
れたままである。
、能動化された最高オーダーの双安定Ｂ は、双安定Ｂ
、Ｂ３、Ｂ ％Ｂｉに付随する表示セル全てを、
それらの状態の如何にかかりらす、制御する。これに反
し双安定８ １Ｂ １・・・・Ｂ はスイッチオフさ
れたままである。
能動化された双安定の最高オーダーのランクはレジスタ
の内容の２を底とした対数の切り上げ（ｅＸｃｅｓｓ）
を表わす。問題とする例では双安定Ｂ５のオーダーが完
全整数の５に対応し、かくて２進数１０１１０の２を底
とした対数 ４．４５９４の切り上げを表わす。
の内容の２を底とした対数の切り上げ（ｅＸｃｅｓｓ）
を表わす。問題とする例では双安定Ｂ５のオーダーが完
全整数の５に対応し、かくて２進数１０１１０の２を底
とした対数 ４．４５９４の切り上げを表わす。
レジスタの内容のゆらぎの故に、表示手段とｎ個の双安
定を伴うレジスターとの間にバッファレジスタ７を挿入
することが可能である。すると後者は第１ａ図に関して
述べたのと同様な方法で用いられ、バッファレジスタ７
の各セルＴｉも対応する表示手段のり、の論理ＯＲゲー
ト１１の入力にその出力が接続される。
定を伴うレジスターとの間にバッファレジスタ７を挿入
することが可能である。すると後者は第１ａ図に関して
述べたのと同様な方法で用いられ、バッファレジスタ７
の各セルＴｉも対応する表示手段のり、の論理ＯＲゲー
ト１１の入力にその出力が接続される。
上述の表示手段１０はレジスタの内容の２を底とする対
数を切り上げまたは切り捨て（ｄｅｆｉ−ｃｉｅｎｃｙ
）によって、例えば表示原点を双安定１つ分だけシフト
することによりアナログ流に表示することを可能にする
。表示の精度を増すためには能動化されている最高オー
ダーの双安定より低いオーダーの双安定の状態を計算に
入れる必要がある。
数を切り上げまたは切り捨て（ｄｅｆｉ−ｃｉｅｎｃｙ
）によって、例えば表示原点を双安定１つ分だけシフト
することによりアナログ流に表示することを可能にする
。表示の精度を増すためには能動化されている最高オー
ダーの双安定より低いオーダーの双安定の状態を計算に
入れる必要がある。
第２ｂ図はｎ個の双安定を有するレジスターの内容に関
する２を底とした対数のアナログ表示の精度を向上させ
ることを可能にする表示手段を示している。１／（２２
）の精度を表示上で得るためにはｉとｐが１≦ｉ≦ｎお
よびｐ≧１であるような整数であるとして２Ｄ−１個の
中間表示手段２５が双安定Ｂｉに付随する表示手段Ｄｉ
と双安定Ｂｉ＋１に付随する表示手段り国との間で用い
られる。
する２を底とした対数のアナログ表示の精度を向上させ
ることを可能にする表示手段を示している。１／（２２
）の精度を表示上で得るためにはｉとｐが１≦ｉ≦ｎお
よびｐ≧１であるような整数であるとして２Ｄ−１個の
中間表示手段２５が双安定Ｂｉに付随する表示手段Ｄｉ
と双安定Ｂｉ＋１に付随する表示手段り国との間で用い
られる。
かくて、ｐ個の中間表示手段が各々論理ＡＮＤゲート２
１を通じて一方ではちょうどｐｍのより低いオーダーの
双安定Ｂｉ 、Ｂト２、・・・・Ｂｉ−０の１つに接続
され、他方では双安定Ｂｉに接続される。他の中間表示
手段は各々論理ＡＮＤゲート２３を通じて中間表示手段
のうち２つの論理ＡＮＤゲート２１の出力に接続され、
２°−１個の中間表示手段がオーダーの大きさの最も高
いものから低いものへの順序で配置される。
１を通じて一方ではちょうどｐｍのより低いオーダーの
双安定Ｂｉ 、Ｂト２、・・・・Ｂｉ−０の１つに接続
され、他方では双安定Ｂｉに接続される。他の中間表示
手段は各々論理ＡＮＤゲート２３を通じて中間表示手段
のうち２つの論理ＡＮＤゲート２１の出力に接続され、
２°−１個の中間表示手段がオーダーの大きさの最も高
いものから低いものへの順序で配置される。
１／（２ｐ）の精度は双安定Ｂｉ＋１よりのみ適用 ４
゜されることは明きらかである。
゜されることは明きらかである。
図の例においては１／４ （ｐ−２）以内の対数を評
価することを可能にする３つの中間表示手段（２５）を
有する装置が示されている。従って双安定Ｂｉと双安゛
定Ｂｉ＋１との間において、前記３つの中間表示手段は
各々オーダーの大きさの最も低いものから最も高いもの
の順に、論理ＡＮＤゲート２１を通じて双安定Ｂｉと双
安定Ｂｉ−２に接続され、第２の論理ＡＮＤゲート２１
を通じて双安定Ｂ と双安定Ｂｉ−１に接続され、また
最後に第３の論理ＡＮＤゲート２３を通じて２つの論理
ＡＮＤゲート２１の出力に接続され、それがＢｉ。
価することを可能にする３つの中間表示手段（２５）を
有する装置が示されている。従って双安定Ｂｉと双安゛
定Ｂｉ＋１との間において、前記３つの中間表示手段は
各々オーダーの大きさの最も低いものから最も高いもの
の順に、論理ＡＮＤゲート２１を通じて双安定Ｂｉと双
安定Ｂｉ−２に接続され、第２の論理ＡＮＤゲート２１
を通じて双安定Ｂ と双安定Ｂｉ−１に接続され、また
最後に第３の論理ＡＮＤゲート２３を通じて２つの論理
ＡＮＤゲート２１の出力に接続され、それがＢｉ。
Ｂｉ＋Ｂｉ 、Ｂｉ＋８． ＋Ｂｉ−２を順次表示
＋ ＋−２＋ ＋−１することを可能
にする。
＋ ＋−２＋ ＋−１することを可能
にする。
本発明に従って用いられるｎ個の双安定を有する２進レ
ジスタの応用例はきわめて多数あり、上述したものは非
限定的性質のものであって、そのようなレジスタを用い
た他のいかなる例も本発明の範囲内に帰する。
ジスタの応用例はきわめて多数あり、上述したものは非
限定的性質のものであって、そのようなレジスタを用い
た他のいかなる例も本発明の範囲内に帰する。
第１ａ図は本発明に従う測定方法において用いられる、
ｎ個の双安定セルを有するレジスタを例示する概略図、
第１ｂ図は本発明に従う測定方法において用いられる４
個の双安定を有するレジスタに与えられる入力信号のみ
ならずバッファレジスタに伝送されるこれらの双安定の
結果的状態をも示す例証的なタイミング図、第２ａ図は
本発明に従う、測定方法において用いられる、ｎ個の双
安定セルを有する２進レジスタの一応用例であって、前
記レジスタの内容の２を底ととする対数表示を可能にす
るものに関する概略図、第２ｂ図は、第２ａ図の応用例
における表示精度の向上を可能ならしめる一興体例を示
す概略図である。 符号の説明 １・・・２進レジスタ、 ７・・・バッファレジスタ、 １ｏ・・・表示手段、 １１・・・論理ＯＲゲート、 １３・・・負荷抵抗、 １５・・・表示セル、 ２１．２３・・・論理ＡＮＤゲート、 ２５・・・中間表示手段、 ８１〜Ｂｉ・・・双安定セル、 Ｄ１〜Ｄｏ・・・表示手段、 Ｓｌ・・・第１のパルス、 Ｓ２・・・第２のパルス、
ｎ個の双安定セルを有するレジスタを例示する概略図、
第１ｂ図は本発明に従う測定方法において用いられる４
個の双安定を有するレジスタに与えられる入力信号のみ
ならずバッファレジスタに伝送されるこれらの双安定の
結果的状態をも示す例証的なタイミング図、第２ａ図は
本発明に従う、測定方法において用いられる、ｎ個の双
安定セルを有する２進レジスタの一応用例であって、前
記レジスタの内容の２を底ととする対数表示を可能にす
るものに関する概略図、第２ｂ図は、第２ａ図の応用例
における表示精度の向上を可能ならしめる一興体例を示
す概略図である。 符号の説明 １・・・２進レジスタ、 ７・・・バッファレジスタ、 １ｏ・・・表示手段、 １１・・・論理ＯＲゲート、 １３・・・負荷抵抗、 １５・・・表示セル、 ２１．２３・・・論理ＡＮＤゲート、 ２５・・・中間表示手段、 ８１〜Ｂｉ・・・双安定セル、 Ｄ１〜Ｄｏ・・・表示手段、 Ｓｌ・・・第１のパルス、 Ｓ２・・・第２のパルス、
Claims (11)
- （１）ｎ個の相互接続された双安定セルを有する２進レ
ジスタの利用プロセスであつて、Ｆ＿１≫Ｆ＿２として
周波数Ｆ＿１の第１のパルス信号Ｓ＿１が計数入力に与
えられ、また周波数Ｆ＿２の第２のパルス信号Ｓ＿２が
シフト入力に与えられ、レジスタの内容が第１の信号Ｓ
＿１の各パルスについて不変的に１単位だけ増分され、
第２の信号Ｓ＿２の各パルスについてレジスタの内容を
２で分割するようにシフトされ、前記レジスタの内容に
よつて２つの周波数の比を表わすようにしたことを特徴
とする２進レジスタを利用する測定方法。 - （２）特許請求の範囲第１項の記載の測定方法において
、ｎ個の双安定セルを有する前記２進レジスタの内容が
前記第２の信号Ｓ＿２の各パルスについて、前記２進レ
ジスタに接続されたｎ個のセルを有するバッファレジス
タにロードされることを特徴とする前記２進レジスタを
利用する測定方法。 - （３）特許請求の範囲第１項の記載の測定方法において
、基準信号と未知周波数の信号とがｎ個の双安定セルを
有する前記レジスタの入力に与えられ、前記レジスタの
内容が前記基準周波数に基づいて未知の周波数の測定を
可能にすることを特徴とする２進レジスタを利用する前
記測定方法。 - （４）特許請求の範囲第１項の記載の測定方法において
、ｎ個の双安定セルを有する前記２進レジスタの内容の
２を底とした対数が前記２進レジスタに接続された表示
手段によつて表示され、ｉを１≦ｉ≦ｎであるような整
数として各々の能動化された双安定セルＢ＿ｉが１０進
法で数値２＾（＾ｉ＾−＾１＾）を表わすことを特徴と
する２進レジスタを利用する前記測定方法。 - （５）特許請求の範囲第１項の記載の測定方法において
、所定の値に対する前記比の推移を検出するために、検
出パルスが前記値を実現する双安定セルの能動化に対応
することを特徴とするｎ個の双安定セルを伴う２進レジ
スタ利用する前記測定方法。 - （６）ｎ個の双安定セルを有する２進レジスタを利用す
る特許請求の範囲第１項記載の測定方法を実行するため
の装置であつて：ｎ個の双安定セルを有する２進レジス
タと該レジスタの内容の２を底とする対数を表示するた
めの表示手段とを含み、前記手段が一方では前記２進レ
ジスタの出力に接続され、他方では前記手段全てに共通
な電圧レベルに接続され、各表示手段が出力によつて表
示セルに接続された論理ＯＲゲートを含み、表示手段の
論理ＯＲゲートの出力がより低いオーダーの表示手段に
おける論理ゲートの入力にも接続されることを特徴とす
る、２進レジスタを利用する測定方法を実行するための
装置。 - （７）特許請求の範囲第６項の記載の装置において、前
記表示セルが発光ダイオードであることを特徴とする、
前記２進レジスタを利用する測定方法を実行するための
装置。 - （８）特許請求の範囲第６項の記載の装置において、前
記表示セルが液晶セルであることを特徴とする、前記２
進レジスタを利用する測定方法を実行するための装置。 - （９）特許請求の範囲第６項の記載の装置において、各
表示手段が単一の双安定セルに同時に接続されることを
特徴とする、前記２進レジスタを利用する測定方法を実
行するための装置。 - （１０）特許請求の範囲第６項の記載の装置において、
ｉとｐが１≦ｉ≦ｎおよびｐ≧１であるような整数とし
て、前記表示手段が２＾ｐ−１個の中間表示手段を有し
て表示上１／（２＾ｐ）の精度を有することを可能にし
、前記中間表示手段が双安定セルＢ＿ｉに付随する表示
手段と双安定Ｂ＿ｉ＿＋＿１に付随する双安定セルＢ＿
ｉ＿＋＿１に付随する表示手段との間に配置され、前記
中間表示手段が双安定セルＢ＿ｉ、Ｂ＿ｉ＿−＿１、・
・・、Ｂ＿ｉ＿−＿ｐの内容の和を作成する論理装置に
よつて制御されるようにしたことを特徴とする、前記２
進レジスタを利用する測定方法を実行するための装置。 - （１１）特許請求の範囲第６項の記載の装置において、
ｎ個のセルを有するバッファレジスタをも含み、各セル
が前記２進レジスタの単一の双安定セルの出力に接続さ
れることを特徴とする、前記２進レジスタを利用する測
定方法を実行するための装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8510173A FR2584549B1 (fr) | 1985-07-03 | 1985-07-03 | Procede d'utilisation d'un registre binaire a n cellules bistables permettant de determiner le rapport de deux frequences et dispositif pour la mise en oeuvre du procede |
| FR8510173 | 1985-07-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS629275A true JPS629275A (ja) | 1987-01-17 |
Family
ID=9320935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61155241A Pending JPS629275A (ja) | 1985-07-03 | 1986-07-03 | ２進レジスタを利用する測定方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4688236A (ja) |
| EP (1) | EP0208602B1 (ja) |
| JP (1) | JPS629275A (ja) |
| DE (1) | DE3676240D1 (ja) |
| FR (1) | FR2584549B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748328A (en) * | 1990-01-19 | 1998-05-05 | Canon Kabushiki Kaisha | Color image processing apparatus which forms dot images at varying positions on a scanning line |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2626687B1 (fr) * | 1988-02-02 | 1990-05-25 | Commissariat Energie Atomique | Comparateur numerique, ratiometre numerique et analyseur d'amplitude comportant de tels ratiometres |
| US5987090A (en) * | 1998-02-04 | 1999-11-16 | Gene M. Amdahl | Method and apparatus for a logarithmic shift register |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1059031B (de) * | 1957-09-26 | 1959-06-11 | Siemens Ag | Aus bistabilen Kippstufen aufgebaute Kettenschaltung zum Zaehlen elektrischer Impulse und zur Verschiebung des Zaehlergebnisses |
| FR1343995A (fr) * | 1962-01-02 | 1963-11-22 | Westinghouse Electric Corp | Comparateur de fréquences |
| GB1097021A (en) * | 1964-01-20 | 1967-12-29 | Hawker Siddeley Dynamics Ltd | Improvements in or relating to frequency comparison devices |
| US3539920A (en) * | 1968-03-22 | 1970-11-10 | Gen Motors Corp | Circuit for determining which of two repetitive pulse signals has the highest frequency |
| FR2075867A1 (ja) * | 1969-12-31 | 1971-10-15 | Starkstrom Anlagenbau Veb K | |
| GB1454531A (en) * | 1973-02-12 | 1976-11-03 | Ferranti Ltd | Frequency comparison circuit arrangements |
| US3859512A (en) * | 1973-04-26 | 1975-01-07 | Karl R Ritzinger | Rate meter |
-
1985
- 1985-07-03 FR FR8510173A patent/FR2584549B1/fr not_active Expired - Lifetime
-
1986
- 1986-06-24 US US06/877,847 patent/US4688236A/en not_active Expired - Fee Related
- 1986-06-27 EP EP86401431A patent/EP0208602B1/fr not_active Expired - Lifetime
- 1986-06-27 DE DE8686401431T patent/DE3676240D1/de not_active Expired - Lifetime
- 1986-07-03 JP JP61155241A patent/JPS629275A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748328A (en) * | 1990-01-19 | 1998-05-05 | Canon Kabushiki Kaisha | Color image processing apparatus which forms dot images at varying positions on a scanning line |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0208602B1 (fr) | 1990-12-19 |
| DE3676240D1 (de) | 1991-01-31 |
| EP0208602A1 (fr) | 1987-01-14 |
| FR2584549A1 (fr) | 1987-01-09 |
| FR2584549B1 (fr) | 1990-08-31 |
| US4688236A (en) | 1987-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10352731B2 (en) | Touch sensing circuit and semiconductor device | |
| JP2003066919A (ja) | 半導体集積回路装置 | |
| US3794981A (en) | Realtime computer operation | |
| US3585634A (en) | Cyclically operating analog to digital converter | |
| US4224531A (en) | Data transfer circuit | |
| JPS629275A (ja) | ２進レジスタを利用する測定方法および装置 | |
| US5361219A (en) | Data circuit for multiplying digital data with analog | |
| US4093032A (en) | Electronic weighing apparatus | |
| US3456098A (en) | Serial binary multiplier arrangement | |
| US3644724A (en) | Coded decimal multiplication by successive additions | |
| US5012439A (en) | Method and apparatus for performing division | |
| US4726658A (en) | Effective value voltage stabilizer for a display apparatus | |
| US3223831A (en) | Binary division apparatus | |
| US2952407A (en) | Parallel adder circuit | |
| US2848166A (en) | Counter | |
| GB2181282A (en) | Timing signal generating apparatus | |
| US4248316A (en) | Error detecting apparatus for a scale having a digital display | |
| US2958787A (en) | Multistable magnetic core circuits | |
| JP2803119B2 (ja) | Ｃｍｏｓゲートアレイ消費電力計算方式 | |
| US2888200A (en) | Circuitry for performing square root | |
| JP2976276B2 (ja) | タイミング発生器 | |
| US4293917A (en) | Non-linear function generator | |
| US3632998A (en) | Electronic counter in which the display of nonsignificant digits is blanked | |
| US3292173A (en) | Digital decoding apparatus | |
| US3900719A (en) | Hybrid arithmetic device |