JPS6290624A - Image display device - Google Patents
Image display deviceInfo
- Publication number
- JPS6290624A JPS6290624A JP60229832A JP22983285A JPS6290624A JP S6290624 A JPS6290624 A JP S6290624A JP 60229832 A JP60229832 A JP 60229832A JP 22983285 A JP22983285 A JP 22983285A JP S6290624 A JPS6290624 A JP S6290624A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- pixel
- row
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は複数の行電極を有する基板と複数の列電極を有
する対向基板間に挟持される液晶を用いた画像表示装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image display device using a liquid crystal sandwiched between a substrate having a plurality of row electrodes and a counter substrate having a plurality of column electrodes.
[従来の技術]
従来のマトリックス型の画像表示装置は、大表示8州化
しようとすると、行電極数に応じて駆動デユーティ比が
小さくなり、コントラストが低下し、視覚が狭くなる問
題がありこれを解決する手段として、各画素の画素電極
を個別にダイオードを介して行電極と接続し駆動するこ
とが考えられた。[Prior Art] In conventional matrix-type image display devices, when trying to achieve a large display of 8 regions, the drive duty ratio decreases depending on the number of row electrodes, resulting in a decrease in contrast and a narrowing of the visual field. As a means to solve this problem, it has been considered to connect and drive the pixel electrode of each pixel individually with the row electrode via a diode.
[発明の解決しようとする問題点]
しかしこの装置は行電極と画素電極間のダイオードが1
個で単方向性であることから液晶の交流駆動に問題があ
った。本発明の目的は、上記欠点を除去した高品質な画
像表示装置を提供することにある。[Problems to be solved by the invention] However, this device has only one diode between the row electrode and the pixel electrode.
There was a problem with AC driving of the liquid crystal because it was unidirectional. An object of the present invention is to provide a high-quality image display device that eliminates the above-mentioned drawbacks.
[問題点を解決するための手段]
各画素の画素電極と行電極間に双方向性となる様にダイ
オードを二個配列し、駆動信号を工夫すれば、液晶を駆
動する電極間に所定の周期で反転電位を与え交流駆動を
することができる。本発明はこの考え方に基づき、複数
の行電極を有する基板と複数の列電極を有する対向基板
間に挟持される液晶を用いて表示を行なう画像表示装置
において、一行の画素における行電極は、画素電極との
間に互いに逆方向のダイオードが形成された対となる第
一、第二の二本の電極から構成され1列電極と画素電極
との間に蓄えられる画素データのサイクルが表示データ
期間と消去データ期間に続き、データの反転する表示デ
ータ期間と消去データ期間を有する様にし1画素毎にダ
イオードで液晶を駆動することにより、デユーティ比を
上げ、表示性能の向上を図ったものである。[Means for solving the problem] By arranging two diodes so that they are bidirectional between the pixel electrode and the row electrode of each pixel and devising the drive signal, a predetermined distance between the electrodes that drive the liquid crystal can be achieved. AC drive can be performed by applying an inverted potential periodically. The present invention is based on this idea, and in an image display device that performs display using a liquid crystal sandwiched between a substrate having a plurality of row electrodes and a counter substrate having a plurality of column electrodes, the row electrode in one row of pixels is The display data period is the cycle of pixel data stored between the one column electrode and the pixel electrode, which is composed of a pair of first and second electrodes with diodes in opposite directions formed between the electrodes. Following the erase data period, there is a display data period and an erase data period in which the data is inverted, and by driving the liquid crystal with a diode for each pixel, the duty ratio is increased and display performance is improved. .
第1図は本発明の画像表示装置の液晶表示体の平面図で
あり、(1)は複数の行電極を有する基板、(2)は複
数の列電極を有する対向基板であり、基板(1)(2)
間に液晶を挟持している。列電極群は表示エリアが上、
下半面に二分割される様に(9) ; (10)の如く
分離して形成され、(3)(4) 、; (5)(8)
に示される行電極群とは直交し、(1)上に形成された
上゛ト面の画素電極(7)は(9)との間、下半面の画
素電極(8)は(lO)との間で、液晶を駆動している
。上半面の(7)を含む一行の画素における行電極は対
となる二本の電極(3)(4)から、下半面の(8)を
含む一行の画素における行電極は同様に二本の電極(5
)CF3)から構成されている。(2)の(1)に重な
る面内に形成されている幅の広い列電極は透明電極であ
り、基板の端部からその幅の広い電極につながり(2)
の基板半面を走る列電極は金属電極或いは金属電極と透
明電極が積層された電極である。FIG. 1 is a plan view of a liquid crystal display of an image display device of the present invention, in which (1) is a substrate having a plurality of row electrodes, (2) is a counter substrate having a plurality of column electrodes, and the substrate (1) is a counter substrate having a plurality of column electrodes. )(2)
A liquid crystal is sandwiched between them. The display area of the column electrode group is on top,
It is divided into two parts on the lower half (9); It is formed separately as shown in (10), (3) (4), (5) (8)
The pixel electrode (7) on the top surface formed on (1) is between (9) and the pixel electrode (8) on the lower half surface is perpendicular to the row electrode group shown in (1). The liquid crystal is driven between the two. The row electrode in a row of pixels including (7) on the upper half is formed by the pair of two electrodes (3) and (4), and the row electrode in a row of pixels including (8) in the lower half is similarly formed by two electrodes (3) and (4). Electrode (5
)CF3). The wide column electrodes formed in the plane that overlaps (1) in (2) are transparent electrodes, and are connected from the edge of the substrate to the wide electrodes (2).
The column electrodes running on one half of the substrate are metal electrodes or electrodes in which a metal electrode and a transparent electrode are laminated.
第2図は第1図と同様に本発明の画像表示装置の液晶表
示体の平面図であり、(11)、 (12)。Similar to FIG. 1, FIG. 2 is a plan view of the liquid crystal display of the image display device of the present invention, (11) and (12).
(13)、 (14)、 (15)、 (1B)、 (
17)、 (18)は(1)。(13), (14), (15), (1B), (
17), (18) is (1).
(2)、 (3)、 (4)、 (5)、 (8)、
(7)、 (8)に対応し、基板(11)、 (12)
間に液晶を挟持している。(2), (3), (4), (5), (8),
Corresponding to (7) and (8), substrates (11) and (12)
A liquid crystal is sandwiched between them.
対向基板(12)上の列電極群は表示エリアが上、下の
半面に二分割される様に(21) ; (,22)の如
く分離して形成され、(13)、(14) ; (15
)(1B)に示される行電極群とは直交し、(11)上
に形成された上半面の画素電極(17)は(12)上に
形成された上半面の(21)の幅の広い列電極との間、
下半面の画素電極(1日)は(22)の幅の広い列電極
との間で、液晶を駆動している。複数の行電極を有する
基板(11)は、上下の表示エリアに分離されて画素電
極との間で容量を形成する複数の列電極を有し1列電極
(19)は(17)を含む一列のL′h面の各画素′i
[極との間、列電極(20)は(18)を含む一列のト
ド面の各画素電極との間で容μを形成している。複数の
行電極を有する基板(!l)ヒの列電極は、対向基板(
12)1.の列電極に個々に接続されるか、はぼ同等な
電位が個々にかけられ、(18)は(21)と、(2Q
)は(22)と基板外で接続されるか、はぼ同等なタイ
ミングでほぼ同等な電位がかけられる。これは後で構成
を説明する様に例えば一行の画素群を選択する期間の1
/10の期間以内のずれで同等のタイミング、100m
Vの範囲内で同等な電位である。The column electrode group on the counter substrate (12) is formed separately as shown in (21); (, 22) so that the display area is divided into upper and lower halves, and (13), (14); (15
) The row electrode group shown in (1B) is perpendicular to the pixel electrode (17) on the upper half formed on (11), which is wider than the pixel electrode (21) on the upper half formed on (12). between column electrodes,
The pixel electrode (1st) on the lower half drives the liquid crystal between it and the wide column electrode (22). A substrate (11) having a plurality of row electrodes has a plurality of column electrodes that are separated into upper and lower display areas and form a capacitance with a pixel electrode, and one column electrode (19) is a column electrode including (17). Each pixel ′i on the L′h plane of
[The column electrode (20) forms a volume μ with each pixel electrode on the top surface of a row including (18). A substrate with multiple row electrodes (!l) has column electrodes on a counter substrate (!l).
12)1. (18) is connected to (21) and (2Q
) is connected to (22) outside the board, or approximately the same potential is applied at approximately the same timing. This is, for example, one of the periods in which one row of pixels is selected, as will be explained later.
Equivalent timing within a period of /10, 100m
The potentials are equivalent within the range of V.
第3図は一画素毎に形成されたダイオードによって駆動
される本発明の画像表示装置の画素の構成図であり、第
2図の液晶表示体の上半面の(I、 J)〜(tit、
J、1)の4画素を示している。FIG. 3 is a configuration diagram of a pixel of the image display device of the present invention driven by a diode formed for each pixel, and shows (I, J) to (tit,
4 pixels of J, 1) are shown.
(23)(24)は互いに逆方向のダイオード、 (2
5)は画素データの記憶容R,(2B)は画素電極、
(27)は(2B)と対向する基板Eの列電極、(28
)は液品、(29)は各画素電極との間で記憶容量を形
成する列電極、 (30)(31)は(26)との間に
互いに逆方向のダイオードが形成された対となる二本の
行電極であり、 D(J)、 0(J、1)は上半面の
対向基板(12)上の1列、 (J+1)列の列電極の
信号。(23) and (24) are diodes with opposite directions, (2
5) is the pixel data storage capacity R, (2B) is the pixel electrode,
(27) is the column electrode of the substrate E facing (2B), (28
) is a liquid product, (29) is a column electrode that forms a storage capacitor with each pixel electrode, and (30) and (31) are a pair with diodes in opposite directions formed between them and (26). There are two row electrodes, and D(J) and 0(J, 1) are the signals of the column electrodes of the 1st column and the (J+1) column on the upper half of the counter substrate (12).
d(J)、 d(J+1)は上半面の基板(11)上の
1列、(J+1)列の列電極のD(J)、 D(J、1
)とほぼ同等な信号、 dU)、 d(j+1)は下半
面の基板(11)にのj列、(j+1)列の列電極の信
号、R(I);R′(+)とR(I÷1) 、 R′(
I−1)は基板(11)、hの1行と(I÷1)行の対
となる第一:第二の二本の行電極の信号である。(I、
J)=(1,l)とすれば(30)、 (31)が(
13)、 (14)に、(28)が(19)に、(27
)が(21)に、(26)が(17)に該当する。画像
表示装置は、(23)(24) (25)(2B)(2
9)(30)(31)を行電極群と列電極群が互いに直
交する様にマトリックス状に複数配列した基板と、(2
7)の列電極を複数配列した基板との間に液晶(28)
を注入して表示体を構成する。一行の画素の選択期間、
対となる二本の行電極の一方若しくは双方にかけた電位
をダイオードを通して画素電極(2B)に導き、列電極
(27)(29)に加えられるデータとの差電圧を(2
5)及び(28)の並列容量に画素データとして?hえ
、非選択期間には(26)に対しく30)(31)を(
23)(24)が逆方向にバイアスされる電位とし、選
択期間に蓄えた電圧を保持して画像表示する。第1図の
液晶表示体では液晶、第2図の液晶表示体では液晶と記
憶容量からなるこの画素データを蓄える容量は、 (2
3)(24)のダイオードの行電極と画素電極間の8礒
より充分大きくなる様に構成され、画素の非選択期間の
(27)(29)の電位変化に殆ど依存せず(2B)(
27)間の表示電圧を定める。d(J), d(J+1) are D(J), D(J, 1) of the column electrodes in one row and (J+1) row on the upper half substrate (11).
), dU), d(j+1) is the signal of the column electrodes of column j and column (j+1) on the lower half substrate (11), R(I); R'(+) and R( I÷1), R'(
I-1) is the signal of the first and second two row electrodes forming a pair of row 1 and row (I÷1) of h on the substrate (11). (I,
J) = (1, l), then (30) and (31) become (
13), (14), (28) to (19), (27)
) corresponds to (21), and (26) corresponds to (17). The image display device is (23) (24) (25) (2B) (2
9) A substrate in which a plurality of (30) and (31) are arranged in a matrix so that row electrode groups and column electrode groups are orthogonal to each other, and (2
A liquid crystal (28) is placed between the substrate having a plurality of column electrodes arranged in 7).
is injected to form a display body. Selection period of one row of pixels,
The potential applied to one or both of the two row electrodes in a pair is guided to the pixel electrode (2B) through a diode, and the voltage difference between the data applied to the column electrodes (27) and (29) is set to (2B).
5) and (28) as pixel data in parallel capacitance? Heh, during the non-selection period, 30) and (31) for (26) are changed to (
23) and (24) are set as potentials that are biased in the opposite direction, and the voltage stored during the selection period is held to display an image. The capacity for storing this pixel data, which consists of the liquid crystal in the liquid crystal display shown in Figure 1 and the liquid crystal and storage capacity in the liquid crystal display shown in Figure 2, is (2
3) It is configured so that the voltage is sufficiently larger than the 8 volts between the row electrode of the diode and the pixel electrode in (24), and it hardly depends on the potential changes in (27) and (29) during the non-selection period of the pixel (2B) (
27) Determine the display voltage between.
第4図に本発明の画像表示装置の画素の断面図、第5図
に本発明の画像表示装置の画素の平面図を示す。第4図
は第5図A−A ′の切断面を矢印の方向から見た図で
ある。(33) 、 (51)。FIG. 4 shows a cross-sectional view of a pixel of the image display device of the present invention, and FIG. 5 shows a plan view of the pixel of the image display device of the present invention. FIG. 4 is a cross-sectional view taken along the line A-A' in FIG. 5, viewed from the direction of the arrow. (33), (51).
(52)はダイオードの一方の電極でN型半導体層と接
続し、(34) ; (53)は列電極で画素電極との
間で8賃を形成し、(35)、 (3B)、 (37)
はN型、■型、P型の各゛1導体層で、三層を連続形成
してタイオード(54)、 (55)を構成する。(3
8)は絶縁膜で記憶容量の誘電体、(39); (5B
)、 (57)。(52) is one electrode of the diode connected to the N-type semiconductor layer, (34); (53) is a column electrode and forms an 8-layer with the pixel electrode; (35), (3B), ( 37)
The diodes (54) and (55) are constructed by forming three layers in succession, each having one conductor layer of N type, ■ type, and P type. (3
8) is an insulating film and a storage capacitor dielectric, (39); (5B
), (57).
(4o) ; (58)、 (59)はダイオード(5
4)、 (55)のP型半導体層、電極(33) ;
(51)、 (52)に接続するコンタクドロ、(41
) ; (EiO)、 (63)はダイオードの他方の
′Iニ極でP型半導体層と接続し、(42) 。(4o); (58), (59) are diode (5
4), P-type semiconductor layer of (55), electrode (33);
(51), (52), (41)
); (EiO), (63) is connected to the P-type semiconductor layer at the other 'I pole of the diode, and (42).
(82)、 (81)の電極は(33) ; (51)
、 (52)の電極と接続している。(43) 、 (
f(4)は画素電極で、ダイオード(54)、 (55
)のN型半導体層、P型半導体層と接続する電極とつな
がり、(44)は配向処理層であり、 (32)の基板
上に形成されている。The electrodes of (82) and (81) are (33); (51)
, (52). (43) , (
f(4) is the pixel electrode, which includes diodes (54) and (55
) is connected to the electrodes connected to the N-type semiconductor layer and the P-type semiconductor layer, and (44) is an alignment treatment layer, which is formed on the substrate of (32).
(48)は対向基板(45)上に形成されたR(赤)、
G(緑)、B(W)三原色カラーフィルターの画素電極
(43)に対応する層、 (47)、 (48)は列電
極、(49)は配向処理層である。液晶(50)は基板
(32)、 (45)間に封入されている。ガラス基板
(32)ヒにダイオードの一方の電極及び列電極(34
) ; (53)をNi、 Or、 Mo、 Ta等の
金属で形成後、5iHaガスに添加されるPH3,B7
H6等のドーパントガスを切換えてCVD法でN型、■
型、P型のシリコン層を堆積して(35)、 (3B)
、 (37)の形状にエツチングし、絶縁膜(38)を
5i02゜5iaN4. SiOxNy 5 t’着け
る。コンタクト[]を開けた後ダイオードの一方の電極
に接続する電極(81)、 (82)、及びダイオード
他方の電極(eo)。(48) is R (red) formed on the counter substrate (45);
G (green) and B (W) are layers corresponding to the pixel electrodes (43) of the three primary color filters, (47) and (48) are column electrodes, and (49) is an alignment treatment layer. A liquid crystal (50) is sealed between the substrates (32) and (45). One electrode of the diode and the column electrode (34) are placed on the glass substrate (32).
) ; After forming (53) with metals such as Ni, Or, Mo, Ta, etc., PH3, B7 added to 5iHa gas
By changing the dopant gas such as H6, N-type, ■
(35), (3B)
, (37), and the insulating film (38) is etched in the shape of 5i02°5iaN4. SiOxNy 5t'. Electrodes (81), (82) connected to one electrode of the diode after opening the contact [], and the other electrode (eo) of the diode.
(63)をAI、旧等の金属で形成し、 In、+ 0
3 、5n02等の画素電極を着け(84)の形状にし
、ポリイミド等のオーバーコート膜を着はラビング法で
配向処理層を形成する。対向するガラス基板(45)旧
にはカラーフィルタ一層を印刷後、AI、旧。(63) is formed of metal such as AI, old, etc., In, + 0
A pixel electrode such as 3 or 5n02 is applied to form the shape (84), an overcoat film of polyimide or the like is applied, and an alignment treatment layer is formed by a rubbing method. After printing one layer of color filter on the opposite glass substrate (45), AI, old.
(Er、 No、 Ta等の金属で(47)を、In2
O3,5n02等で画素電極に重なる幅の広い透明列電
極(48)をそれぞれ形成し、ポリイミド等のオーバー
コート膜を着はラビング法で配向処理層を形成する。]
二記におけるIn2O3、3n02等の透明電極は、金
属電極(41)、 (42) 、或いは(47)の有る
基板上に、形成すべき透明電極形状とは逆の形状に残さ
れたレジスト層を介して着けた後、レジスト剥離するリ
フトオフ法でパターニングされるか、金属電極上に透明
電極を着けた後。((47) with metals such as Er, No, Ta, In2
Wide transparent column electrodes (48) overlapping the pixel electrodes are formed using O3, 5n02, etc., and an overcoat film such as polyimide is applied, and an alignment treatment layer is formed by a rubbing method. ]
The transparent electrodes such as In2O3 and 3n02 in Section 2 are obtained by forming a resist layer left on a substrate with metal electrodes (41), (42), or (47) in a shape opposite to that of the transparent electrode to be formed. After attaching the transparent electrode to the metal electrode, it is patterned using a lift-off method that involves removing the resist, or after attaching a transparent electrode to the metal electrode.
金属電極を被覆する形状にエツチングされる。It is etched into a shape that covers the metal electrode.
(60)、 (61)は画素電極との間に互いに逆方向
のダイオード(54)、 (55)の形成された対とな
る第一、第二の二本の電極であり、配り上からは(51
)、 (eo)間と(52)、 (83)間のダイオー
ドの容量より、(53)、 (84)間の記憶容量と液
晶の並列容置が充分大きくなる様に構成され、ダイオー
ドのN型及びP型半導体層に接続される金属電極(51
)、 (52)及び(80)、 (83)は遮光膜を兼
ねている。(60) and (61) are the first and second two electrodes that form a pair of diodes (54) and (55) opposite to each other between the pixel electrode and the arrangement. (51
), (eo) and between (52), (83), the storage capacity between (53) and (84) and the parallel storage of the liquid crystal are sufficiently large, and the N of the diode is A metal electrode (51) connected to the type and P-type semiconductor layers
), (52), (80), and (83) also serve as light shielding films.
[作用]
第6図は本発明の画像表示装置の動作を示すタイミング
チャートである。 D(J)は上半面の1列の液晶を駆
動する列電極の画像デ7夕の信号。[Operation] FIG. 6 is a timing chart showing the operation of the image display device of the present invention. D(J) is an image signal of a column electrode that drives one column of liquid crystals on the upper half.
d(J)は上半面の1列の各画素電極との間で記憶容量
を形成する列電極のD(J)と同等な信号であり、
R(1) ; R’(1)、 R(M); R′
(M)はJ:、半面の1行1M行の対となる第一:第二
の二本の行電極の信号である。 (](j)、 d(j
)は下半面の5列の液晶を駆動する列電極、記憶容にを
形成する列電極の量子な画像データの信号であり、 R
(M−1); R’(M+1) 、 R(M+L) ;
R′(M+L)はr″h面の1行、L行の対となる第
一;第二の二本の行゛I[極の信号である0列電極群に
加えられる画像データのサイクルはD(J)、 d(J
)及びD(j)、 d(Dに示される様にv−Oの電位
の表示データ期間(Wl ; W2)、!= V近傍(
≦V)の消去データ期間(El;E2)に続き、O〜■
の表示データ期間(−1′;l112′)とO近傍(≧
O)の消去データ期間(E1′;E2’)を有し、W+
′; w7’ノ期間データはV/2 (7)電位を基準
としてWl ; Lの期間のデータと反転する表示デー
タであり、El’;E2′の期間のデータはV/2の電
位を基準としてEl ; E2の期間のデータと反転す
る消去データである。d(J) is a signal equivalent to D(J) of the column electrode that forms a storage capacitance with each pixel electrode in one column on the upper half,
R(1); R'(1), R(M); R'
(M) is the signal of two row electrodes, first and second, forming a pair of 1st row and 1M rows on the half surface. (](j), d(j
) is the quantum image data signal of the column electrodes that drive the five columns of liquid crystals on the lower half, and the column electrodes that form the storage capacity, and R
(M-1); R'(M+1), R(M+L);
R′(M+L) is the first pair of row 1 and row L on the r″h plane; the second two rows ゛I D(J), d(J
) and D(j), d(display data period (Wl; W2) of the potential of v-O as shown in D, != near V(
Following the erased data period (El; E2) of ≦V), O~■
The display data period (-1';l112') and the vicinity of O (≧
O) has an erased data period (E1';E2') and
';W7' period data is display data that is inverted from Wl; L period data with V/2 (7) potential as a reference, and El';E2' period data is based on V/2 potential. As El; erased data that is inverted from the data of the period E2.
WIEi+ ’ El ′は二分割された表示エリアの
一方のごト面の画像データの1サイクルであり、w2E
2w2’ E2 ’は他方の半面の画像データの1サイ
クルである。 R(1) ; R’(1)〜R(M)
; R′(M)、 R(M41); R’(If−1)
〜R(M◆L) 、 R’(I<+[、)に示す様に行
毎に画素群を順次選択する信号、即ち行毎にグイオート
群を通して各画素電極に導かれる信号が、二分割された
表示エリアの一方の半面の表示エリアに続いて他方の半
面の表示エリアに加えられている。W+E+ ;W2E
2の期間はR(I)、 R’(1) CI= 1− M
+L)選択期間の電位が■であり、 Wl’El’;W
2’E2’ の期間はR(I)、 R’(1)の選択期
間の電位が0であることから、各表示エリアの列電極と
画素電極との間に蓄えられる画素データのサイクルも1
列電極に加えられる画像データと同様に、表示データ期
間と消去データ期間に続き、データの反転する表示デー
タ期間と消去データ期間を有している。一方の半面の
・表
1行J列の画素の列電極と画素電極間の画素データD(
J)−D(1,J)の1サイクルが表示データ期間町、
消去データ期間el、データの反転する表示データ期間
w1′、消去データ期間e+’から成り、他方の半面の
1行j列の画素データD(j)−El(M+1.0(7
) 1サイクルがw2 e2 w2 ’ a2 ’で構
成されていることでこのことを示している。Wl、El
’、W?、E?’の期間は第3図の画素の(23)に示
すダイオードが選択期間順バイアスされ、El、W+’
; E7. W2′の期間は(24)に示すダイオード
が選択期間順バイアスされて画素電極に行信号を導くこ
とから、W+Ei+’E+’ ;誓?E2W2’E2’
の全期間画素群を選択する信号を順次出している第6
図のR(I)、 R’(I)をR(I)はWl、 El
′; W2. E2′の期間画素群を選択する信号を出
し、R’ (1)はEl、 W+′; E2. W?’
の期間画素群を選択する信号を出す様にしても良い、第
6図ではW1E+;W2E2(7)期間(7)R(1)
、 R’(I) ノ信VyL*選択期間V、画像データ
ロ(J)、 D(j)はV−Oであることから画素電極
の電位は2v〜0にあり、非選択期間のR(1)ヲ−a
、R’(1)を2V + 7!3 (7) 電位トシテ
画素内の対となるダイオードを逆バイアスし、W1′E
l′;訃′E2′の期間のR(I)、 R’(I)の信
号は選択期間0、画像データEl(J)、 o(j)は
θ〜Vであることから画素電極の電位は−・v−■にあ
り。WIEi+ 'El' is one cycle of image data of one side of the display area divided into two, and w2E
2w2'E2' is one cycle of image data of the other half. R(1); R'(1) to R(M)
; R'(M), R(M41); R'(If-1)
~R(M◆L), R'(I<+[,) The signal that sequentially selects the pixel group for each row, that is, the signal that is guided to each pixel electrode through the group of guiots for each row, is divided into two. It is added to the display area on one half of the displayed display area and then to the display area on the other half. W+E+ ;W2E
2 period is R(I), R'(1) CI= 1- M
+L) The potential during the selection period is ■, and Wl'El';W
During the period 2'E2', the potential in the selection period of R(I) and R'(1) is 0, so the cycle of pixel data stored between the column electrode and pixel electrode of each display area is also 1.
Similar to the image data applied to the column electrodes, a display data period and an erase data period are followed by a display data period and an erase data period in which the data is inverted. one half
・Pixel data D between the column electrode and pixel electrode of the pixel in row J column of Table 1 (
J)-D(1, J) is the display data period,
It consists of an erase data period el, a display data period w1' in which data is inverted, and an erase data period e+', and pixel data D(j)-El(M+1.0(7
) This is shown by the fact that one cycle is composed of w2 e2 w2 ' a2 '. Wl, El
', W? ,E? During the period ', the diode shown in (23) of the pixel in FIG. 3 is forward biased for the selection period, and El, W+'
;E7. During the period W2', the diode shown in (24) is forward biased during the selection period and leads the row signal to the pixel electrode, so W+Ei+'E+';E2W2'E2'
The sixth pixel group sequentially outputs a signal to select the pixel group for the entire period of
In the figure, R(I), R'(I) and R(I) are Wl, El
'; W2. A signal is output to select a pixel group during the period E2', and R' (1) is El, W+'; E2. W? '
It is also possible to output a signal to select the pixel group for the period W1E+;W2E2(7) period (7)R(1) in FIG.
, R'(I) No signal VyL*Selection period V, image data row (J), D(j) is V-O, so the potential of the pixel electrode is between 2v and 0, and the non-selection period R(1 )wo-a
, R'(1) to 2V + 7!3 (7) Reverse bias the pair of diodes in the potential pixel and set W1'E
Since the signals R(I) and R'(I) during the period 1'E2' are 0 during the selection period and the image data El(J) and o(j) are θ~V, the potential of the pixel electrode is is in -・v-■.
非選択期間ノR(I)t−−V−y、 R′(I)をV
+δの電位にしてダイオード対を逆バイアスしている、
α=γ、β=δ(≧O)とすれば、留IE1;W2 E
2とW+’E+’ ; W2’E2’ で選択期間及び
非選択期間のR(1)、 R’(1)は一定量−■変化
し、全期間を通じてダイオードの端子間の逆方向のバイ
アスを2V程度以内にすることができる。この行毎m
JT (7) −定I V ノ変化は、El、E+’
: E2.El’の期間、各表示エリアの最終行の画素
群を選択し、消去データを画素に入れた後行なわれる。Non-selection period R(I)t--V-y, R'(I) as V
The diode pair is reverse biased at a potential of +δ,
If α = γ, β = δ (≧O), then residue IE1; W2 E
2 and W+'E+'; In W2'E2', R(1) and R'(1) during the selection period and the non-selection period change by a constant amount -■, and the reverse bias between the terminals of the diode is maintained throughout the period. It can be kept within about 2V. every meter of this line
JT (7) - Changes in constant I V are El, E+'
: E2. During the period El', the pixel group in the last row of each display area is selected and erased data is input into the pixels.
一方の半面の1行J列の画素、他方の半面の1行j列の
画素の列電極と画素電極間の画素データの電位D(J)
−D(1,J)、D(j)−D(M+1. j)は各表
示エリアにおいて2フレーム、液晶表示体の全表示エリ
アからすればR(1) ; R’(1)〜R(に+L)
;R′(M−L)の行毎に画素群を順次選択する信号を
シークエンシャルに出す、Fで示すlフレームの行駆動
周期と同周期で反転し、液晶はデユーティ50%の交流
波形で駆動されている。■、α(=l、Fは例えば5V
、 0.5V、 1/80秒であり、各表示エリアの画
素数は等しくM=Lに選ばれる。また丘述した行信号の
t+E+ ; W2E2とW1′E1’ ; W2′E
2’間の変化vは、行Q号ヲlFJ力する信号系の各シ
フトレジスターをV〜−■−γ、O〜2v+βの電源電
圧範囲で、R(I)。Potential D(J) of pixel data between the column electrode and the pixel electrode of the pixel in row 1 and column J on one half, and the pixel in row 1 and column j on the other half
-D(1,J), D(j)-D(M+1.j) is 2 frames in each display area, and from the entire display area of the liquid crystal display, R(1); ni+L)
; Sequentially outputs a signal to select a pixel group for each row of R'(ML-L), inverted at the same period as the row drive period of the l frame indicated by F, and the liquid crystal is an AC waveform with a duty of 50%. being driven. ■, α (=l, F is, for example, 5V
, 0.5V, and 1/80 seconds, and the number of pixels in each display area is chosen to be equal, M=L. Also, the row signals t+E+ ; W2E2 and W1'E1';W2'E
The change v between 2' is R(I) in the power supply voltage range of V~-■-γ, O~2v+β for each shift register of the signal system that outputs the row Q.
R’ (I)の信号が第6図の様に出力されるように構
成する他、α=γ、β;δとして各シフトレジスターの
電源電圧をほぼ全期間を通じて■+α、■+βの一定に
保ち、W、El;讐2E2と帽′E1′;W2’E2′
でR(I)、 R’(I)を出力する各シフトレジスタ
ーの正負の電源電位をV変化させることによって作られ
る。In addition to configuring the R' (I) signal to be output as shown in Figure 6, the power supply voltage of each shift register is kept constant at ■+α and ■+β throughout almost the entire period, with α = γ, β; δ. Keep, W, El; enemy2E2 and hat 'E1';W2'E2'
It is created by changing the positive and negative power supply potentials of each shift register that outputs R(I) and R'(I) by V.
[実施例]
第7図は本発明の画像表示装置の実施例の液晶表示体の
モ面図である。 (85)、 (8s)、 (87)。[Embodiment] FIG. 7 is a top view of a liquid crystal display of an embodiment of the image display device of the present invention. (85), (8s), (87).
(88)、 (89)は第1図の(1)、 (2)、
(3)、 (4)。(88), (89) are (1), (2) in Figure 1,
(3), (4).
(7)に対応し、!!i板(135)、 (13G)間
に液晶を挟持している。対向基板(6G)上に形成され
た列電極群と基板(85) hの記憶容量を形成する列
電極群は、(65)上の行電極群と直交して表示エリア
全面を走っている。 (89)を含む−・列の各画素電
極との間で液晶を駆動する列電極(71)は対向基板(
6G) f:に形成され、基板(65)上の列電極(7
0)は(69)を含む一列の各画素電極との間に容量を
形成し、(70)は(71)と同等な信号が加えられる
。Corresponding to (7),! ! A liquid crystal is sandwiched between the i-plates (135) and (13G). The column electrode group formed on the counter substrate (6G) and the column electrode group forming the storage capacitance of the substrate (85) run perpendicularly to the row electrode group on (65) over the entire display area. (89) - The column electrode (71) that drives the liquid crystal between each pixel electrode in the column is connected to the counter substrate (
6G) f: formed on the column electrode (7) on the substrate (65).
0) forms a capacitance with each pixel electrode in a row including (69), and a signal equivalent to (71) is applied to (70).
第8図は本発明の画像表示装置の実施例の画素の断面図
、第9図は本発明の画像表示装置の実施例の画素のモ面
図である。第8図は第9図のB−B ′の切断面を矢印
の方向から見た図である。(73) 、 (92)は列
電極(75) ; (95)に接する透明電極で画素電
極(80) ; (98)との間で容量を形成し、(7
4) ; (93)、(34)はN型半導体層と接続す
るダイオードの一方の電極、(7B)、 (77)。FIG. 8 is a sectional view of a pixel in an embodiment of the image display device of the present invention, and FIG. 9 is a top view of a pixel in the embodiment of the image display device of the present invention. FIG. 8 is a cross-sectional view taken along line B-B' in FIG. 9, viewed from the direction of the arrow. (73) and (92) are transparent electrodes in contact with the column electrode (75); (95) and form a capacitance with the pixel electrode (80);
4) ; (93) and (34) are one electrode of the diode connected to the N-type semiconductor layer, (7B) and (77).
(78)は連続形成されたN型、■型、P型の各半導体
層でダイオード(9B)、 (97)を構成している。(78) constitutes diodes (9B) and (97) with N-type, ■-type, and P-type semiconductor layers that are successively formed.
透明画素電極は、記憶容量の誘電体となる絶縁膜(79
)上に形成され、(79)に開口する(81); (9
9)、 (100)、 (82) ; (lot)、
(102)のコンタクドロで、それぞれダイオード(
96)のP型学導体層(78)と電極(83) ; (
103) 、ダイオード(87)のP型゛ト導体層と電
極(toe) 、電極(74)、 (93)と電極(8
4) 、 (105) 、電極(94)と電極(104
)を接続し、 (74) ; (93)−(84)
; (105)。The transparent pixel electrode has an insulating film (79
) formed on (81) and opening to (79); (9
9), (100), (82); (lot),
(102), each with a diode (
96) P-type conductor layer (78) and electrode (83); (
103), P-type conductor layer and electrode (toe) of diode (87), electrode (74), (93) and electrode (8
4), (105), electrode (94) and electrode (104)
), (74); (93)-(84)
(105).
(1oe)はダイオード(96)のN型半導体層、 (
97)のP型半導体層と画素電極(80) 、 (98
)を接続している。 (103)、 (104)が画素
電極との間に互いに逆方向のダイオード(9El)、
(9?)の形成された対となる第一、第二の二本の電極
である。 (85)は配向処理層でありL記の各層は基
板(72)上に形成されている。 (87)は対向基板
(8B) fに形成されたR、G、BE原色カラーフィ
ルターの画素電極(80)に対応する層、(88)は列
電極(89)に接する透明列電極で、(90)は配向処
理層である。液晶(91)は基板(72)、 (8B)
間に注入されている。ガラス基板(72)hにIn20
3 、5nOz 等の透明電極を(92)の形状に形成
後、ダイオードのN型半導体層に接続する一方の電極及
び列電極をNi、 Or、 No、 Ta等の金属で、
(93)、’ (94)及び(95)の形状に形成する
。ダイオードのN型、■型、P型の各判導体層を連続堆
積後、(9B) 。(1oe) is the N-type semiconductor layer of the diode (96), (
P-type semiconductor layer of (97) and pixel electrode (80), (98)
) are connected. (103) and (104) are diodes (9El) in opposite directions between the pixel electrodes,
The first and second electrodes form a pair of (9?). (85) is an alignment treatment layer, and each layer in L is formed on the substrate (72). (87) is a layer corresponding to the pixel electrode (80) of the R, G, BE primary color filter formed on the counter substrate (8B) f, (88) is a transparent column electrode in contact with the column electrode (89), ( 90) is an alignment treatment layer. The liquid crystal (91) is the substrate (72), (8B)
injected in between. In20 on glass substrate (72) h
After forming a transparent electrode such as 3 or 5 nOz in the shape of (92), one electrode and the column electrode connected to the N-type semiconductor layer of the diode are made of metal such as Ni, Or, No, Ta, etc.
(93), ' (94) and (95). After successively depositing the N-type, ■-type, and P-type conductor layers of the diode, (9B).
(97)の様にエツチングし、絶縁1)2 (79)に
続いてIn703.5n07 ”9で画素電極を着け(
98)(7)形状にする。(79)にコンタクドロを開
けた後、ダイオードの一方の電極に接続する電極(10
4)。Etch as shown in (97), and attach the pixel electrode using In703.5n07''9 following insulation 1)2 (79).
98) (7) Shape. After opening the contact drawer at (79), connect the electrode (10) connected to one electrode of the diode.
4).
(105)及びダイオードのP型半導体層に接続する他
方の電極(103)、 (10B)をAI、旧等の金属
で形成し、ポリイミド等のオーバーコート膜を着けてラ
ビング法で配向処理層を形成する。対向するガラス基板
(86)上にはカラーフィルタ一層を着けた後、 In
2O3,5n02等で画素電極に重なる幅の広い透明列
電極(88)を形成し、(89)をAI、 Ni、 O
r、 No、 Ta等の金属で(88)上に構成し、そ
の上にポリイミド等のオーバーコート膜を着はラビング
法で配向処理層を形成する。第5図の構成と同様に、ダ
イオードの行電極と画素電極間の容量より、記憶容量と
液晶の並列容量が充分大きく、ダイオードのN型及びP
型半導体層に接続される金属電極は遮光膜を兼ねている
。(105) and the other electrode (103) and (10B) connected to the P-type semiconductor layer of the diode are formed of metal such as AI or old metal, an overcoat film of polyimide or the like is applied, and an alignment treatment layer is applied by a rubbing method. Form. After a single layer of color filter is placed on the opposing glass substrate (86), In
A wide transparent column electrode (88) overlapping the pixel electrode is formed using 2O3, 5n02, etc., and (89) is formed using AI, Ni, O.
A metal such as R, No, Ta, etc. is formed on (88), and an overcoat film of polyimide or the like is applied thereon, and an alignment treatment layer is formed by a rubbing method. Similar to the configuration shown in FIG.
The metal electrode connected to the type semiconductor layer also serves as a light shielding film.
第1θ図は本発明の画像表示装置の実施例の動作を示す
タイミングチャートである0口(J)は1列の液晶を駆
動する列電極の画像データの信号、d(J)は1列の各
画素電極との間で記憶容量を形成する列電極のD(J)
と同等な信号であり、R(1) ; R’(1)、
R(M) ; R′(M)、 R(ト1) ; R′
(M、1) 、R(M、L) ; R’ (M、L)は
1行1M行、 (M−1)行、 (M−L)行の対とな
る第一;第二の二本の行電極の信号である0列電極群に
加えられる画像データのサイクルはD(J)、 d(J
)に示される様にO〜−■の電位の表示データ期間W、
!:O近傍の消去データ期間Eに続き、0〜■の表示デ
ータ期間W′とO近傍の消去データ期間E′を有し、W
’E’の期間のデータはOを基準としてWEの期間のデ
ータと反転している0行毎に画素群を順次選択する信号
はM=Lとすると、R(1) ; R’(1)、 R(
M、1) ; R’(M +l)、・・・・・・、R(
K); R’(K)、 R(M−K) ; R’01
.K)、・・・・・・、R(M) 、 R’(M)、R
(2M) ; R’(2M)の順に出力され、1行
〜M行の半面と(ト1)行〜(2M)行の半面の画素群
を交互に選択している0選択期間のR(1)、 R’(
I) (I = l −M+ L)の電位がOである
ことから、列電極と画素電極との間に蓄えられる画素デ
ータのサイクルも、列電極に加えられる画像データと同
様に表示データ期間と消去データ期間に続き、データの
反転する表示データ期間と消去データ期間を有しており
、1行J列の画素の列電極と画素電極間の画素データD
(J)−D(1,J)の1サイクルは表示データ期間w
1、消去データ期間e1.データの反転する表示データ
期間w1’ 、消去データ期間el’から成り、同様に
(トl)行J列の画素データD(J)−D(M−1,J
)の1サイクルはw2e2w2’e2’で構成され、デ
ユーティ50%の交流波形となっている。 W、 E’
の期間は第3図の画素の(23)に示すダイオードが選
択期間順バイアスされ、E、W’の期間は(24)に示
すダイオードが選択期間順バイアスされて画素電極に行
信号を導くことから、 R(I)は−、E′ の期間画
素群を選択する信号を出し、R’(1)はE。Figure 1θ is a timing chart showing the operation of the embodiment of the image display device of the present invention. D(J) of the column electrode that forms a storage capacitance with each pixel electrode
is a signal equivalent to R(1); R'(1),
R(M); R'(M), R(t1); R'
(M, 1), R (M, L); R' (M, L) is the first pair of rows 1, 1M, (M-1), and (ML); The cycle of image data applied to the 0 column electrode group, which is the signal of the row electrode of the book, is D(J), d(J
), the display data period W of the potential from O to -■,
! : Following an erased data period E near O, there is a display data period W' from 0 to ■ and an erased data period E' near O;
The data in the period 'E' is inverted from the data in the period WE with O as the reference.If M=L, the signal that sequentially selects a pixel group for each 0th row is R(1); R'(1). , R(
M, 1); R'(M + l), ......, R(
K); R'(K), R(M-K); R'01
.. K), ..., R (M), R' (M), R
(2M); R' (2M) is output in the order of 0 selection period, and the pixel groups in half of rows 1 to M and half of rows (T1) to (2M) are selected alternately. 1), R'(
I) Since the potential of (I = l - M+ L) is O, the cycle of pixel data stored between the column electrode and the pixel electrode also coincides with the display data period, similar to the image data applied to the column electrode. Following the erased data period, there is a display data period in which data is inverted and an erased data period, and the pixel data D between the column electrode and the pixel electrode of the pixel in the 1st row and J column is
One cycle of (J)-D(1, J) is the display data period w
1. Erase data period e1. Consisting of a display data period w1' in which data is inverted and an erase data period el', pixel data D(J)-D(M-1, J
) is composed of w2e2w2'e2' and has an AC waveform with a duty of 50%. W, E'
During the period, the diode shown in (23) of the pixel in FIG. 3 is forward biased for the selection period, and during the periods E and W', the diode shown in (24) is forward biased for the selection period to guide the row signal to the pixel electrode. , R(I) outputs a signal to select a pixel group for a period of -, E', and R'(1) outputs a signal for selecting a pixel group for a period of -, E'.
w′の期間画素群を選択する信号を出す様にしても良い
。第1O図では既に説明した様にR(I)。It is also possible to output a signal for selecting the pixel group during the period w'. In FIG. 1O, as already explained, R(I).
R’(1)の信号は選択期間Oであり、 1llEの期
間の画像データD(J)は0〜−Vであることから画素
電極の電位は−v−■にあり、 lli’E’の期間の
D(J)は0〜Vであることから画素電極の電位は同様
に−v〜Vにある。従って非選択期間のR(1)を−V
−a 、R’(1) ヲV+βノ電位ニシテダイオード
対を逆バイアスしており、α=β(≧O)に設定される
。The signal R'(1) is in the selection period O, and the image data D(J) in the period 1llE is 0 to -V, so the potential of the pixel electrode is -v-■, and the voltage of lli'E' is Since the period D(J) is from 0 to V, the potential of the pixel electrode is similarly from -v to V. Therefore, R(1) during the non-selection period is -V
-a, R' (1) The pair of diodes at a potential of V+β is reverse biased, and α=β (≧O) is set.
ところで第9図に示す画素を、列電極(95)に対して
対称となる様に、左右にダイオード対を有し、左右のダ
イオード対のN型及びP型半導体層と画素電極が接続さ
れる構成とすればダイオード対が二重になり、 (95
)の列電極が第7図の基板(65)の端辺のリードも独
ケな二本の列電極となる様に列毎の画素に配置し、その
二本の列電極の左右に対称な構成を有し一体の画素電極
から成る画素とし各二本ずつの列電極に同信号を加える
ようにすれば、ダイオード対、記憶容量1列電極が二重
になり、基板(65)の対となる二本の行電極群の各リ
ード・を左右の基板端辺に構成すれば行電極のリードが
二重となる。By the way, the pixel shown in FIG. 9 has diode pairs on the left and right sides so as to be symmetrical with respect to the column electrode (95), and the N-type and P-type semiconductor layers of the left and right diode pairs are connected to the pixel electrode. If configured, the diode pair will be doubled, (95
) are arranged in each pixel of each column so that the leads on the edge of the substrate (65) in Fig. 7 are also unique two column electrodes, and the two column electrodes are arranged symmetrically on the left and right. If the same signal is applied to each two column electrodes, the diode pair and storage capacitor column electrode will be doubled, and the pair of substrates (65) will be doubled. If the leads of the two row electrode groups are arranged on the left and right edges of the substrate, the row electrode leads will be doubled.
L足掻に画素を構成すれば行電極と列電極間の短絡欠陥
は、欠陥箇所で列電極若しくは行電極をレーザー等の装
置で分断して欠陥を修正することができ、左右のいずれ
か一方のダイオードの欠陥はそのダイオードへの行電極
又はダイオードと画素電極とを接続する電極を分断し、
他方のダイオード対から行電極の電位を画素電極に導く
ようにして良好な基板を作成し得る。If the pixel is configured in an L-shaped manner, short-circuit defects between row electrodes and column electrodes can be corrected by dividing the column electrode or row electrode at the defective location using a device such as a laser. A defect in a diode breaks the row electrode to that diode or the electrode connecting the diode and the pixel electrode,
A good substrate can be created by guiding the potential of the row electrode to the pixel electrode from the other diode pair.
[発明の効果]
この様に本発明の画像表示装置は、マトリックス型で問
題となっていたことを画素内にダイオード対を挿入し、
画素の構成と駆動信号をF失することにより解決したも
のであって、液晶が高デユーテイで駆動されることから
5高品質な表示が得られる。更に各画素のダイオードの
逆方向のバイアス電圧は画像データの最大振幅の2倍程
度までであることから製造上有利であり、行信号を出力
するシフトレジスターの電源電圧は画像データの最大振
幅程度にすれば良いことから表示体の駆動回路を低電圧
にでき、本発明は各種の分野の表示袋ごへの応用に適し
ている。[Effects of the Invention] As described above, the image display device of the present invention solves the problem of the matrix type by inserting a pair of diodes in each pixel.
This problem is solved by changing the pixel configuration and driving signals, and since the liquid crystal is driven at high duty, a high-quality display can be obtained. Furthermore, the reverse bias voltage of the diode of each pixel is up to about twice the maximum amplitude of the image data, which is advantageous in manufacturing, and the power supply voltage of the shift register that outputs the row signal can be set to about the maximum amplitude of the image data. Since the drive circuit for the display body can be driven at a low voltage, the present invention is suitable for application to display bags in various fields.
第1図、第2図は本発明の画像表示装置の液晶表示体の
平面図である。
第3図は本発明の画像表示装置の画素の構成図である。
第4図は本発明の画像表示装置の画素の断面図である。
第5図は本発明の画像表示装置の画素の平面図である。
第6図は本発明の画像表示装置の動作を示すタイミング
チャートである。
第7図は本発明の画像表示袋δの実施例の液晶表示体の
平面図である。
第8図は本発明の画像表示装置の実施例の画素の断面図
である。
第9図は本発明の画像表示装置の実施例の画素の平面図
である。
第10図は本発明の画像表示袋この実施例の動作を示す
タイミングチャートである。
基板 = 1.11
対向基板 : 2.12
行電極 : 3、4、5、6.13.14.15画
素電極 : 7、8.17.18
列電極 = 9、10.19.20.21.22D
(丁) D(
アtl)第3図
第4図1 and 2 are plan views of the liquid crystal display of the image display device of the present invention. FIG. 3 is a block diagram of a pixel of the image display device of the present invention. FIG. 4 is a cross-sectional view of a pixel of the image display device of the present invention. FIG. 5 is a plan view of a pixel of the image display device of the present invention. FIG. 6 is a timing chart showing the operation of the image display device of the present invention. FIG. 7 is a plan view of a liquid crystal display of an embodiment of the image display bag δ of the present invention. FIG. 8 is a sectional view of a pixel in an embodiment of the image display device of the present invention. FIG. 9 is a plan view of a pixel in an embodiment of the image display device of the present invention. FIG. 10 is a timing chart showing the operation of this embodiment of the image display bag of the present invention. Substrate = 1.11 Counter substrate: 2.12 Row electrodes: 3, 4, 5, 6.13.14.15 Pixel electrodes: 7, 8.17.18 Column electrodes = 9, 10.19.20.21. 22D
(Ding) D(
Atl) Figure 3 Figure 4
Claims (3)
る対向基板間に挟持される液晶を用いて表示を行なう画
像表示装置において、一行の画素における行電極は、画
素電極との間に互いに逆方向のダイオードが形成された
対となる第一、第二の二本の電極から構成され、列電極
と画素電極との間に蓄えられる画素 データのサイクルが、表示データ期間と消去データ期間
に続き、データの反転する表示 データ期間と消去データ期間を有することを特徴とする
画像表示装置。(1) In an image display device that performs display using liquid crystal sandwiched between a substrate having a plurality of row electrodes and a counter substrate having a plurality of column electrodes, the row electrode of one row of pixels is located between the pixel electrode and The cycle of pixel data stored between the column electrode and the pixel electrode consists of a pair of first and second electrodes in which diodes in opposite directions are formed, and a display data period and an erase data period. An image display device further comprising a display data period and an erase data period in which data is inverted.
て形成し、各表示エリアの列電極と画素電極との間に蓄
えられる画素データのサイクルが、表示データ期間と消
去データ期間に続き、データの反転する表示データ期間
と消去データ期間を有し、行毎に画素群を順次選択する
信号が一方の表示エリアに続いて他方の表示エリアに加
えられる特許請求の範囲第1項記載の画像表示装置。(2) Column electrode groups are formed separately so that the display area is divided into two, and the cycles of pixel data stored between the column electrodes and pixel electrodes of each display area are the display data period and the erase data period. Subsequently, the display data period has a display data period in which data is inverted and an erase data period, and a signal for sequentially selecting a group of pixels for each row is applied to one display area and then to the other display area. The image display device described.
に個々に接続される複数の列電極を有し、画素電極と列
電極との間に容量が形成される特許請求の範囲第1項又
は第2項記載の画像表示装置。(3) A substrate having a plurality of row electrodes has a plurality of column electrodes individually connected to column electrodes of an opposing substrate, and a capacitance is formed between the pixel electrode and the column electrode. The image display device according to item 1 or 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60229832A JPS6290624A (en) | 1985-10-17 | 1985-10-17 | Image display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60229832A JPS6290624A (en) | 1985-10-17 | 1985-10-17 | Image display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6290624A true JPS6290624A (en) | 1987-04-25 |
Family
ID=16898370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60229832A Pending JPS6290624A (en) | 1985-10-17 | 1985-10-17 | Image display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6290624A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02134618A (en) * | 1988-09-01 | 1990-05-23 | Philips Gloeilampenfab:Nv | Display device |
JPH03279926A (en) * | 1990-03-28 | 1991-12-11 | Seiko Instr Inc | Driving method for electrooptic device |
US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
JP2009082478A (en) * | 2007-09-28 | 2009-04-23 | Daio Paper Corp | Absorption pad |
-
1985
- 1985-10-17 JP JP60229832A patent/JPS6290624A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02134618A (en) * | 1988-09-01 | 1990-05-23 | Philips Gloeilampenfab:Nv | Display device |
US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
JPH03279926A (en) * | 1990-03-28 | 1991-12-11 | Seiko Instr Inc | Driving method for electrooptic device |
JP2009082478A (en) * | 2007-09-28 | 2009-04-23 | Daio Paper Corp | Absorption pad |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101349092B1 (en) | Array substrate and display apparatus having the same | |
CN102478736B (en) | Array base palte and the liquid crystal display comprising this array base palte of liquid crystal display | |
US20190278145A1 (en) | Display panel | |
KR100788392B1 (en) | Method for driving In-Plane Switching mode Liquid Crystal Display Device | |
KR100741894B1 (en) | Method for driving In-Plane Switching mode Liquid Crystal Display Device | |
KR101307554B1 (en) | Liquid crystal display | |
US20010015715A1 (en) | Active matrix type liquid crystal display device, and substrate for the same | |
CN100555390C (en) | Liquid Crystal Display And Method For Driving | |
JP3525018B2 (en) | Active matrix type liquid crystal display | |
JP3264270B2 (en) | Liquid crystal display | |
WO2012144174A1 (en) | Liquid crystal display device | |
JP3305259B2 (en) | Active matrix type liquid crystal display device and substrate used therefor | |
JPS6290624A (en) | Image display device | |
WO2015035724A1 (en) | Array substrate and drive method therefor, and display device | |
JPH06118447A (en) | Liquid crystal panel | |
JP2613209B2 (en) | Image display device | |
JP3724163B2 (en) | Liquid crystal display element and liquid crystal display device | |
CN106444194B (en) | Picture element array structure and preparation method thereof and display panel | |
KR100640995B1 (en) | In-Plane Switching mode Liquid Crystal Display Device | |
KR100710161B1 (en) | In-Plane Switching Mode Liquid Crystal Display Device | |
KR20120097775A (en) | Array substraete, display panel having the same and method of manufacturing the same | |
JP2007511787A (en) | Liquid crystal display using double selection diode | |
JPS6249327A (en) | Picture display device | |
JP3564037B2 (en) | Driving method of liquid crystal display panel and liquid crystal display panel | |
KR19980068682A (en) | Liquid crystal display |